KR100843708B1 - 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템 - Google Patents

동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템 Download PDF

Info

Publication number
KR100843708B1
KR100843708B1 KR1020060049427A KR20060049427A KR100843708B1 KR 100843708 B1 KR100843708 B1 KR 100843708B1 KR 1020060049427 A KR1020060049427 A KR 1020060049427A KR 20060049427 A KR20060049427 A KR 20060049427A KR 100843708 B1 KR100843708 B1 KR 100843708B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
auto
auto refresh
response
Prior art date
Application number
KR1020060049427A
Other languages
English (en)
Other versions
KR20070115260A (ko
Inventor
최중용
이동우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060049427A priority Critical patent/KR100843708B1/ko
Publication of KR20070115260A publication Critical patent/KR20070115260A/ko
Application granted granted Critical
Publication of KR100843708B1 publication Critical patent/KR100843708B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

본 발명은 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법, 및 이 장치를 구비한 메모리 시스템을 공개한다. 이 장치는 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들, 및 외부로부터 인가되는 오토 리프레쉬 모드 제어신호의 제1상태에 응답하여 외부로부터 인가되는 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 카운팅 제어신호를 발생하고 카운팅 제어신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 외부로부터 인가되는 뱅크 어드레스에 응답하여 복수개의 메모리 셀 어레이 뱅크들중 적어도 하나의 뱅크 선택신호를 활성화하여 제1오토 리프레쉬 동작을 수행하게 하거나, 오토 리프레쉬 모드 제어신호의 제2상태에 응답하여 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하도록 하는 리프레쉬 제어부로 구성되어 있다.

Description

동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법, 및 이 장치를 구비한 시스템{Dynamic semiconductor memory device, automatic refresh method of the same, and system comprising the same}
도1은 본 발명의 동적 반도체 메모리 장치의 실시예의 구성을 나타내는 블록도이다.
도2는 도1에 나타낸 리셋 신호를 발생하는 회로의 실시예의 구성을 나타내는 블록도이다.
도3은 도1에 나타낸 리프레쉬 어드레스 발생기의 실시예의 구성을 나타내는 블록도이다.
도4는 도1에 나타낸 뱅크 어드레스 디코더의 실시예의 구성을 나타내는 블록도이다.
도5는 도1에 나타낸 카운팅 제어신호 발생기의 일실시예의 구성을 나타내는 것이다.
도6은 도1에 나타낸 동적 반도체 메모리 장치의 일실시예의 동작을 설명하기 위한 동작 타이밍도이다.
도7은 도1에 나타낸 뱅크 어드레스 디코더의 다른 실시예의 구성을 나타내는 것이다.
도8은 도1에 나타낸 카운팅 제어신호 발생기의 다른 실시예의 구성을 나타내는 것이다.
도9는 도1에 나타낸 본 발명의 동적 반도체 메모리 장치의 다른 실시예의 동작을 설명하기 위한 동작 타이밍도이다.
도10은 본 발명의 메모리 시스템의 실시예의 구성을 나타내는 것이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 복수개의 메모리 셀 어레이 뱅크를 구비하는 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법 및 이 장치를 구비하는 메모리 시스템에 관한 것이다.
일반적으로, 동적 반도체 메모리 장치의 메모리 셀은 하나의 캐패시터와 하나의 트랜지스터로 구성되며, 캐패시터에 충전된 전하는 일정 시간이 지나면 방전되어 저장된 데이터를 잃어버릴 수 있기 때문에 메모리 셀에 충전된 전하가 방전되기 전에 재충전하는 리프레쉬 동작을 필요로 한다.
동적 반도체 메모리 장치의 리프레쉬 동작은 메모리 셀에 대한 억세스 동작이 수행되는 중에 외부로부터 인가되는 오토 리프레쉬 명령에 응답하여 리프레쉬 동작을 수행하는 오토 리프레쉬 동작과 메모리 셀에 대한 억세스 동작이 장기간 실행되지 않는 경우에 내부적으로 발생되는 리프레쉬 명령(또는, 외부로부터 인가되는 리프레쉬 지시 신호(예를 들면, 클럭 인에이블 신호(CKE))에 응답하여 리프레쉬 동작을 수행하는 셀프 리프레쉬 동작으로 나뉘어진다.
종래의 동적 반도체 메모리 장치가 복수개의 메모리 셀 어레이 뱅크를 구비하는 경우에, 오토 리프레쉬 명령이 인가되면 복수개의 메모리 셀 어레이 뱅크의 동일 리프레쉬 어드레스에 의해서 억세스되는 하나의 워드 라인을 동시에 활성화한다. 즉, 모든 메모리 셀 어레이 뱅크 각각의 하나의 워드 라인이 동시에 활성화되어 활성화된 워드 라인에 연결된 메모리 셀들이 모두 리프레쉬된다.
종래의 동적 반도체 메모리 장치는 오토 리프레쉬 명령이 인가되면, 오토 리프레쉬 명령이 인가되기 전에 수행중이던 리드 동작 및 라이트 동작을 중단하고 오토 리프레쉬 동작을 수행하여야 한다. 이에 따라, 종래의 동적 반도체 메모리 장치는 오토 리프레쉬 명령이 인가되면 이전에 수행중이던 리드 동작 및 라이트 동작을 완료할 수 없게 된다. 또한, 종래의 동적 반도체 메모리 장치는 오토 리프레쉬 명령이 인가되면, 오토 리프레쉬 동작이 완료될 때까지 리드 동작 및 라이트 동작을 수행할 수 없다. 이는 동적 반도체 메모리 장치를 제어하는 메모리 제어부가 오토 리프레쉬 명령을 인가한 후 소정 기간(tRC)동안 다른 명령(예를 들면, 액티브 명령, 리드 명령, 및 라이트 명령)을 인가하지 않음에 의해서 이루어진다. 이에 따라, 오토 리프레쉬 명령이 인가되면 오토 리프레쉬 동작을 완료할 때까지 리드 동작 및 라이트 동작을 수행할 수 없게 된다. 따라서, 종래의 동적 반도체 메모리 장치는 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작이 동시에 수행됨으로 인해서 라드 동작 및 라이트 동작에 손실을 주게 된다. 또한, 종래의 동적 반도체 메모리 장치가 4개의 메모리 셀 어레이 뱅크(BA, BB, BC, BD)로 구성되어 있다고 하면, 현재 오토 리프레쉬 동작이 필요한 메모리 셀 어레이 뱅크는 뱅크(BA)인데도 불구하고 4개의 메모리 셀 어레이 뱅크(BA, BB, BC, BD)에 대한 오토 리프레쉬 동작을 동시에 수행하여야 하는 문제가 있다.
이와같은 종래의 동적 반도체 메모리 장치의 문제점을 해결하기 위하여 복수개의 메모리 셀 어레이 뱅크중 하나의 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 개발되었다. 이 장치는 하나의 뱅크에 대한 오토 리프레쉬 동작중에 다른 하나의 뱅크에 대한 리드 동작 및 라이트 동작이 가능하다. 그러나, 하나의 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 모든 메모리 뱅크의 워드 라인에 연결된 메모리 셀들을 리프레쉬하는데 걸리는 시간은 모든 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 모든 메모리 뱅크의 워드 라인에 연결된 메모리 셀들을 리프레쉬하는데 걸리는 시간보다 길어지게 된다. 또한, 하나의 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 모든 메모리 뱅크의 워드 라인에 연결된 메모리 셀들을 리프레쉬하는데 소모되는 전력은 모든 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 모든 메모리 뱅크의 워드 라인에 연결된 메모리 셀들을 리프레쉬하는데 소모되는 전력보다 커지게 된다.
따라서, 하나의 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 모든 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치에 비해서 반드시 좋은 것만은 아니며, 모든 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 가지는 장점과 하나의 뱅크에 대한 오토 리프레쉬 동작을 수행하는 동적 반도체 메모리 장치가 가지는 장점을 가지는 새로운 동적 반도체 메모리 장치의 개발이 필요하게 되었다.
본 발명의 목적은 모든 뱅크에 대한 오토 리프레쉬 동작과 선택된 뱅크에 대한 오토 리프레쉬 동작을 선택적으로 수행하는 것이 가능한 동적 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 동적 반도체 메모리 장치의 오토 리프레쉬 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적을 달성하기 위한 동적 반도체 메모리 장치를 구비하는 메모리 시스템을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 동적 반도체 메모리 장치는 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들, 및 외부로부터 인가되는 오토 리프레쉬 모드 제어신호의 제1상태에 응답하여 외부로부터 인가되는 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 카운팅 제어신호를 발생하고 상기 카운팅 제어신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 외부로부터 인가되는 뱅크 어드레스에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 적어도 하나의 뱅크 선택신호를 활성화하여 제1오토 리프레쉬 동작을 수행하게 하거나, 상기 오토 리프레쉬 모드 제어신호의 제2상태에 응답하여 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하도록 하는 리프레쉬 제어부를 구비하는 것을 특징으로 한다.
상기 리프레쉬 제어부는 상기 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 상기 소정수가 되면 상기 카운팅 제어신호를 발생하는 카운팅 제어신호 발생기, 상기 제1오토 리프레쉬 동작시에 상기 카운팅 제어신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 발생기, 및 상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스에 응답하여 복수개의 뱅크 선택신호들중 적어도 하나의 뱅크 선택신호를 활성화하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 뱅크 어드레스 디코더를 구비하여, 상기 복수개의 메모리 셀 어레이 뱅크들 각각은 복수개의 뱅크 선택신호들 각각의 활성화에 응답하여 상기 리프레쉬 어드레스에 대응하는 상기 워드 라인이 선택됨에 의해서 상기 제1오토 리프레쉬 동작 또는 제2오토 리프레쉬 동작을 수행하는 것을 특징으로 한다.
상기 동적 반도체 메모리 장치는 상기 제1오토 리프레쉬 동작 및 상기 제2오토 리프레쉬 동작시에 상기 복수개의 뱅크 선택신호들 각각에 응답하여 상기 리프레쉬 어드레스를 디코딩하여 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 워드 라인들중의 적어도 하나의 워드 라인을 활성화하는 로우 디코더를 추가적으로 구비하는 것을 특징으로 하고, 상기 동적 반도체 메모리 장치는 상기 오토 리프레쉬 명령 신호를 디코딩하여 오토 리프레쉬 신호를 발생하고, 상기 외부로부터 인가되는 모드 설정 명령 신호를 디코딩하여 모드 설정 신호를 발생하는 명령어 디코더, 상기 모드 설정 동작시에 상기 모드 설정 신호에 응답하여 외부로부터 인가되는 신호를 입력하여 초기화 신호를 발생하는 모드 설정기, 및 상기 오토 리프레쉬 모드 제어신호의 상태 천이를 검출하거나, 상기 초기화 신호를 검출하면 리셋 신호를 발생하는 리셋 신호 발생기를 추가적으로 구비하며, 상기 리셋 신호에 응답하여 상기 리프레쉬 어드레스를 리셋하는 것을 특징으로 한다.
상기 카운팅 제어신호 발생기는 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 신호를 전송하는 전송회로, 상기 전송회로의 출력신호에 응답하여 카운팅 동작을 수행하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하는 카운터, 및 상기 카운터의 출력신호가 상기 소정수가 되는 것을 검출하여 상기 카운팅 제어신호를 발생하는 검출기를 구비하는 것을 특징으로 한다.
상기 뱅크 어드레스 디코더는 상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스를 디코딩하여 상기 복수개의 뱅크 선택신호들중의 적어도 하나이상의 뱅크 선택신호를 활성화하는 디코더, 및 상기 제2오토 리프레쉬 동작시에 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 제1리셋 회로를 구비하는 것을 특징으로 하고, 상기 소정수는 상기 복수개의 메모리 셀 어레이 뱅크가 n개인 경우에 n으로 설정되는 것을 특징으로 한다. 상기 디코더는 상기 제1오토 리프레쉬 동작시에 복수 비트로 이루어진 상기 뱅크 어드레스중의 적어도 하나이상의 비트의 레벨을 고정하는 제2리셋 회로를 추가적으로 구비하는 것을 특징으로 하고, 상기 소정수는 상기 제1오토 리프레쉬 동작시에 상기 복수개의 메모리 셀 어레이 뱅크가 n개이고, 상기 복수 비트로 이루어진 상기 뱅크 어드레스중의 k비트의 레벨을 고정하면 n/2k으로 설정되는 것을 특징으로 한다.
상기 리프레쉬 어드레스 카운터는 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 카운팅 제어신호를 선택하여 출력하고, 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호를 선택하여 출력하는 선택회로, 및 상기 선택회로로부터 출력되는 신호에 응답하여 카운팅 동작을 수행하여 상기 리프레쉬 어드레스를 발생하는 카운터를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 동적 반도체 메모리 장치의 오토 리프레쉬 방법은 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들을 구비하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법에 있어서, 외부로부터 인가되는 오토 리프레쉬 명령 신호, 오토 리프레쉬 모드 제어신호, 및 뱅크 어드레스가 인가되고, 상기 오토 리프레쉬 모드 제어신호가 제1상태이면 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 카운팅 제어신호를 발생하고, 상기 카운팅 제어신호에 응답하여 리프레쉬 어드레스를 발생하고, 상기 뱅크 어드레스에 대응되는 적어도 하나의 메모리 셀 어레이 뱅크를 활성화하여 제1오토 리프레쉬 동작을 수행하는 제1오토 리프레쉬 동작 단계, 및 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호가 인가되고 상기 오토 리프레쉬 모드 제어신호가 제2상태이면 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고, 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하는 제2오토 리프레쉬 동작 단계를 구비하는 것을 특징으로 한다.
상기 제1오토 리프레쉬 동작 단계는 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 상기 소정수가 되면 상기 카운팅 제어신호를 발생하는 카운팅 제어신호 발생단계, 상기 제1오토 리프레쉬 동작시에 상기 카운팅 제어신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 발생단계, 및 상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스에 응답하여 복수개의 뱅크 선택신호들중 적어도 하나의 뱅크 선택신호를 활성화하는 뱅크 선택신호 발생단계를 구비하고, 상기 적어도 하나의 뱅크 선택신호의 활성화에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 대응되는 적어도 하나의 메모리 셀 어레이 뱅크의 워드 라인이 상기 리프레쉬 어드레스에 응답하여 선택됨에 의해서 상기 제1오토 리프레쉬 동작을 수행하는 것을 특징으로 한다.
상기 제2오토 리프레쉬 동작 단계는 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 카운팅 단계, 및 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 뱅크 선택신호 발생단계를 구비하며, 상기 복수개의 뱅크 선택신호들이 동시에 활성화됨에 의해서 상기 복수개의 메모리 셀 어레이 뱅크들의 동일 워드 라인이 상기 리프레쉬 어드레스에 응답하여 선택됨에 의해서 상기 제2오토 리프레쉬 동작을 수행하는 것을 특징으로 한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 메모리 시스템은 제1오토 리프레쉬 동작을 위한 오토 리프레쉬 명령 신호, 오토 리프레쉬 모드 제어신호, 및 뱅크 어드레스를 발생하고, 제2오토 리프레쉬 동작을 위한 상기 오토 리프레쉬 명령 신호, 및 상기 오토 리프레쉬 모드 제어신호를 발생하는 메모리 제어부, 및 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들, 및 상기 오토 리프레쉬 모드 제어신호의 제1상태에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 카운팅 제어신호를 발생하고 상기 카운팅 제어신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 상기 뱅크 어드레스에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 적어도 하나의 뱅크를 활성화하여 제1오토 리프레쉬 동작을 수행하게 하거나, 상기 오토 리프레쉬 모드 제어신호의 제2상태에 응답하여 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하도록 하는 리프레쉬 제어부를 구비하는 동적 반도체 메모리 장치를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법 및 이 장치를 구비하는 메모리 시스템을 설명하면 다음과 같다.
도1은 본 발명의 동적 반도체 메모리 장치의 실시예의 구성을 나타내는 블록도로서, 메모리 셀 어레이(10), 로우 디코더(12), 컬럼 디코더(14), 데이터 입력회로(16), 데이터 출력회로(18), 명령어 디코더(20), 카운팅 제어신호 발생기(22), 리프레쉬 어드레스 발생기(24), 어드레스 래치(26), 뱅크 어드레스 디코더(28), 및 선택기(30)로 구성되어 있다. 카운팅 제어신호 발생기(22), 리프레쉬 어드레스 발생기(24) 및 뱅크 어드레스 디코더(28)는 오토 리프레쉬 동작을 제어하기 위한 리프레쉬 제어부를 구성한다. 메모리 셀 어레이(10)는 n개의 메모리 셀 어레이 뱅크(10-1 ~ 10-n)로 구성되고, 로우 디코더(12)는 n개의 로우 디코더(12-1 ~ 12-n)로 구성되며, n개의 메모리 셀 어레이 뱅크(10-1 ~ 10-n) 각각에 n개의 로우 디코더(12-1 ~ 12-n) 각각이 대응되게 구성되어 있다. 컬럼 디코더(14)는 n개의 컬럼 디코더로 구성되며, n개의 메모리 셀 어레이 뱅크 각각에 n개의 컬럼 디코더 각각이 대응되게 구성되어 있다. 그러나, 컬럼 디코더(14)는 하나의 컬럼 디코더로 구성되어 하나의 컬럼 디코더를 n개의 메모리 셀 어레 뱅크가 공유하도록 구성되더라도 상관없다.
도1에서, WL은 하나의 대표적인 워드 라인을, BL은 하나의 대표적인 비트 라인을 나타내고, MC는 대표적인 하나의 메모리 셀을 나타낸다.
도1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
n개의 로우 디코더들(12-1 ~ 12-n) 각각은 n개의 뱅크 선택신호들(ba1 ~ ban) 각각에 응답하여 어드레스(radda)를 디코딩하여 n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n) 각각의 워드 라인(WL)을 억세스한다. n개의 컬럼 디코더들(14-1 ~ 14-n) 각각은 컬럼 어드레스(cadda)를 디코딩하여 n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n) 각각의 비트 라인(BL)을 억세스한다. n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n) 각각은 라이트 동작시에 선택된 워드 라인(WL)과 선택된 비트 라인(BL)사이에 연결된 메모리 셀(MC)들에 데이터(din)를 저장하고, 리드 동작시에 선택된 워드 라인(WL)과 비트 라인(BL)사이에 연결된 메모리 셀(MC)로부터 데이터(dout)를 출력하고, 리프레쉬 동작시에 선택된 워드 라인(WL)에 연결된 메모리 셀들의 데이터를 리프레쉬한다. 데이터 입력회로(16)는 라이트 신호(WR)에 응답하여 외부로부터 인가되는 입력 데이터(Din)를 처리하여 데이터(din)를 발생한다. 데이터 출력회로(18)는 리드 신호(RD)에 응답하여 메모리 셀 어레이(10)로부터 출력되는 데이터(dout)를 처리하여 데이터(Dout)를 발생한다. 명령어 디코더(20)는 외부로부터 인가되는 명령신호(COM)를 디코딩하여 모드 설정 신호(MRS), 라이트 신호(WR), 리드 신호(RD), 및 오토 리프레쉬 신호(AREF)를 발생한다. 카운팅 제어신호 발생기(22)는 리셋 신호(RE)에 응답하여 리셋되고 오토 리프레쉬 제어신호(AREF) 및 어드레스(a)에 응답하여 n까지를 카운팅한 후 카운팅 제어신호(ACU)를 활성화한다. 리프레쉬 어드레스 발생기(24)는 리셋 신호(RE)에 응답하여 리셋되고 어드레스(a)에 응답하여 카운팅 제어신호(ACU) 또는 오토 리프레쉬 제어신호(AREF)중의 하나의 신호를 선택하고, 선택된 카운팅 제어신호(ACU) 또는 오토 리프레쉬 제어신호(AREF)에 응답하여 리프레쉬 어드레스(RADD)를 1증가한다. 어드레스 래치(26)는 액티브 신호(ACT)에 응답하여 어드레스(ADD) 및 뱅크 어드레스(BA)를 래치하여 로우 어드레스(radda) 및 내부 뱅크 어드레스(baa)를 발생하고, 라이트 신호(WR) 또는 리드 신호(RD)에 응답하여 어드레스(ADD)를 래치하여 컬럼 어드레스(cadda)를 발생하고, 오토 리프레쉬 신호(AREF)에 응답하여 어드레스(ADD) 및/또는 뱅크 어드레스(BA)를 래치하여 오토 리프레쉬 모드 제어신호(a) 및/또는 내부 뱅크 어드레스(baa)를 발생한다. 뱅크 어드레스 디코더(28)는 내부 뱅크 어드레스(baa)를 디코딩하여 뱅크 선택신호들(ba1 ~ ban)중의 하나의 뱅크 선택신호를 활성화하고, 오토 리프레쉬 신호(AREF) 및 오토 리프레쉬 모드 제어신호(a)에 응답하여 뱅크 선택신호들(ba1 ~ ban)을 모두 활성화한다. 선택기(30)는 오토 리프레쉬 신호(AREF)에 응답하여 오토 리프레쉬 동작시에는 리프레쉬 어드레스(RADD)를 선택하여 출력하고, 액티브 동작시에는 로우 어드레스(radda)를 선택하여 출력한다.
도1에 나타낸 본 발명의 동적 반도체 메모리 장치는 오토 리프레쉬 신호(AREF)가 발생되고, 외부로부터 어드레스(ADD) 및 뱅크 어드레스(BA)가 인가되면, 어드레스 래치(26)가 어드레스(ADD) 및 뱅크 어드레스(BA)를 래치하여 오토 리프레쉬 모드 제어신호(a) 및 내부 뱅크 어드레스(baa)를 발생한다. 그리고, 카운팅 제어신호 발생기(22) 및 리프레쉬 어드레스 발생기(24)가 동작하여 리프레쉬 어드레스(RADD)를 발생하고, 뱅크 어드레스 디코더(28)가 동작하여 뱅크 선택신호들(ba1 ~ ban)중의 하나의 뱅크 선택신호를 활성화한다. 그러면, n개의 로우 디코더들(12-1 ~ 12-n)중의 하나의 로우 디코더가 동작하여 하나의 메모리 셀 어레이 뱅크의 하나의 워드 라인에 대한 오토 리프레쉬 동작을 수행한다. 즉, n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n)중의 하나의 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행한다.
또한, 도1에 나타낸 본 발명의 동적 반도체 메모리 장치는 오토 리프레쉬 신호(AREF)가 발생되고, 외부로부터 어드레스(ADD)가 인가되면, 어드레스 래치(26)가 어드레스(ADD)를 래치하여 오토 리프레쉬 모드 제어신호(a)를 발생한다. 그리고, 리프레쉬 어드레스 발생기(24)가 오토 리프레쉬 신호(AREF)에 응답하여 리프레쉬 어드레스(RADD)를 발생하고, 뱅크 어드레스 디코더(28)는 뱅크 선택신호들(ba1 ~ ban)을 모두 활성화한다. 그러면, n개의 로우 디코더들(12-1 ~ 12-n)이 모두 동작하여 n개의 메모리 셀 어레이 뱅크(10-1 ~ 10-n) 각각의 하나의 워드 라인에 대한 오토 리프레쉬 동작을 수행한다. 즉, n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n) 모두에 대한 오토 리프레쉬 동작을 동시에 수행한다.
본 발명의 동적 반도체 메모리 장치는 오토 리프레쉬 모드 제어신호(a)의 상태에 따라 n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n)중의 적어도 하나이상의 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하거나, n개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-n) 모두에 대한 오토 리프레쉬 동작을 수행하는 것이 가능하다.
도2는 도1에 나타낸 리셋 신호(RE)를 발생하는 회로의 실시예의 구성을 나타내는 블록도로서, 상태 천이 검출기(40), 모드 설정기(42), 상승 천이 검출기(44), 및 리셋 신호 발생기(46)로 구성되어 있다.
도2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
상태 천이 검출기(40)는 오토 리프레쉬 모드 제어신호(a)의 상태 천이를 감지함에 의해서 제1리셋 신호(re1)를 발생한다. 즉, 오토 리프레쉬 모드 제어신호(a)가 "로우"레벨에서 "하이"레벨로 천이하거나 "하이"레벨에서 "로우"레벨로 천이할 때 일정한 펄스폭을 가지는 리셋 신호(re1)를 발생한다. 모드 설정기(42)는 모드 설정 신호(MRS)에 응답하여 외부로부터 인가되는 어드레스(ADD)를 입력하여 제2리셋 신호(re2)를 발생한다. 상승 천이 검출기(44)는 외부로부터 인가되는 클럭 인에이블 신호(CKE)의 "로우"레벨에서 "하이"레벨로의 천이를 검출함에 의해서 제3리셋 신호(re3)를 발생한다. 상승 천이 검출기(44)는 도1에 나타낸 동적 반도체 메모리 장치가 클럭 인에이블 신호(CKE)가 "로우"레벨에서 "하이"레벨로 천이하는 것을 검출함에 의해서 셀프 리프레쉬 동작 및 파워 다운 동작을 해제하는 경우에 적용되는 것이 바람직하다. 만일 도1에 나타낸 동적 반도체 메모리 장치가 클럭 인에이블 신호(CKE)가 아닌 다른 신호를 이용하여 셀프 리프레쉬 동작 및 파워 다운 동작을 해제하는 경우에는 셀프 리프레쉬 동작 및 파워 다운 동작의 해제를 검출함에 의해서 제2리셋 신호(re2)를 발생하면 된다. 리셋 신호 발생기(46)는 제1, 제2, 및 제3리셋 신호들(re1, re2, re3)중의 적어도 하나의 신호가 활성화되면 리셋 신호(RE)를 발생한다.
도3은 도1에 나타낸 리프레쉬 어드레스 발생기(24)의 실시예의 구성을 나타내는 블록도로서, 선택기(50) 및 카운터(52)로 구성되고, 선택기(50)는 CMOS전송 게이트들(C1, C2) 및 인버터(I1)로 구성되고, 카운터(52)는 T플립플롭들(F1 ~ Fk)로 구성되어 있다.
도3에서, RADD1 ~ RADDk는 k비트의 리프레쉬 어드레스(RADD)를 구성한다.
도3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
오토 리프레쉬 모드 제어신호(a)가 "로우"레벨이면 CMOS전송 게이트(C2)가 온되어 카운팅 제어신호(ACU)를 전송하고, 오토 리프레쉬 모드 제어신호(a)가 "하이"레벨이면 CMOS전송 게이트(C1)가 온되어 오토 리프레쉬 신호(AREF)를 전송한다. 카운터(52)는 리셋 신호(RE)에 응답하여 리셋되고 선택기(50)로부터 출력되는 신호에 응답하여 카운팅 동작을 수행하여 "00...00"부터 "11...11"까지를 순차적으로 카운팅하여 k비트의 리프레쉬 어드레스(RADD1 ~ RADDk)를 발생한다.
도4는 도1에 나타낸 뱅크 어드레스 디코더(28)의 실시예의 구성을 나타내는 블록도로서, 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 구성을 나타내는 것으로, 디코더(60) 및 리셋 회로(62)로 구성되어 있다. 디코더(60)는 인버터들(I2 ~ I7) 및 NAND게이트들(NA1 ~ NA4)로 구성되고, 리셋 회로(62)는 NAND게이트(NA5) 및 PMOS트랜지스터들(P1 ~ P4)로 구성되어 있다.
도4에서, baa1, baa2는 도1에 나타낸 어드레스 래치(26)로부터 출력되는 2비트의 내부 뱅크 어드레스를 나타낸다.
도4에 나타낸 구성의 기능을 설명하면 다음과 같다.
NAND게이트들(NA1 ~ NA4) 각각과 인버터들(I4 ~ I7) 각각으로 구성된 회로들 각각은 내부 뱅크 어드레스(baa1, baa2)가 "00", "01", "10", "11"이면 뱅크 선택신호들(ba1 ~ ba4) 각각을 활성화한다. NAND게이트(NA5)는 오토 리프레쉬 모드 제어신호(a)가 "하이"레벨이고, 오토 리프레쉬 신호(AREF)가 "하이"레벨이면 "로우"레벨의 신호를 발생한다. PMOS트랜지스터들(P1 ~ P4)은 "로우"레벨의 신호에 응답하여 온되어 "하이"레벨의 뱅크 선택신호들(ba1 ~ ba4)을 발생한다.
즉, 도4에 나타낸 뱅크 어드레스 디코더는 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)가 모두 "하이"레벨이면 4개의 메모리 셀 어레이 뱅크 모두에 대한 오토 리프레쉬 동작이 수행되도록 하기 위하여 뱅크 선택신호들(ba1 ~ ba4)을 모두 활성화하고, 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)중의 적어도 하나의 신호가 "로우"레벨이면 내부 뱅크 어드레스(baa1, baa2)에 응답하여 뱅크 선택신호들(ba1 ~ ba4)중의 하나의 뱅크 선택신호를 활성화한다.
그리고, 도시하지는 않았지만, 도4에 나타낸 뱅크 어드레스 디코더는 뱅크 선택신호들(ba1 ~ ba4)을 일정 시간 동안 래치하기 위한 래치가 추가적으로 구성될 수도 있다.
도5는 도1에 나타낸 카운팅 제어신호 발생기의 일실시예의 구성을 나타내는 것으로, 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 구성으로, 선택기(70), 카운터(72), 및 카운팅 제어신호 발생기(74)로 구성되고, 선택기(70)는 인버터(I8)와 CMOS전송 게이트(C3)로 구성되고, 카운터(72)는 T플립플롭들(F5, F6)으로 구성되고, 카운팅 제어신호 발생기(74)는 NOR게이트(NOR1) 및 펄스 발생기(76)로 구성되어 있다.
도5에 나타낸 구성의 기능을 설명하면 다음과 같다.
CMOS전송 게이트(C3)는 오토 리프레쉬 모드 제어신호(a)가 "로우"레벨이면 온되어 오토 리프레쉬 신호(AREF)를 전송한다. 카운터(72)는 리셋 신호(RE)에 응답하여 리셋되고 CMOS전송 게이트(C3)로부터 출력되는 신호에 응답하여 카운팅 동작을 수행하여 "00"부터 "11"까지를 순차적으로 카운팅하여 2비트의 출력신호(Q1, Q2)를 발생한다. NOR게이트(NOR1)는 출력신호(Q1, Q2)가 모두 "로우"레벨이면 "하이"레벨의 신호를 발생한다. 펄스 발생기(76)는 NOR게이트(NOR1)의 출력신호가 "하 이"레벨로 천이하면 소정의 펄스폭을 가지는 카운팅 제어신호(ACU)를 발생한다.
도5에 나타낸 일실시예의 카운팅 제어신호 발생기는 오토 리프레쉬 모드 제어신호(a)가 "로우"레벨이면 오토 리프레쉬 신호(AREF)가 4회 활성화되는 것을 검출하여 카운팅 제어신호(ACU)를 활성화한다. 즉, 카운팅 제어신호 발생기는 4개의 메모리 셀 어레이 뱅크 각각의 동일한 리프레쉬 어드레스에 대한 오토 리프레쉬 동작이 완료되는 것을 검출하여 카운팅 제어신호(ACU)를 활성화한다.
도6은 도1에 나타낸 동적 반도체 메모리 장치의 일실시예의 동작을 설명하기 위한 동작 타이밍도로서, 도1에 나타낸 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 동작을 나타내는 것으로, 초기에, 카운팅 제어신호 발생기(22)의 카운터(72) 및 리프레쉬 어드레스 발생기(24)의 카운터(52)가 모두 "00" 및 "00...00"로 리셋되어 있다고 가정하고 나타낸 것이다.
외부로부터 오토 리프레쉬 명령, "00"의 뱅크 어드레스(BA) 및 "0"의 어드레스(ADD)가 인가되면 명령어 디코더(20)가 오토 리프레쉬 신호(AREF)를 발생하고, 어드레스 래치(26)는 어드레스(ADD, BA)를 래치하여 오토 리프레쉬 모드 제어신호(a) 및 내부 뱅크 어드레스(baa)를 발생한다. 카운팅 제어신호 발생기(22)는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)에 응답하여 도5의 카운터(72)가 "00"의 출력신호(Q1, Q2)를 발생한다. 리프레쉬 어드레스 발생기(24)는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a)가 인가되나, 카운팅 제어신호(ACU)가 활성화되지 않았으므로 "00..00"의 리프레쉬 어드레스(RADD)를 발생한다. 도4의 디코더(60)는 내부 뱅크 어드레스(baa)가 "00"이면 뱅크 선택신 호(ba1)를 활성화하고, 로우 디코더(12-1)는 "00...00"의 리프레쉬 어드레스(RADD)를 디코딩하여 메모리 셀 어레이 뱅크(10-1)의 첫 번째 워드 라인을 활성화한다. 이에 따라, 메모리 셀 어레이 뱅크(10-1)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행된다. 이와같은 방법으로, 외부로부터 오토 리프레쉬 명령, "01"의 뱅크 어드레스(BA) 및 "0"의 어드레스(ADD)가 인가되면 메모리 셀 어레이 뱅크(10-2)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행되고, 이후, 외부로부터 오토 리프레쉬 명령, "10"의 뱅크 어드레스(BA) 및 "0"의 어드레스(ADD)가 인가되면 메모리 셀 어레이 뱅크(10-3)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행되고, 이후, 외부로부터 리프레쉬 명령, "11"의 뱅크 어드레스(BA), "0"의 어드레스(ADD)가 인가되면 메모리 셀 어레이 뱅크(10-4)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행된다. 따라서, 4개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-4) 각각의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 완료된다. 그러면, 도5의 카운팅 제어신호 발생기는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)에 응답하여 "00"의 출력신호(Q1, Q2)를 발생하는 것을 검출하여 카운팅 제어신호(ACU)를 활성화한다. 도3의 리프레쉬 어드레스 발생기(24)는 카운팅 제어신호(ACU)에 응답하여 도3의 카운터(52)가 카운팅 동작을 수행하여 리프레쉬 어드레스(RADD)를 "00...00"에서 "00...01"로 증가한다. 이후, 외부로부터 오토 리프레쉬 명령 및 "0"의 어드레스(ADD)가 인가되면 외부로부터 인가되는 어드레스(BA)에 응답하여 4개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-4) 각 각의 두 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 순차적으로 수행한다.
이후, 오토 리프레쉬 신호(AREF) 및 "1"의 어드레스(ADD)가 인가되면 명령어 디코더(20)가 오토 리프레쉬 신호(AREF)를 발생하고, 어드레스 래치(26)는 어드레스(ADD)를 래치하여 오토 리프레쉬 모드 제어신호(a)를 발생한다. 그리고, 도2의 상태 천이 검출기(40)가 오토 리프레쉬 모드 제어신호(a)의 상태 천이를 검출하여 신호(re1)를 발생하고, 리셋 신호 발생기(46)는 신호(re1)에 응답하여 리셋 신호(RE)를 발생한다. 그러면, 도5의 카운팅 제어신호 발생기(22)의 카운터(72)가 리셋되어 "00"의 출력신호(Q1, Q2)를 발생하고, 도3의 리프레쉬 어드레스 발생기(24)의 카운터(52)가 리셋되어 "00...00"의 리프레쉬 어드레스(RADD)를 발생한다. 도5의 카운팅 제어신호 발생기(22)는 오토 리프레쉬 모드 제어신호(a)가 "하이"레벨이므로 카운터(72)가 카운팅 동작을 수행하지 않음으로 인해서 "00"의 출력신호(Q1, Q2)를 발생한다. 반면에, 도3의 리프레쉬 어드레스 발생기(24)는 오토 리프레쉬 모드 제어신호(a)가 "하이"레벨이므로 카운터(52)가 카운팅 동작을 수행하여 리프레쉬 어드레스(RADD)를 1씩 증가하는 것이 가능하다. 도4의 뱅크 어드레스 디코더(28)의 리셋 회로(62)는 "하이"레벨의 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)에 응답하여 뱅크 선택신호들(ba1 ~ ba4)을 모두 활성화한다. 이에 따라, 4개의 로우 디코더들(12-1 ~ 12-4)이 "00...00"의 리프레쉬 어드레스(RADD)를 디코딩하여 4개의 메모리 셀 어레이 뱅크(10-1 ~ 10-4)의 첫 번째 워드 라인을 동시에 활성화한다. 따라서, 4개의 메모리 셀 어레이 뱅크(10-1 ~ 10-4)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 동시에 이루어진다. 이후, 외부로부터 오토 리프레쉬 명령, "0"의 어드레스(ADD)가 인가되면 도3의 리프레쉬 어드레스 발생기(24)가 카운팅 동작을 수행하여 "00...01"의 리프레쉬 어드레스(RADD)를 발생하고, 도4의 뱅크 어드레스 디코더(28)가 뱅크 선택신호들(ba1 ~ ba4)을 모두 활성화한다. 이에 따라, 4개의 메모리 셀 어레이 뱅크(10-1 ~ 10-4)의 두 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 동시에 이루어진다.
상술한 바와 같은 방법으로, 본 발명의 동적 반도체 메모리 장치는 오토 리프레쉬 명령과 함께 인가되는 1비트의 어드레스(ADD)에 응답하여 외부로부터 인가되는 어드레스(BA)에 대응하는 메모리 셀 어레이 뱅크에 대해서만 오토 리프레쉬 동작을 수행하거나, 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하는 것이 가능하다.
도7은 도1에 나타낸 뱅크 어드레스 디코더의 다른 실시예의 구성을 나타내는 것으로, 디코더(60') 및 리셋 회로(62)로 구성되고, 디코더(60')는 도4의 디코더(60)에 PMOS트랜지스터들(P5, P6)을 추가하여 구성되어 있고, 리셋 회로(62)는 도4의 디코더와 동일한 구성을 가진다.
도7에 나타낸 뱅크 어드레스 디코더는 도4에 나타낸 뱅크 어드레스 디코더와 마찬가지로 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 구성을 나타낸 것이다.
도7에 나타낸 구성들중 추가되는 구성의 기능을 설명하면 다음과 같다.
오토 리프레쉬 모드 제어신호(a)가 "로우"레벨이면 PMOS트랜지스터들(P5, P6)이 온되어 NAND게이트들(NA1 ~ NA4)로 "하이"레벨의 신호를 인가한다. 그러면, NAND게이트들(NA1, NA2)은 "로우"레벨의 내부 뱅크 어드레스(baa1)가 발생되면, 뱅크 선택신호들(ba1, ba2)을 동시에 활성화하고, NAND게이트들(NA3, NA4)은 "하이"레벨의 내부 뱅크 어드레스(baa2)가 발생되면, 뱅크 선택신호들(ba3, ba4)을 동시에 활성화한다.
즉, 도7에 나타낸 뱅크 어드레스 디코더는 오토 리프레쉬 모드 제어신호(a)가 "로우"레벨인 경우에 1비트의 내부 뱅크 어드레스(baa1)에 응답하여 2개씩의 뱅크 선택신호들을 동시에 활성화하고, 오토 리프레쉬 모드 제어신호(a)가 "하이"레벨인 경우에 4개의 뱅크 선택신호들을 동시에 활성화한다.
도8은 도1에 나타낸 카운팅 제어신호 발생기의 다른 실시예의 구성을 나타내는 것으로, 선택기(70), 카운터(72'), 및 펄스 발생기(76')로 구성되고, 선택기(70)는 도5의 선택기(70)와 동일한 구성을 가지고, 카운터(72')는 T플립플롭(F5)로 구성되어 있다.
도8에 나타낸 카운팅 제어신호 발생기는 도5에 나타낸 카운팅 제어신호 발생기와 마찬가지로 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 구성을 나타낸 것이다.
도8에 나타낸 구성들중 도5의 구성과 다른 구성의 기능에 대하여 설명하면 다음과 같다.
카운터(72')는 리셋 신호(RE)에 응답하여 리셋되고, 선택기(70)로부터 출력 되는 신호에 응답하여 "0"과 "1"을 반복적으로 카운팅하여 출력신호(Q1)를 발생한다. 펄스 발생기(76')는 출력신호(Q1)가 "0"이 되는 것을 검출하여 소정의 펄스폭을 가지는 카운팅 제어신호(ACU)를 발생한다.
도8에 나타낸 카운팅 제어신호 발생기는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a)에 응답하여 오토 리프레쉬 신호(AREF)가 2회 활성화되는 것을 검출하여 카운팅 제어신호(ACU)를 발생한다.
도9는 도1에 나타낸 본 발명의 동적 반도체 메모리 장치의 다른 실시예의 동작을 설명하기 위한 동작 타이밍도로서, 도1에 나타낸 메모리 셀 어레이(10)가 4개의 메모리 셀 어레이 뱅크로 구성되는 경우의 동작을 나타내는 것으로, 초기에, 도8에 나타낸 카운팅 제어신호 발생기(22)의 카운터(72') 및 도3의 리프레쉬 어드레스 발생기(24)의 카운터(52)가 모두 "0" 및 "00...00"으로 리셋되어 있다고 가정하고 나타낸 것이다.
외부로부터 오토 리프레쉬 명령, "0"의 뱅크 어드레스(BA) 및 "0"의 어드레스(ADD)가 인가되면 명령어 디코더(20)가 오토 리프레쉬 신호(AREF)를 발생하고, 어드레스 래치(26)는 어드레스(ADD, BA)를 래치하여 오토 리프레쉬 모드 제어신호(a) 및 내부 뱅크 어드레스(baa1)를 발생한다. 카운팅 제어신호 발생기(22)는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)에 응답하여 도8의 카운터(72')가 "1"의 출력신호(Q1)를 발생한다. 리프레쉬 어드레스 발생기(24)는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a)가 인가되나, 카운팅 제어신호(ACU)가 활성화되지 않았으므로 "00..00"의 리프레쉬 어드레스(RADD)를 발생 한다. 도7의 디코더(60')는 내부 뱅크 어드레스(baa1)가 "0"이면 뱅크 선택신호들(ba1, ba2)을 동시에 활성화하고, 로우 디코더들(12-1, 12-2)는 "00...00"의 리프레쉬 어드레스(RADD)를 디코딩하여 메모리 셀 어레이 뱅크들(10-1, 10-2)의 첫 번째 워드 라인을 동시에 활성화한다. 이에 따라, 2개의 메모리 셀 어레이 뱅크들(10-1, 10-2)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행된다. 이와같은 방법으로, 외부로부터 오토 리프레쉬 명령, "1"의 뱅크 어드레스(BA) 및 "0"의 어드레스(ADD)가 인가되면 메모리 셀 어레이 뱅크들(10-3, 10-4)의 첫 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 수행된다. 이에 따라, 4개의 메모리 셀 어레이 뱅크들(10-1 ~ 10-4)의 첫 번째 워드 라인들에 대한 리프레쉬 동작이 완료된다. 그러면, 도8의 카운팅 제어신호 발생기는 "로우"레벨의 오토 리프레쉬 모드 제어신호(a) 및 오토 리프레쉬 신호(AREF)에 응답하여 "0"의 출력신호(Q1)를 발생하는 것을 검출하여 카운팅 제어신호(ACU)를 활성화한다. 도3의 리프레쉬 어드레스 발생기(24)는 카운팅 제어신호(ACU)에 응답하여 도3의 카운터(52)가 카운팅 동작을 수행하여 리프레쉬 어드레스(RADD)를 "00...00"에서 "00...01"로 증가한다. 이후, 외부로부터 오토 리프레쉬 명령 및 "0"의 어드레스(ADD)가 인가되면 외부로부터 인가되는 1비트의 뱅크 어드레스(BA)에 응답하여 2개씩의 메모리 셀 어레이 뱅크의 두 번째 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 순차적으로 수행된다.
이후, 오토 리프레쉬 신호(AREF) 및 "로우"레벨의 어드레스(ADD)가 인가되는 경우의 동작은 도6의 동작 설명을 참고로 하면 쉽게 이해될 것이므로 생략하기로 한다. 즉, 이 경우에는 4개의 메모리 셀 어레이 뱅크(10-1 ~ 10-4)의 동일 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작이 동시에 이루어진다.
상술한 바와 같은 방법으로, 본 발명의 동적 반도체 메모리 장치는 오토 리프레쉬 명령과 함께 인가되는 1비트의 어드레스(ADD)에 응답하여 외부로부터 인가되는 뱅크 어드레스(BA)중의 적어도 1비트를 제외한 뱅크 어드레스(BA)에 응답하여 선택된 메모리 셀 어레이 뱅크에 대해서만 오토 리프레쉬 동작을 수행하거나, 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하는 것이 가능하다.
도10은 본 발명의 메모리 시스템의 실시예의 구성을 나타내는 것으로, 메모리 제어부(100) 및 동적 반도체 메모리 장치(200)로 구성되어 있다.
메모리 제어부(100)는 액티브 동작을 위한 명령 신호(COM)와 함께 어드레스(ADD) 및 뱅크 어드레스(BA)를 인가하고, 라이트 동작 및 리드 동작을 위한 명령 신호(COM)와 함께 어드레스(ADD)를 인가하고, 오토 리프레쉬 동작을 위한 명령 신호(COM)와 함께 어드레스(ADD) 및/또는 뱅크 어드레스(BA)를 인가하는 동작을 연속적으로 수행한다. 오토 리프레쉬 동작을 위한 명령 신호(COM)와 함께 인가되는 어드레스(ADD)는 1비트의 어드레스이면 되고, 뱅크 어드레스(BA)는 1비트이상의 어드레스이면 되고, 뱅크 어드레스(BA)는 순서에 상관없이 한번씩 순차적으로 인가하면 된다. 예를 들어, 2비트의 뱅크 어드레스(BA)를 인가한다면 "00", "01", "10", "11"의 어드레스를 순서에 상관없이 한번씩만 순차적으로 인가하면 되고, 1비트의 뱅크 어드레스(BA)를 인가한다면 "0", "1"의 뱅크 어드레스를 순서에 상관없이 한번씩만 인가하면 된다. 또한, 메모리 제어부(100)는 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작이 필요한지 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작이 필요한지 여부를 판단하여, 동적 반도체 메모리 장치(200)가 2가지 종류의 오토 리프레쉬 동작을 선택적으로 수행하도록 한다. 예를 들면, 메모리 제어부(100)는 메모리 셀 어레이에 대한 억세스 동작이 빈번하게 일어나지 않는 경우에는 동적 반도체 메모리 장치(200)가 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하도록 제어하고, 메모리 셀 어레이에 대한 억세스 동작이 빈번하게 일어나는 경우에는 동적 반도체 메모리 장치(200)가 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하도록 제어한다. 메모리 제어부(100)가 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하도록 제어하게 되면, 선택되지 않은 메모리 셀 어레이 뱅크에 대한 액티브 동작, 라이트 동작, 또는 리드 동작을 위한 명령 신호(COM)를 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 명령을 위한 명령 신호(COM)의 인가 직전에 인가하거나, 직후에 인가하는 것이 가능하게 된다. 동적 반도체 메모리 장치(200)는 메모리 제어부(100)로부터 오토 리프레쉬 동작을 수행하기 위한 명령 신호(COM), 어드레스(ADD) 및 뱅크 어드레스가 인가되면 선택된 메모리 셀 어레이 뱅크에 대한 리프레쉬 동작을 수행하고, 오토 리프레쉬 동작을 수행하기 위한 명령 신호(COM) 및 어드레스(ADD)가 인가되면 모든 메모리 셀 어레이 뱅크에 대한 리프레쉬 동작을 수행한다. 동적 반도체 메모리 장치(200)는 하나의 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작과 다른 하나의 메모리 셀 어레이 뱅크에 대한 라이트 동작 및 리드 동작을 동시에 수행하는 것이 가능하다.
따라서, 본 발명의 메모리 시스템은 하나의 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작이 완료될 때까지 다른 하나의 메모리 셀 어레이 뱅크에 대한 라이트 동작 및 리드 동작이 빠르게 수행될 수 있다. 또한, 하나의 메모리 셀 어레이 뱅크에 대한 라이트 동작 및 리드 동작을 중단하지 않고 다른 하나의 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 수행하는 것이 가능하다.
상술한 실시예의 본 발명의 메모리 시스템은 메모리 제어부(100)가 오토 리프레쉬 명령 신호와 함께 인가하는 오토 리프레쉬 모드 제어신호(a)를 동적 반도체 메모리 장치(200)의 어드레스(ADD)를 입력하는 어드레스 단자(핀 또는 볼)를 통하여 인가하는 것을 나타내었지만, 어드레스 단자가 아닌 동적 반도체 메모리 장치의 다른 사용되지 않는 단자를 통하여 인가하더라도 상관없다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 동적 반도체 메모리 장치 및 이 장치의 오토 리프레쉬 방법은 모든 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작과 선택된 메모리 셀 어레이 뱅크에 대한 오토 리프레쉬 동작을 선택적으로 수행함으로써 장치의 동작의 효율성을 개선할 수 있다.
또한, 본 발명의 메모리 시스템은 다양한 종류의 오토 리프레쉬 동작이 지원 됨으로 인해서 시스템의 동작의 효율성을 개선할 수 있다.

Claims (21)

  1. 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들; 및
    외부로부터 인가되는 오토 리프레쉬 모드 제어신호의 제1상태에 응답하여 외부로부터 인가되는 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 카운팅 제어신호를 발생하고 상기 카운팅 제어신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 외부로부터 인가되는 뱅크 어드레스에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 적어도 하나의 뱅크를 활성화하여 제1오토 리프레쉬 동작을 수행하게 하거나, 상기 오토 리프레쉬 모드 제어신호의 제2상태에 응답하여 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하도록 하는 리프레쉬 제어부를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 리프레쉬 제어부는
    상기 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 상기 소정수가 되면 상기 카운팅 제어신호를 발생하는 카운팅 제어신호 발생기;
    상기 제1오토 리프레쉬 동작시에 상기 카운팅 제어신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 발생기; 및
    상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스에 응답하여 복수개의 뱅크 선택신호들중 적어도 하나의 뱅크 선택신호를 활성화하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 뱅크 어드레스 디코더를 구비하여,
    상기 복수개의 메모리 셀 어레이 뱅크들 각각은 복수개의 뱅크 선택신호들 각각의 활성화에 응답하여 상기 리프레쉬 어드레스에 대응하는 상기 워드 라인이 선택됨에 의해서 상기 제1오토 리프레쉬 동작 또는 제2오토 리프레쉬 동작을 수행하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 동적 반도체 메모리 장치는
    상기 제1오토 리프레쉬 동작 및 상기 제2오토 리프레쉬 동작시에 상기 복수개의 뱅크 선택신호들 각각에 응답하여 상기 리프레쉬 어드레스를 디코딩하여 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 워드 라인들중의 적어도 하나의 워드 라인을 활성화하는 로우 디코더를 추가적으로 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 동적 반도체 메모리 장치는
    상기 오토 리프레쉬 명령 신호를 디코딩하여 오토 리프레쉬 신호를 발생하고, 외부로부터 인가되는 모드 설정 명령 신호를 디코딩하여 모드 설정 신호를 발생하는 명령어 디코더;
    상기 모드 설정 동작시에 상기 모드 설정 신호에 응답하여 외부로부터 인가되는 모드 설정 코드 신호를 입력하여 초기화 신호를 발생하는 모드 설정기; 및
    상기 오토 리프레쉬 모드 제어신호의 상태 천이를 검출하거나, 상기 초기화 신호를 검출하면 리셋 신호를 발생하는 리셋 신호 발생기를 추가적으로 구비하며,
    상기 리셋 신호에 응답하여 상기 리프레쉬 어드레스를 리셋하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  5. 제2항에 있어서, 상기 카운팅 제어신호 발생기는
    상기 오토 리프레쉬 모드 제어신호에 응답하여 오토 리프레쉬 신호를 전송하는 전송회로;
    상기 전송회로의 출력신호에 응답하여 카운팅 동작을 수행하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하는 카운터; 및
    상기 카운터의 출력신호가 상기 소정수가 되는 것을 검출하여 상기 카운팅 제어신호를 발생하는 검출기를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 뱅크 어드레스 디코더는
    상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스를 디코딩하여 상기 복 수개의 뱅크 선택신호들중의 적어도 하나이상의 뱅크 선택신호를 활성화하는 디코더; 및
    상기 제2오토 리프레쉬 동작시에 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 제1리셋 회로를 구비하는 것을 특징으로 동적 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 소정수는
    상기 복수개의 메모리 셀 어레이 뱅크가 n개인 경우에 n으로 설정되는 것을 특징으로 하는 동적 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 디코더는
    상기 제1오토 리프레쉬 동작시에 복수 비트로 이루어진 상기 뱅크 어드레스중의 적어도 하나이상의 비트의 레벨을 고정하는 제2리셋 회로를 추가적으로 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 소정수는
    상기 제1오토 리프레쉬 동작시에 상기 복수개의 메모리 셀 어레이 뱅크가 n개이고, 상기 복수 비트로 이루어진 상기 뱅크 어드레스중의 k비트의 레벨을 고정하면 n/2k으로 설정되는 것을 특징으로 하는 동적 반도체 메모리 장치.
  10. 제2항에 있어서, 상기 리프레쉬 어드레스 발생기는
    상기 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 카운팅 제어신호를 선택하여 출력하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호를 선택하여 출력하는 선택회로; 및
    상기 선택회로로부터 출력되는 신호에 응답하여 카운팅 동작을 수행하여 상기 리프레쉬 어드레스를 발생하는 카운터를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치.
  11. 복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들을 구비하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법에 있어서,
    외부로부터 인가되는 오토 리프레쉬 명령 신호, 오토 리프레쉬 모드 제어신호, 및 뱅크 어드레스가 인가되고, 상기 오토 리프레쉬 모드 제어신호가 제1상태이면 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 카운팅 제어신호를 발생하고, 상기 카운팅 제어신호에 응답하여 리프레쉬 어드레스를 발생하고, 상기 뱅크 어드레스에 대응되는 적어도 하나의 메모리 셀 어레이 뱅크를 활성화하여 제1오토 리프레쉬 동작을 수행하는 제1오토 리프레쉬 동작 단계; 및
    상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호가 인가되고 상기 오토 리프레쉬 모드 제어신호가 제2상태이면 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고, 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하는 제2오토 리프레쉬 동작 단계를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  12. 제11항에 있어서, 상기 제1오토 리프레쉬 동작 단계는
    상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 상기 카운팅 제어신호를 발생하는 카운팅 제어신호 발생단계;
    상기 제1오토 리프레쉬 동작시에 상기 카운팅 제어신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 발생단계; 및
    상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스에 응답하여 복수개의 뱅크 선택신호들중 적어도 하나의 뱅크 선택신호를 활성화하는 뱅크 선택신호 발생단계를 구비하고,
    상기 적어도 하나의 뱅크 선택신호의 활성화에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 대응되는 적어도 하나의 메모리 셀 어레이 뱅크의 워드 라인이 상기 리프레쉬 어드레스에 응답하여 선택됨에 의해서 상기 제1오토 리프레쉬 동작을 수행하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  13. 제11항에 있어서, 상기 제2오토 리프레쉬 동작 단계는
    상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 카운팅 단계; 및
    상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 복수개의 뱅크 선택신호들을 동시에 활성화하는 뱅크 선택신호 발생단계를 구비하며,
    상기 복수개의 뱅크 선택신호들이 동시에 활성화됨에 의해서 상기 복수개의 메모리 셀 어레이 뱅크들의 동일 워드 라인이 상기 리프레쉬 어드레스에 응답하여 선택됨에 의해서 상기 제2오토 리프레쉬 동작을 수행하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  14. 제11항에 있어서, 상기 오토 리프레쉬 방법은
    복수개의 뱅크 선택신호들 각각에 응답하여 리프레쉬 어드레스를 디코딩하여 상기 복수개의 메모리 셀 어레이 뱅크들 각각의 상기 복수개의 워드 라인드중의 적어도 하나의 워드 라인을 활성화하는 리프레쉬 어드레스 디코딩 단계를 추가적으로 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  15. 제13항에 있어서, 상기 오토 리프레쉬 방법은
    상기 오토 리프레쉬 명령 신호를 디코딩하여 오토 리프레쉬 신호를 발생하고, 외부로부터 인가되는 명령 신호를 디코딩하여 모드 설정 신호를 발생하는 명령 신호 디코딩 단계;
    상기 모드 설정 동작시에 상기 모드 설정 신호에 응답하여 외부로부터 인가되는 모드 설정 코드 신호를 입력하여 초기화 신호를 발생하는 단계; 및
    상기 오토 리프레쉬 모드 제어신호의 상태 천이를 검출하거나, 상기 초기화 신호를 검출하면 리셋 신호를 발생하는 리셋 신호 발생 단계를 추가적으로 구비하며,
    상기 리셋 신호에 응답하여 상기 리프레쉬 어드레스를 리셋하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  16. 제12항에 있어서, 상기 카운팅 제어신호 발생단계는
    상기 오토 리프레쉬 모드 제어신호에 응답하여 오토 리프레쉬 신호를 전송하는 오토 리프레쉬 신호 전송 단계;
    상기 오토 리프레쉬 신호에 응답하여 카운팅 동작을 수행하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하는 카운팅 단계; 및
    상기 카운팅 단계에서 카운팅된 수가 상기 소정수가 되는 것을 검출하여 상기 카운팅 제어신호를 발생하는 검출단계를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  17. 제16항에 있어서, 상기 소정수는
    상기 복수개의 메모리 셀 어레이 뱅크가 n개인 경우에 n으로 설정되는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  18. 제16항에 있어서, 상기 소정수는
    상기 제1오토 리프레쉬 동작시에 상기 복수개의 메모리 셀 어레이 뱅크가 n개이고, 복수 비트로 이루어진 상기 뱅크 어드레스중의 k비트의 레벨을 고정하면 n/2k으로 설정되는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  19. 제12항에 있어서, 상기 리프레쉬 어드레스 발생단계는
    상기 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 카운팅 제어신호를 선택하여 출력하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호를 선택하여 출력하는 선택단계; 및
    상기 선택단계에서 선택된 신호에 응답하여 카운팅 동작을 수행하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 출력단계를 구비하는 것을 특징으로 하는 동적 반도체 메모리 장치의 오토 리프레쉬 방법.
  20. 제1오토 리프레쉬 동작을 위한 오토 리프레쉬 명령 신호, 오토 리프레쉬 모드 제어신호, 및 뱅크 어드레스를 발생하고, 제2오토 리프레쉬 동작을 위한 상기 오토 리프레쉬 명령 신호, 및 상기 오토 리프레쉬 모드 제어신호를 발생하는 메모리 제어부; 및
    복수개의 워드 라인들과 복수개의 비트 라인들 각각의 사이에 연결된 복수개의 메모리 셀들을 각각 구비하는 복수개의 메모리 셀 어레이 뱅크들, 및 상기 오토 리프레쉬 모드 제어신호의 제1상태에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 소정수가 되면 카운팅 제어신호를 발생하고 상기 카운팅 제어신호에 응답하여 카운팅하여 리프레쉬 어드레스를 발생하고 상기 뱅크 어드레스에 응답하여 상기 복수개의 메모리 셀 어레이 뱅크들중 적어도 하나의 뱅크를 활성화하여 제1오토 리프레쉬 동작을 수행하게 하거나, 상기 오토 리프레쉬 모드 제어신호의 제2상태에 응답하여 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고 상기 복수개의 메모리 셀 어레이 뱅크들을 동시에 활성화하여 제2오토 리프레쉬 동작을 수행하도록 하는 리프레쉬 제어부를 구비하는 동적 반도체 메모리 장치를 구비하는 것을 특징으로 하는 메모리 시스템.
  21. 제20항에 있어서, 상기 리프레쉬 제어부는
    상기 제1오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 오토 리프레쉬 모드 제어신호에 응답하여 상기 오토 리프레쉬 명령 신호의 인가 횟수를 카운팅하여 상기 소정수가 되면 상기 카운팅 제어신호를 발생하는 카운팅 제어신호 발생기;
    상기 제1오토 리프레쉬 동작시에 상기 카운팅 제어신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호에 응답하여 카운팅하여 상기 리프레쉬 어드레스를 발생하는 리프레쉬 어드레스 발생기; 및
    상기 제1오토 리프레쉬 동작시에 상기 뱅크 어드레스에 응답하여 복수개의 뱅크 선택신호들중 적어도 하나의 뱅크 선택신호를 활성화하고, 상기 제2오토 리프레쉬 동작시에 상기 오토 리프레쉬 명령 신호 및 상기 오토 리프레쉬 모드 제어신호에 응답하여 상기 복수개의 뱅크 선택신호들을 동시에 활성화하는 뱅크 어드레스 디코더를 구비하며,
    상기 복수개의 메모리 셀 어레이 뱅크들 각각은 상기 복수개의 뱅크 선택신호들 각각의 활성화에 응답하여 상기 리프레쉬 어드레스에 대응하는 상기 워드 라인이 선택됨에 의해서 상기 제1오토 리프레쉬 동작 또는 제2오토 리프레쉬 동작을 수행하는 것을 특징으로 하는 메모리 시스템.
KR1020060049427A 2006-06-01 2006-06-01 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템 KR100843708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060049427A KR100843708B1 (ko) 2006-06-01 2006-06-01 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049427A KR100843708B1 (ko) 2006-06-01 2006-06-01 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템

Publications (2)

Publication Number Publication Date
KR20070115260A KR20070115260A (ko) 2007-12-06
KR100843708B1 true KR100843708B1 (ko) 2008-07-04

Family

ID=39141745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049427A KR100843708B1 (ko) 2006-06-01 2006-06-01 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템

Country Status (1)

Country Link
KR (1) KR100843708B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909630B1 (ko) 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
KR100980403B1 (ko) 2008-09-10 2010-09-07 주식회사 하이닉스반도체 오토리프레쉬 제어회로 및 이를 이용하는 반도체 메모리 장치
US11024352B2 (en) 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
KR102223007B1 (ko) 2014-07-28 2021-03-04 삼성전자주식회사 반도체 메모리 장치, 이의 리프레쉬 방법 및 반도체 메모리 장치의 리프레쉬 카운터
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016197A (ko) * 1996-08-27 1998-05-25 문정환 반도체 메모리소자의 리프레시 제어회로
KR20050046427A (ko) * 2003-11-14 2005-05-18 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016197A (ko) * 1996-08-27 1998-05-25 문정환 반도체 메모리소자의 리프레시 제어회로
KR20050046427A (ko) * 2003-11-14 2005-05-18 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20070115260A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100653688B1 (ko) 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
US9646672B1 (en) Memory device and method of refreshing the same
US7379369B2 (en) Semiconductor device
US7064998B2 (en) Semiconductor memory
US20040156249A1 (en) Self-refresh apparatus and method
US7394711B2 (en) Multi-port semiconductor memory device and method for accessing and refreshing the same
US7362639B2 (en) Semiconductor memory device and refresh control method
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US7099208B2 (en) Semiconductor memory automatically carrying out refresh operation
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR100843708B1 (ko) 동적 반도체 메모리 장치, 이 장치의 오토 리프레쉬 방법,및 이 장치를 구비한 시스템
KR100642759B1 (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
CN114974348A (zh) 存储装置及其操作方法
US7330391B2 (en) Memory having directed auto-refresh
KR20060071435A (ko) 디램의 부분 리프레시 방법 및 장치
KR20170098540A (ko) 리프레쉬 제어 장치
US8315118B2 (en) Precharge method of semiconductor memory device and semiconductor memory device using the same
US20060044912A1 (en) Method and apparatus for refreshing memory device
CN112420098A (zh) 使用降低的功率的存储器刷新操作
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
US6845056B2 (en) Semiconductor memory device with reduced power consumption
US7113439B2 (en) Refresh methods for RAM cells featuring high speed access

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee