KR100842926B1 - 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조 - Google Patents

반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조 Download PDF

Info

Publication number
KR100842926B1
KR100842926B1 KR1020070047654A KR20070047654A KR100842926B1 KR 100842926 B1 KR100842926 B1 KR 100842926B1 KR 1020070047654 A KR1020070047654 A KR 1020070047654A KR 20070047654 A KR20070047654 A KR 20070047654A KR 100842926 B1 KR100842926 B1 KR 100842926B1
Authority
KR
South Korea
Prior art keywords
curl
pcb
semiconductor package
compound
connection structure
Prior art date
Application number
KR1020070047654A
Other languages
English (en)
Inventor
박성열
Original Assignee
미크론정공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론정공 주식회사 filed Critical 미크론정공 주식회사
Priority to KR1020070047654A priority Critical patent/KR100842926B1/ko
Application granted granted Critical
Publication of KR100842926B1 publication Critical patent/KR100842926B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조가 제공된다. 본 발명의 실시예에 따른 PCB와 컬의 연결구조는 반도체 칩 몰딩용 컴파운드로 상기 반도체 칩을 몰딩하여 반도체 패키지를 제조하는 반도체 패키지 몰딩 장치에서 PCB와 컬의 연결 구조에 있어서, 상기 반도체 패키지가 탑재되고, 상기 반도체 패키지와 소정의 간격을 가지고 가장자리에 슬롯이 형성된 PCB(Printed Circuit Board); 상기 슬롯을 채우는 받침부; 및 상기 컴파운드를 공급받고, 공급받은 상기 컴파운드가 상기 반도체 패키지에 흘러가도록 게이트가 형성되며, 상기 반도체 패키지와 소정의 간격을 가지는 PCB 영역과 상기 받침부에 놓여지는 컬을 포함한다.
PCB, 반도체 패키지, 몰드, 몰딩, 게이트, 컬

Description

반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조{Connection structure between PCB and Cull in molding apparatus of semiconductor package}
도 1은 종래의 PCB와 컬 사이의 연결 구조를 도시한 평면도 및 사시도이다.
도 2a, 도 2b, 도 2c는 도 1에서 디컬링에 의해 PCB와 컬이 분리될 때의 모습을 순서대로 나타내는 도면이다.
도 3은 종래의 PCB에서 컬이 접촉하는 부분에 금을 입힌 PCB를 도시한 사시도이다.
도 4는 본 발명의 일 실시예에 따른 PCB에서 컬이 놓여지는 지역에 슬롯이 형성된 PCB를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 PCB와 컬 사이의 연결 구조를 도시한 도면이다.
도 6a, 도 6b, 도 6c는 본 발명의 일 실시예에 따른 디컬링에 의해 PCB와 컬이 분리될 때의 모습을 순서대로 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
110: PCB
112: 게이트
114: 슬롯
120: 반도체 패키지
130: 컬
132: 런너
140: 디컬링
150: 받침부
본 발명은 반도체 패키지 몰딩 장치에 있어서 PCB(Printed Circuit Board)와 컬의 연결 구조에 관한 것으로, 보다 상세하게는 PCB의 가장자리에 형성된 슬롯에 받침부를 삽입하고, PCB와 받침부 위에 컬이 접촉하도록 하여, 컬과 PCB의 접촉 면적을 줄여 PCB와 컬 사이의 분리를 용이하게 하는 것에 관한 것이다.
일반적으로 도체와 부도체의 중간적인 성격을 갖는 성질을 이용하여 전기적 신호를 제어, 증폭, 기억 등을 할 수 있도록 하는 반도체는 표면을 외부의 습기 및 불순물로부터 보호하고 접합부에서 발생하는 열을 효과적으로 발산시키기 위해 금속, 세라믹, 플라스틱 등으로 이루어진 용기에 COB(Chip On Board) 타입으로 내장되는데, 이를 통상 반도체 패키지(package)라고 한다.
반도체 패키지는 리드 프레임, 인쇄회로기판(PCB), 회로필름 등의 부재로 다양한 구조로 제조되는데, 본딩 공정, 와이어 공정, 몰딩 공정 등에 의해 제조된다.
먼저, 본딩 공정에서 칩 탑재영역인 리드 프레임에 트랜지스터 및 커패시터 등과 같은 고집적회로가 형성된 반도체 칩을 실장한다. 와이어 공정에서는 반도체 칩의 본딩패드와 부재의 본딩 영역 사이를 와이어로 결선하여 외부 접속단자가 전기적으로 통전되도록 한다. 다음, 몰딩 공정에서는 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 에폭시 몰딩 컴파운드(EMC) 등과 같은 성형 수지(이하, 컴파운드라고 칭하기로 한다)를 이용해 반도체 패키지의 외관을 몰딩하게 된다.
몰딩 공정은 몰딩 장치의 하형에 올려져 고정되는 몰드 블럭을 사용하게 되는데, 몰드 블럭의 양쪽에는 와이어 본딩된 상태의 부재가 올려지는 다수의 캐비티가 정렬된 상태로 형성되어 있고, 상기 부재에 형성된 게이트에 컴파운드를 공급받아 캐피티로 컴파운드를 공급하는 컬이 연결된다. 더욱 상세하게는, 몰딩 장치의 상형쪽에 형성된 포트에 의해 컴파운드가 컬에 공급되고, 이를 플랜저로 가압함으로써 컬과 게이트 사이에 형성된 컴파운드의 이동 통로인 런너를 따라 컴파운드가 캐비티로 흘러 들어간 후 고화되어 부재의 몰딩 영역을 몰딩하게 된다.
도 1은 종래의 PCB와 컬 사이의 연결 구조를 도시한 평면도 및 사시도이고, 도 2a, 도 2b, 도 2c는 도 1에서 디컬링에 의해 PCB와 컬이 분리될 때의 모습을 순서대로 나타내는 도면이다.
도 1에 도시된 바와 같이 PCB(10)에 반도체 패키지(20)가 탑재된 부분의 일측의 PCB 지역(12)에 컴파운드를 공급받는 컬(30)이 놓여지게 되는데, 컴파운드가 컬(30)을 통해 공급됨에 따라서 PCB(10)와 컬(30)이 접촉하는 부분이 컴파운드에 의해 서로 교착하게 된다.
이때, 반도체 패키지(20)에 몰딩 작업이 끝난 후, 도 2와 같이 컬(30)의 아 래에서 컬(30)을 밀어 올리는 디컬링(deculling)(40)에 의해 PCB(10)와 컬(30)을 분리한다. 도 2a는 디컬링(40)이 컬(30)과 접촉하지 않을 때, 도 2b는 디컬링(40)이 상승하여 컬(30)과 접촉할 때, 도 2c는 디컬링(40)이 더 상승하여 컬(30)을 PCB(10)와 분리시킬 때의 도면을 각각 나타낸다. 또는, 지그(미도시) 등을 이용해서 컬(30)을 고정시키고 PCB(10)를 잡아 꺽는 방법(버터플라이 타입 디컬링 방법이라고도 함)과, 사람이 직접 컬(30)을 잡아 당기는 방법을 사용하여 PCB(10)와 컬(30)을 분리하기도 한다.
종래에는 PCB(10)와 접촉하는 컬(30)의 단면적이 크기 때문에 전술한 방법으로 PCB(10)와 컬(30)을 분리하는 경우, PCB(10)와 접촉하는 컬의 일부(14)가 부러져 남거나 PCB(10)가 들뜨거나 또는 깨지는 문제점이 발생하였다.
이러한 문제점을 해결하기 위해 PCB(10)의 컬(30)이 접촉하는 부분에 금을 입히는 골드 플레이팅(Gold plating)(50)을 하였다.
도 3은 종래의 PCB의 컬(30)이 접촉하는 부분에 골드 플레이팅을 한 PCB를 도시한 사시도이다.
도 3에서는 도 1에 도시된 것과 비교하여 PCB(10)의 컬(30)이 접촉하는 부분에 골드 플레이팅(50)을 한 것만 제외하면 동일하다. 이때, 골드 플레이팅(50)을 함으로써 디컬링(40)에 의해 PCB(10)와 컬(30)을 분리할 때, 전술한 바와 같이 PCB(10)가 부러져 남는 등의 문제점은 해결할 수 있으나, 금(50)을 사용하기 때문에 금 도금에 따른 따른 제조 단가가 증가되는 문제점이 발생하였다.
본 발명은 상기한 문제점을 개선하기 위해 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 반도체 패키지의 몰딩 장치에 있어서 컬과 PCB 게이트 사이의 접촉부분의 단면적을 최소화 하도록 하여, 몰딩 공정 후 안전하게 컬과 PCB의 분리하도록 하고, 제조 단가를 줄이도록 하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조는 반도체 칩 몰딩용 컴파운드로 상기 반도체 칩을 몰딩하여 반도체 패키지를 제조하는 반도체 패키지 몰딩 장치에서 PCB와 컬의 연결 구조에 있어서, 상기 반도체 패키지가 탑재되고, 상기 반도체 패키지와 소정의 간격을 가지고 가장자리에 슬롯이 형성된 PCB(Printed Circuit Board); 상기 슬롯을 채우는 받침부; 및 상기 컴파운드를 공급받고, 공급받은 상기 컴파운드가 상기 반도체 패키지에 흘러가도록 게이트가 형성되며, 상기 반도체 패키지와 소정의 간격을 가지는 PCB 영역과 상기 받침부에 놓여지는 컬을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
이하, 본 발명의 실시예들에 의하여 반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조를 설명하기 위한 도면들을 참고하여 본 발명에 대해 설명하도록 한다.
먼저 설명에 앞서, 본 발명은 칩 탑재부인 리드 프레임, 회로 패턴, 반도체 회로기판 등의 부재로 구성되는 반도체 패키지에 있어서, 본딩 공정과, 와이어 공정을 거친 후, 반도체 칩 몰딩용 컴파운드로 반도체 칩을 몰딩하여 최종적으로 반도체 패키지를 제조하는 반도체 패키지 몰딩 장치에 있어서, 반도체 패키지를 포함하는 회로기판(PCB)과 반도체 패키지의 몰딩 영역에 컴파운드를 공급하는 컬 사이의 연결 구조에 관한 것이다.
반도체 패키지 몰딩 장치에 관한 자세한 내용은 공지의 내용으로, 이에 관한 설명은 생략하기로 하고, 본 발명의 핵심적인 내용인 반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조에 관해서 상술하기로 한다.
도 4는 본 발명의 일 실시예에 따른 PCB의 컬이 놓여지는 지역에 슬롯이 형성된 PCB를 나타내는 도면이고, 도 5는 본 발명의 일 실시예에 따른 PCB와 컬 사이의 연결 구조를 도시한 도면이다.
도 4에 도시된 바와 같이 PCB(110)에는 본딩 공정, 와이어 공정을 마친 반도체 패키지(120)가 탑재되어 있다. PCB(110)의 반도체 패키지(120)가 놓여지는 일측에는 컬의 게이트(112)가 놓여지게 된다. 게이트(112)를 통해 컬(130)에서 공급되는 컴파운드가 반도체 패키지(120)로 흘러 들어가게 된다.
본 발명에 있어서는 도 5와 같이 반도체 패키지(120)와 소정의 간격을 가지고 PCB(110)의 가장자리에 슬롯(114)이 형성된다. 슬롯(114)에는 슬롯(114)을 채울 수 있는 받침부(150)를 설치하여 PCB(110)에 단차를 없애고, 받침부(150) 위에는 도 5와 같이 컬(130)이 놓여지게 된다. 슬롯(114)의 모양은 도면과 같이 사각형에 한정되지 않고 컬(114)을 받쳐서 위치시킬 수만 있으면 다양하게 변화시킬 수 있다. 그리고 슬롯(114)의 위치, 크기 및 개수도 반도체 패키지에 컴파운드를 공급하는 부분의 개수, 컬(130)의 형상, 컬(130)의 크기 및 위치 등에 따라서 다양하게 변화시킬 수 있음은 물론이다.
컬(130)은 외부로부터 컴파운드를 공급받고, 공급 받은 컴파운드를 게이트(112)를 통해 반도체 패키지(120)에 공급할 수 있도록 하는 통로인 런너(132)가 형성되어 있다. 포트(port)(미도시)에 의해 컬(130)의 중앙에 컴파운드가 공급되고, 포트(미도시)를 따라 상하 이동이 가능하게 설치된 플랜저(미도시)를 통해 컴파운드를 가압함으로써 컴파운드가 압착되어 런너(132)를 통해 흘러가게 되고, 런너(132)에서 반도체 패키지(120)로 컴파운드가 흘러 들어가게 되는 것이다.
컬(130)에서 런너(132)가 형성되며 컴파운드를 반도체 패키지(120)에 컴파운드를 공급하는 게이트(112)부분(도면의 4개의 다리 형상의 부분)은 PCB(110) 및 PCB(110)의 슬롯(114)을 채우는 받침부(150) 위에 놓여지게 된다. 도면에서는 컬(130)의 형상은 중앙에 컴파운드를 공급받는 부분이 있고, 이를 중심으로 컴파운드가 흘러들어가는 런너(132)가 형성된 4개의 다리 모양의 형상으로 형성되어 있으나, 이에 한정되지 않고 다양하게 변화시킬 수 있음은 물론이다. 컬(130)은 지그(미도시) 등에 의해 위치가 고정되고 몰드 공정 시 움직이지 않게 된다.
도 5를 참조하면, 런너(132)가 형성되며 컴파운드를 반도체 패키지(120)에 공급하는 컬(130)의 다리 부분은 슬롯(114)을 채우는 받침부(150)에 의해 대부분 받침부(150) 위에 놓여지게 되고, 상대적으로 적은 면적의 부분이 PCB(110) 위에 놓여지게 된다.
이에 반하여, 종래에는 전술한 바와 같이 받침부(150)에 해당하는 위치가 PCB(110)로 채워지기 때문에 PCB(110)와 컬(130)이 접촉하는 단면적이 컸다. 따라서 컬(130)을 통해 컴파운드가 흘러들어갈 때 PCB(110)와 컬(130)이 접촉하는 상대적으로 넓은 면적에 대하여 교착되었다.
그러나, 본 발명에 있어서는 PCB(110)에 슬롯(114)을 가공하고 이를 받침부(150)로 채웠기 때문에, 컬(130)이 놓여지는 면적은 종래와 동일하게 하되, 컬(130)과 PCB(110) 사이의 접촉하는 면적은 아주 작게 줄일 수 가 있다. 따라서, PCB(110)와 컬(130)이 사이 에 컴파운드가 교착되는 면적도 줄일 수가 있다.
도 6a, 도 6b, 도 6c는 본 발명의 일 실시예에 따른 디컬링에 의해 PCB와 컬이 분리될 때의 모습을 순서대로 나타내는 도면이다.
반도체 패키지 몰딩 장치에서 컬(130)을 통하여 반도체 패키지(120)에 몰딩 작업이 끝난 후 PCB(110)로부터 컬(130)을 분리시키게 된다. 이때, 도면과 같이 컬(130)의 아래에서 컬(130)을 밀어 올려 PCB(110)로부터 컬(130)을 분리시키는 디컬링(140)을 사용한다.
도 6a는 디컬링(140)과 컬(130)이 접촉하지 않고 떨어져 있을 때, 도 6b는 디컬링(140)이 상승하여 컬(130)과 접촉하는 경우, 도 6c는 디컬링(140)이 더욱 상승하여 컬(130)을 밀어 올려 컬(130)과 PCB(110)가 분리될 때를 각각 도시한다.
이때, 받침부(150)와 컬(130) 사이에도 컴파운드가 교착된 부분이 있을 수 있으나, 본 발명에 있어서는 받침부(150)를 설치함으로써 PCB(110)와 컬(130) 사이에 컴파운드가 교착되는 부분의 면적을 줄일 수 있다. 이는 도 5에서 잘 나타나 있다. 따라서, 디컬링(140)이 상승하여 컬(130)을 밀어 올렸을 때, 게이트(112)가 부러져 남거나 PCB(110)가 들뜨거나 또는 깨지는 문제가 발생함이 없이 쉽게 PCB(110)와 컬(130)을 분리시킬 수 있다. 받침부(150)와 접하는 컬(130) 사이에도 컴파운드가 교착된 부분이 있으나 받침부(150)는 PCB(110)의 슬롯(114)을 채우는 부재로 PCB(110)와의 분리가 용이하고, 이후 컬(130)로부터 제거될 수 있기 때문이다.
또는, PCB(110)와 컬(130)을 분리시키기 위해 전술한 바와 같이 지그(미도시) 등을 이용해서 컬(130)을 고정시키고 PCB(110)를 잡아 꺽는 방법(버터플라이 타입 디컬링 방법이라고도 함)과, 사람이 직접 컬(130)을 잡아 당기는 방법을 사용하기도 한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같은 본 발명의 반도체 패키지 몰딩 장치에 있어서 PCB와 컬의 연결 구조에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, PCB와 컬의 접촉부분의 단면적을 최소화 하도록 하여 PCB와 컬의 분리시 게이트가 부러져 남거나 PCB가 들뜨거나 깨지는 것을 방지할 수 있다는 장점이 있다.
둘째, PCB에 골드 플레이팅을 하지 않고서도 PCB와 컬을 안전하게 분리할 수 있어서 제조 단가를 줄일 수 있다는 장점도 있다.

Claims (4)

  1. 반도체 칩 몰딩용 컴파운드로 상기 반도체 칩을 몰딩하여 반도체 패키지를 제조하는 반도체 패키지 몰딩 장치에서 PCB와 컬의 연결 구조에 있어서,
    상기 반도체 패키지가 탑재되고, 상기 반도체 패키지와 소정의 간격을 가지고 가장자리에 슬롯이 형성된 PCB(Printed Circuit Board);
    상기 슬롯을 채우는 받침부; 및
    상기 컴파운드를 공급받고, 공급받은 상기 컴파운드가 상기 반도체 패키지에 흘러가도록 게이트가 형성되며, 상기 반도체 패키지와 소정의 간격을 가지는 PCB 영역과 상기 받침부에 놓여지는 컬을 포함하는 PCB와 컬의 연결 구조.
  2. 제 1 항에 있어서,
    상기 컬과 상기 받침부의 접촉면적을 넓혀 상기 컬과 상기 PCB 영역 사이의 접촉면적을 최소화하는 PCB와 컬의 연결 구조.
  3. 제 1 항에 있어서,
    상기 컬의 아래에서 상기 컬을 밀어 올려 상기 PCB와 상기 받침부로부터 상기 컬을 분리시키는 디컬링을 더 포함하는 PCB와 컬의 연결 구조.
  4. 제 1 항에 있어서,
    상기 컬을 붙잡아 고정시키고, 상기 PCB를 꺽어서 상기 PCB와 상기 받침부로부터 상기 컬을 분리시키는 PCB와 컬의 연결 구조.
KR1020070047654A 2007-05-16 2007-05-16 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조 KR100842926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047654A KR100842926B1 (ko) 2007-05-16 2007-05-16 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047654A KR100842926B1 (ko) 2007-05-16 2007-05-16 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조

Publications (1)

Publication Number Publication Date
KR100842926B1 true KR100842926B1 (ko) 2008-07-02

Family

ID=39823455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047654A KR100842926B1 (ko) 2007-05-16 2007-05-16 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조

Country Status (1)

Country Link
KR (1) KR100842926B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010056U (ko) * 1996-07-09 1998-04-30 이찬주 Pcb기판에 장착되는 커넥터 핀의 구조
KR20000045085A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 자동몰딩시스템의 출력이송장치용 컬 그리퍼 장치
KR20010075957A (ko) * 2000-01-21 2001-08-11 윤종용 반도체 패키지 제조용 몰드 금형장치
KR20020030341A (ko) * 2000-10-17 2002-04-25 마이클 디. 오브라이언 반도체 패키지 제조용 몰드블럭
KR20070035725A (ko) * 2005-09-28 2007-04-02 삼성전자주식회사 2단 게이트 구조를 갖는 몰딩용 다이

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010056U (ko) * 1996-07-09 1998-04-30 이찬주 Pcb기판에 장착되는 커넥터 핀의 구조
KR20000045085A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 자동몰딩시스템의 출력이송장치용 컬 그리퍼 장치
KR20010075957A (ko) * 2000-01-21 2001-08-11 윤종용 반도체 패키지 제조용 몰드 금형장치
KR20020030341A (ko) * 2000-10-17 2002-04-25 마이클 디. 오브라이언 반도체 패키지 제조용 몰드블럭
KR20070035725A (ko) * 2005-09-28 2007-04-02 삼성전자주식회사 2단 게이트 구조를 갖는 몰딩용 다이

Similar Documents

Publication Publication Date Title
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US7727817B2 (en) Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit
US7378301B2 (en) Method for molding a small form factor digital memory card
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JPH0645518A (ja) パワー半導体装置
KR970067788A (ko) 반도체장치와 그 제조방법 및 기판프레임
JP2000068397A (ja) 半導体装置用パッケージ及びその製造方法
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US5793613A (en) Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JPH07169883A (ja) プラスチックパッケージ内のヒートシンクとして機能する基台
KR100842926B1 (ko) 반도체 패키지 몰딩 장치에 있어서 pcb와 컬의 연결구조
JP4331993B2 (ja) 電力用半導体装置
US7122402B2 (en) Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
JPH0936155A (ja) 半導体装置の製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
EP0782184A1 (en) Heat dissipating and supporting structure for a package
JP3304065B2 (ja) 電子基板の製造方法
JP3495566B2 (ja) 半導体装置
JP2001024012A (ja) モールド成型パッケージ及びその製造方法
JPS62142338A (ja) 半導体装置用パツケ−ジ
KR100907326B1 (ko) 반도체 패키지 몰딩 장치
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
JP2862585B2 (ja) 樹脂封止型半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee