KR100839810B1 - 유전체막의 제조방법 및 콘덴서 - Google Patents

유전체막의 제조방법 및 콘덴서 Download PDF

Info

Publication number
KR100839810B1
KR100839810B1 KR1020060071178A KR20060071178A KR100839810B1 KR 100839810 B1 KR100839810 B1 KR 100839810B1 KR 1020060071178 A KR1020060071178 A KR 1020060071178A KR 20060071178 A KR20060071178 A KR 20060071178A KR 100839810 B1 KR100839810 B1 KR 100839810B1
Authority
KR
South Korea
Prior art keywords
dielectric film
dielectric
precursor layer
electrode
film
Prior art date
Application number
KR1020060071178A
Other languages
English (en)
Other versions
KR20070015045A (ko
Inventor
기요시 우치다
겐지 호리노
히토시 사이타
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070015045A publication Critical patent/KR20070015045A/ko
Application granted granted Critical
Publication of KR100839810B1 publication Critical patent/KR100839810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체막과, 이것을 사이에 두고 대향하도록 설치된 제 1 전극 및 제 2 전극을 구비하고, 유전체막이 격자 정수에 기초하여 산출되는 이론 밀도의 72%를 초과하는 밀도를 갖고, 제 1 전극 및 제 2 전극 중 적어도 한쪽이 Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 콘덴서이다.
유전체막, 콘덴서, 격자 상수, 전구체층, 어닐 공정, 감압 분위기

Description

유전체막의 제조방법 및 콘덴서{Method of manufacturing the dielectric film and condenser}
도 1은 본 발명에 따른 콘덴서의 일 실시예를 도시하는 단면도.
도 2는 AFM에 의해 얻어지는 유전체막의 단면상의 예를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 유전체막 2, 3 : 전극
100 : 콘덴서
본 발명은, 유전체막의 제조방법 및 콘덴서에 관한 것이다.
최근, Ni 호일이나 Cu 호일의 위에 형성된 유전체 박막(薄膜)을 구비하는, 소위 박막 콘덴서에 관해서 왕성하게 연구되고 있다(일본 특허공개공보 제2005-39282호, J.T.Dawley and P.G.Clem, Applied Physics Letters, 2002년, Vol.81, No.16, p.3028). 유전체 박막용 유전체 재료로서는, 티타늄산 바륨스트론튬((Ba, Sr) TiO3,「BST」라고 약기)나 티타늄산 지르콘산아연((Pb, Zr) TiO3,「PZT」라고 약기) 등의 금속산화물의 재료가 주로 사용되고 있다. 이들 금속산화물은 산화성 분위기에서 성막 또는 열처리함으로써, 고유전율을 발현하는 것이 알려져 있다. 유전율을 높게 함으로써, 정전용량이 큰 콘덴서를 얻을 수 있다.
그렇지만, Ni나 Cu와 같은 산화를 받기 쉬운 금속을 전극으로서 사용하는 경우, 산화성 분위기하에서 열처리하면, 이들 금속이 산화되어 전극으로서 기능하지 않는다고 하는 문제가 있었다. 그래서, 종래, 수소나 일산화탄소 등을 포함하는 환원 분위기하에서 열처리하여 유전체막을 형성하는 방법이 행하여졌지만, 이 방법으로는 충분히 높은 유전율을 갖는 유전체막을 박막으로서 얻을 수 없었다. 또한, 종래의 유전체막을 사용한 콘덴서는 리크 전류가 크다고 하는 문제도 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 충분히 높은 유전율을 발현 가능한 유전체막을 구비한 콘덴서를 제공하는 것을 목적으로 한다. 또한, 본 발명의 다른 목적은 유전체막을 충분히 높은 유전율이 발현되도록 금속층의 산화를 충분히 억제하면서 제조하는 것이 가능한 유전체막의 제조방법을 제공하는 것이다.
본 발명자 등은 상기 과제를 해결하기 위해서 예의 검토하여, 유전체막의 밀도가 유전율에 크게 영향을 미치는 것을 발견하였다. 그리고, 이 지견에 기초하여 더욱 검토를 거듭한 결과, 본 발명의 완성에 도달하였다.
즉, 본 발명의 콘덴서는 유전체막과, 이것을 사이에 두고 대향하도록 설치된 제 1 전극 및 제 2 전극을 구비하고, 유전체막이 격자 정수에 기초하여 산출되는 이론 밀도의 72%를 초과하는 밀도를 갖고, 제 1 전극 및 제 2 전극 중 적어도 한쪽이, Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 것이다.
본 발명의 콘덴서는 유전체막이 상기 특정한 밀도를 갖는 것에 의해, 유전체막이 충분히 높은 유전율을 갖는 동시에, 리크 전류가 충분히 낮은 것이 되었다. 또한, Cu, Ni, Al, 스테인레스강 및 인코넬은 저가이며, 백금 등의 귀금속을 사용하는 경우와 비교하여 더욱 저비용의 콘덴서를 얻을 수 있다.
상기 유전체막은 평균 입경이 40nm를 초과하는 입자로 이루어지는 것이 바람직하다. 이것에 의해, 고유전율 및 리크 전류의 점에서 본 발명의 효과를 더욱 현저한 것으로 할 수 있다. 또한, 유전체막은 평균 입경이 150nm 미만의 입자로 이루어지는 것이 더욱 바람직하다. 이것에 의해, 특히 리크 전류 억제의 점에서 더욱 우수한 콘덴서를 얻을 수 있다.
유전체막은 티타늄산 바륨, 티타늄산 스트론튬 및 티타늄산 바륨스트론튬으로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물을 함유하는 것이 바람직하다. 이들 금속산화물을 사용함으로써, 유전체막이 박막인 경우에도, 충분히 높은 유전율을 얻을 수 있다.
본 발명의 유전체막의 제조방법은 금속층상에 유전체를 포함하는 전구체층을 형성시키는 전구체층 형성 공정과, 전구체층을 가열하여 전구체층 중의 상기 유전체를 결정화시킴으로써 유전체막을 형성시키는 어닐 공정을 구비하고, 어닐 공정의 적어도 일부에서, 전리 진공계로 측정되는 압력이 1×10-9 내지 1×103Pa인 감압 분위기하에서 전구체층을 550 내지 1000℃로 가열하는 것이다.
종래, 금속산화물 등의 유전체의 열처리에 의해 높은 유전율을 얻기 위해서는, 산화 분위기하에서의 열처리가 필요하다고 생각되었다. 이것에 대하여, 본 발명에 의하면, 어닐 공정을 상기 특정 압력의 감압 분위기하에서 행함으로써, 유전체막을, 충분히 높은 유전율이 발현되도록 금속층의 산화를 충분히 억제하면서 제조하는 것이 가능해졌다. 본 발명의 제조방법에 의하면, 상기 본 발명의 콘덴서가 구비하는 상기 특정 범위의 밀도를 갖는 유전체막을 적절하게 얻을 수 있고, 이것에 의해 상기 효과를 얻을 수 있는 것으로 본 발명자 등은 추찰하고 있다.
상기 금속층은 Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 것이 바람직하다. 이들 금속은 저가이며 산화되기 쉬운데, 본 발명의 제조방법에 의하면, 이들 금속을 사용한 경우에도 그 산화를 충분히 억제하면서 높은 유전율을 발현 가능한 유전체막을 얻을 수 있다.
상기 금속층이 Cu로 이루어지고, 어닐 공정에 있어서, 전리 진공계로 측정되는 압력이 4×10-1 내지 8×10-1Pa인 감압 분위기하에서 전구체층을 가열하는 것이 더욱 바람직하다. 또는, 상기 금속층이 Ni로 이루어지고, 어닐 공정에 있어서, 전리 진공계로 측정되는 압력이 2×10-3 내지 8×10-1Pa인 감압 분위기하에서 전구체층을 가열하는 것이 더욱 바람직하다. 이것에 의해, 금속층 자체의 휘발을 충분히 억제하면서, 보다 효율적으로 높은 유전율의 유전체막을 형성시킬 수 있다.
적합한 실시예의 설명
이하, 본 발명의 적합한 실시예에 관해서 상세하게 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것이 아니다.
도 1은 본 발명에 따른 콘덴서의 일 실시예를 도시하는 단면도이다. 도 1에 도시하는 콘덴서(100)는 유전체막(1)과, 이것을 사이에 두고 대향하도록 설치된 제 1 전극(2) 및 복수의 제 2 전극(3)을 구비한다. 제 1 전극(2) 및 제 2 전극(3)이 대치하는 부분에 있어서, 콘덴서로서의 기능을 얻을 수 있다.
유전체막(1)은 격자 정수에 기초하여 산출되는 이론 밀도의 72%를 초과하는 밀도를 갖는다. 유전체막(1)의 밀도는 이론 밀도에 대하여 80% 이상인 것이 바람직하고, 85% 이상인 것이 더욱 바람직하다. 이 비율의 상한은 될 수 있는 한 높은 것이 바람직하지만, 통상 95% 정도이다. 유전체막(1)의 밀도는 예를 들면, 유전체막(1)의 단위 면적당 질량(질량 막 두께) 및 막 두께를 각각 정량하여, 식 : 밀도=(질량 막 두께)/(막 두께)에 의해 구할 수 있다. 질량 막 두께는 형광 X선 분석법 등의 방법으로 정량할 수 있고, 막 두께는 단면 SEM 관찰 등의 방법으로 정량할 수 있다.
유전체막(1)의 이론 밀도는 유전체막(1)의 격자 정수로부터 산출되는 단위 격자의 체적과, 유전체막(1)을 구성하는 화합물의 분자량(복수의 화합물을 포함하는 경우, 그들의 함유 비율을 감안하여 산출되는 평균 분자량)으로부터 구해진다. 유전체막(1)의 격자 정수는 예를 들면, XRD 측정으로 구할 수 있다.
유전체막(1)은 금속산화물 등의 유전체의 입자가 응집하여 형성되어 있다. 유전체막(1)의 평균 입경은 40nm를 초과하는 것이 바람직하고, 50nm 이상인 것이 더욱 바람직하다. 또한, 유전체막(1)의 평균 입경은 150nm 미만인 것이 바람직하고, 130nm 이하인 것이 더욱 바람직하다.
여기에서, 유전체막(1)의 상기 평균 입경은 유전체막(1) 표면의 원자간힘현미경(AFM) 측정에 기초하여 결정된다. 도 2는 AFM에 의해 얻어지는 유전체막의 단면상(斷面像)의 예를 도시하는 도면이다. 도 2에 있어서, 임의로 선택된 5개의 유전체 입자의 입경 r1, r2, r3, r4 및 r5의 평균치가 유전체막(1)의 평균 입경이 된다. 평균 입경을 구할 때에 선택하는 유전체 입자의 개수는 5개 이상으로 하는 것이 바람직하다. 개수의 상한에 관해서는 특별히 제한은 없지만, 통상 7 내지 10개 정도로 충분하다.
유전체막(1)은 소위 박막이다. 즉, 유전체막(1)은 유전체 박막이다. 유전체 박막은 유전체 재료를 진공증착, 스퍼터링 등의 물리적 기상성장법이나, 졸겔법 등의 화학용액법, 또는 MOCVD법 등의 화학적 기상성장법에 의해 성막할 수 있다. 유전체막(1)은 특히, 물리적 기상성장법에 의해 형성된 막인 것이 바람직하다. 유전체막(1)의 두께는 O.010 내지 1.5㎛인 것이 바람직하다.
유전체막(1)을 구성하는 유전체로서는, 티타늄산 바륨, 티타늄산 스트론튬, 티타늄산 바륨스트론튬, 티타늄산 지르콘산아연 등의 금속산화물이 적절하게 사용된다. 이들 중에서도, 유전체막(1)은 티타늄산 바륨, 티타늄산 스트론튬 및 티타 늄산 바륨스트론튬으로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물을 함유하는 것이 바람직하다.
제 1 전극(2) 및 제 2 전극(3)을 구성하는 재료는 콘덴서의 전극으로서 기능할 수 있을 정도의 도전성을 갖는 것이면, 특별히 제한없이 사용되지만, 제 1 전극(2) 및 제 2 전극(3) 중 적어도 한쪽이 Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 것이 바람직하고, Cu 또는 Ni를 함유하는 것이 더욱 바람직하다. 또한, 제 1 전극(2) 또는 제 2 전극(3)이 이들 이외의 금속을 함유하고 있어도 좋다. 예를 들면, 제 1 전극(2)이 이들 금속을 함유하는 경우, 제 2 전극(3)은 이들 이외의 금속, 예를 들면 Pt 등의 귀금속을 함유하는 것이어도 좋다.
콘덴서(100)는 예를 들면, 제 1 전극(2)으로서의 금속층상에 유전체막(1)을 형성하고, 유전체막(1)상에 제 2 전극(3)을 물리적 기상성장법 등에 의해 형성하는 방법에 의해 제조할 수 있다. 유전체막(1)은 예를 들면, 유전체를 물리적 기상성장법에 의해 전구체층을 형성시키는 전구체층 형성 공정과, 전구체층을 가열하여 전구체층 중의 유전체를 결정화시킴으로써 유전체막을 형성시키는 어닐 공정을 구비하고, 어닐 공정의 적어도 일부에서, 전리 진공계로 측정되는 압력이 1×10-9 내지 1×103Pa인 감압 분위기하에서 전구체층을 가열하는 유전체막의 제조방법에 의해, 적절하게 형성시킬 수 있다.
전구체층 형성 공정에서는, BST 등의 유전체로 이루어지는 전구체층을 형성 한다. 전구체층의 형성에는 예를 들면, 물리적 기상성장법을 사용할 수 있다. 이 때의 물리적 기상성장법으로서는 스퍼터링법이 특히 적절하게 사용된다. 성막 후의 전구체층에 있어서는 일반적으로, 유전체가 어몰퍼스의 상태에 있다.
어닐 공정에 있어서 성막 후의 전구체층을 1×10-9 내지 1×103Pa의 감압 분위기하에서 열처리함으로써, 높은 유전율을 갖는 유전체막(1)을 얻을 수 있다. 이러한 특정범위의 압력하에서 열처리를 행함으로써, Ni 호일 등의 금속층의 산화가 억제되는 동시에, 얻어지는 유전체막의 산소 공위 농도가 낮게 억제된다. 그 때문에, 어닐 공정 후에 유전체막을 재산소화하지 않고, 높은 유전율을 발현 가능한 유전체막이 얻어진다. 압력이 1×103Pa를 초과하면 금속층의 산화가 진행되는 등의 불량이 발생하는 경우가 있다. 금속층이 산화되면 유전체막의 높은 유전율이 발현되기 어려워지는 경향이 있다. 또한, 1×10-9Pa 미만의 압력하에서는 금속층의 증발이 생기기 쉬워지는 경향이 있다. 금속층이 증발하면, 리크 전류가 증대하는 경향이 있다. 또, 어닐 공정에 있어서의 열처리는 상기 압력 범위 외의 압력하에서 가열하는 과정을 부분적으로 포함하고 있어도 좋지만, 상기 압력 범위 내에서 적어도 1 내지 60분간 가열하는 과정을 포함하고 있는 것이 바람직하다.
어닐 공정에 있어서의 상기 압력은 일반적으로는, 1×10-5 내지 1×102Pa인 것이 바람직하고, 1×10-3 내지 10Pa인 것이 더욱 바람직하다. 특히, 금속층이 Cu 로 이루어지는 경우에는 상기 압력이 4×10-1 내지 8×10-1Pa인 것이 바람직하고, 금속층이 Ni로 이루어지는 경우에는 상기 압력이 2×10-3 내지 8×10-1Pa인 것이 바람직하다. 또한, 어닐 공정에 있어서는, 전구체층을 400 내지 1000℃로 가열하는 것이 바람직하고, 550 내지 1000℃로 가열하는 것이 보다 바람직하고, 600 내지 900℃로 가열하는 것이 더욱 바람직하다. 어닐 공정에 있어서의 가열 온도가 550℃ 미만이면, 이론밀도에 대하여 72%를 초과하는 밀도를 갖는 유전체막을 얻는 것이 곤란해지는 경향이 있다. 또한, 이 가열 온도가 높아지면 리크 전류가 증대하는 경향이 있다.
실시예
이하, 실시예 및 비교예를 들어 본 발명에 관해서 더욱 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것이 아니다.
어닐 공정을 감압 분위기하에서 행한 예
표면을 경면(鏡面) 연마한 하부 전극으로서의 Ni 호일 또는 구리 호일상에, 하기 조건의 스퍼터링법에 의해 전구체층으로서의 BST 박막을 성막하였다.
·기판(Ni 호일 또는 구리 호일) 온도 : 24℃
·입력전력 : 1.8W/㎠
·분위기 : Ar+O2(33용적%)
·성막시간 : 120분
·막 두께(목표치) : 600nm
이어서, 얻어진 BST 박막을, 전리진공계로 측정되는 압력(N2 환산치)이 표 1 또는 표 2에 나타내는 진공도인 감압 분위기하에서, 가열 온도(어닐 온도)를 Ni 호일의 경우에는 800℃, 구리 호일의 경우에는 750℃로 하여 30분간 가열함으로써, BST의 결정화가 진행된 유전체막을 형성시켰다(어닐 공정). 또, Ni 호일의 경우에 관해서는, 4.0×10-2Pa의 분위기하에서, 표 3에 나타내는 어닐 온도로 유전체막을 제작하였다. 표 1 내지 표 3에는 어닐 공정에 있어서의 가열 개시시의 압력을 진공도로서 나타내었다.
얻어진 유전체막 중에, 가열 온도를 750℃, 압력을 4.0×10-2Pa로 하여 제작한 것에 관해서, 유전체막의 단위 면적당 질량(질량 막 두께)을 형광 X선 분석법에 의해 정량하고, 얻어진 질량 막 두께의 값(298.4㎍/㎠)을, 단면 SEM 관찰에 의해 실측한 막 두께의 값(588nm)으로 나눔으로써, 유전체막의 밀도를 구한 바, 5.07g/㎠이었다. 한편, 유전체막에 관한 XRD 측정으로부터 유전체막의 격자 정수를 구하고, 이로부터 단위 격자의 체적을 산출하며, 단위 격자의 체적 및 BST의 분자량으로부터 유전체막의 이론 밀도를 계산한 바, 5.76g/㎠이었다. 즉, 유전체막의 밀도는 이론 밀도에 대하여 88%이었다. 다른 조건으로 제작한 유전체막에 대해서도 마찬가지로 하여 이론밀도를 구하였다.
또한, 유전체막에 관해서 하기의 조건으로 AFM을 측정하여, 얻어진 AFM상(像)으로부터 임의의 7개의 입자의 입경을 구하고, 이들의 평균치를 유전체막의 평균 입경(nm)으로서 구하였다.
·프로브 주사 주파수 : 1Hz
·스캔 면적 : 1㎛×1㎛
·주사 분해능력 : 256/㎛
유전체막상에 백금전극을 형성시켜 콘덴서를 제작하고, 이것을 사용하여 전기 특성을 평가하였다.
기판온도 (℃) 어닐 온도 (℃) 진공도 (Pa) 이론밀도에 대한 비(%) 평균 입경 (nm) 비유전율 tanδ (%) 리크 전류 (A/㎠)
24 800 8.0×10-10 85 68 2550 18 8.O×10-5
1.0×10-9 87 71 2550 15 2.0×10-5
5.0×10-7 90 65 2450 13 8.0×10-6
4.0×10-5 88 70 2440 14 4.5×10-7
2.0×10-3 86 71 2480 12 5.1×10-7
4.0×10-2 90 70 2463 11 4.7×10-6
8.0×10-1 88 72 2410 13 2.0×10-6
2.0×10 87 68 1910 11 6.0×10-7
3.0×102 85 65 1650 10 3.0×10-8
1.0×103 85 70 1200 9 5.0×10-8
2.O×104 88 71 400 9 3.0×10-8
기판온도 (℃) 어닐 온도 (℃) 진공도 (Pa) 이론밀도에 대한 비(%) 평균 입경 (nm) 비유전율 tanδ (%) 리크 전류 (A/㎠)
24 750 2.0×10-3 75 57 1480 26 4.0×10-4
4.0×10-2 75 60 1540 22 5.0×10-5
4.0×10-1 77 61 1510 15 8.0×10-6
8.0×10-1 74 55 1530 15 6.0×10-6
2.0×10 73 58 1350 13 7.0×10-7
3.O×102 75 53 1150 13 6.0×10-8
기판온도 (℃) 어닐 온도 (℃) 진공도 (Pa) 이론밀도에 대한 비(%) 평균 입경 (nm) 비유전율 tanδ (%) 리크 전류 (A/㎠)
24 400 4.0×10-2 45 28 250 3 8.O×10-8
500 65 40 900 9 7.0×10-7
550 73 44 1050 10 8.0×10-7
600 78 45 1100 11 4.0×10-7
650 83 46 1300 10 5.0×10-6
700 85 48 1800 12 6.0×10-6
750 88 50 2206 13 7.0×10-6
800 90 70 2463 11 4.7×10-6
850 91 130 3325 12 2.7×10-6
900 93 148 4020 9 6.0×10-6
950 93 145 4090 15 4.0×10-5
1000 95 147 4120 17 8.0×10-5
1050 95 150 4130 20 3.0×10-4
어닐 공정을 H 2 /H 2 O 혼합가스 분위기하에서 행한 예
어닐 공정에 있어서의 분위기를, H2/H2O 혼합가스 분위기(전체 압력 1기압)에서, 표 4에 나타내는 소정의 산소분압으로 한 것 외에는 상기와 같이 하여, Ni 호일상에서 유전체막을 제작하였다. 어닐 온도가 850℃, 900℃의 각각인 경우에 관해서 유전체막을 제작하였다. 얻어진 유전체막 및 이로부터 제작한 콘덴서에 관해서, 상기와 같은 평가를 하였다. 어닐 온도를 850℃로 하여 얻어진 유전체막은 밀도가 4.20g/㎤이고, 이론 밀도가 5.79g/㎤이며, 유전체막의 밀도는 이론밀도에 대해 72%이었다. 또한 어닐 온도가 900℃로 하여 얻어진 유전체막의 밀도는 밀도가 4.20g/㎤이고, 이론 밀도에 대하여 70%이었다. 결과를 표 4에 나타낸다.
기판온도 (℃) 어닐 온도 (℃) 산소분압 (Pa) 이론밀도에 대한 비(%) 평균입경 (nm) 비유전율 tanδ (%) 리크 전류 (A/㎠)
24 850 2.6×10-4 72 40 190 1 5.4×10-8
900 2.4×10-3 70 10 230 3 8.4×10-9
표 1 내지 3에 나타내는 바와 같이, 이론 밀도의 72%를 초과하는 밀도를 초과하는 유전체막은, 높은 비유전율을 발현 가능한 것이 확인되었다. 단지, 어닐 공정에 있어서의 진공도가 낮아지면 비유전율이 외관상 저하되는 경향이 인정되었다. 이것은, 어닐 공정에 있어서의 Ni 호일 또는 구리 호일의 산화에 의해서, 높은 비유전율의 발현이 방해되었기 때문이라고 생각된다. 또한, 진공도가 높은 경우에는, 리크 전류가 증대하는 경향이 인정되었다. 이것은, 어닐 공정에 있어서의 Ni 호일 또는 구리 호일의 증발의 영향에 의한 것이라고 생각된다. 한편, 표 4에 나타내는 바와 같이, 어닐 공정을 H2/H2O 혼합가스 분위기하에서 행한 경우, 리크 전류는 낮지만, 비유전율이 현저히 낮고, 실용적으로 불충분한 레벨이었다.
본 발명에 의하면, 충분히 높은 유전율을 발현 가능한 유전체막을 구비한 콘덴서가 제공된다. 이것에 의해, 본 발명의 콘덴서는, 유전체막을 박막으로서 갖는 박막 콘덴서로서 특히 유용하고, 본 발명에 의하면, 정전용량이 충분히 큰 박막 콘덴서를 얻을 수 있다.
또한, 본 발명에 의하면, 유전체막을, 충분히 높은 유전율이 발현되도록, 금속층의 산화를 충분히 억제하면서 제조하는 것이 가능한 유전체막의 제조방법이 제공된다.

Claims (8)

  1. 유전체막과, 이것을 사이에 두고 대향하도록 설치된 제 1 전극 및 제 2 전극을 구비하고,
    상기 유전체막이 격자 정수에 기초하여 산출되는 이론 밀도의 72%를 초과하는 밀도를 갖고,
    상기 유전체막이 금속산화물을 함유하고,
    상기 제 1 전극 및 상기 제 2 전극의 적어도 한쪽이, Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 콘덴서.
  2. 제 1 항에 있어서, 상기 유전체막이 평균 입경이 40nm를 초과하는 입자로 이루어지는, 콘덴서.
  3. 제 2 항에 있어서, 상기 유전체막이 평균 입경이 150nm 미만의 입자로 이루어지는, 콘덴서.
  4. 제 1 항에 있어서, 상기 유전체막이 티타늄산 바륨, 티타늄산 스트론튬 및 티타늄산 바륨스트론튬으로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물을 함유하는, 콘덴서.
  5. 금속층상에 유전체를 포함하는 전구체층을 형성시키는 전구체층 형성 공정과,
    상기 전구체층을 가열하여 상기 전구체층 중의 상기 유전체를 결정화시킴으로써 유전체막을 형성시키는 어닐 공정을 구비하고,
    상기 유전체가 금속산화물이고,
    상기 어닐 공정에 있어서, 전리 진공계로 측정되는 압력이 1×10-9 내지 1×103Pa인 감압 분위기하에서 상기 전구체층을 550 내지 1000℃로 가열함으로써 상기 유전체를 결정화시키는, 유전체막의 제조방법.
  6. 제 5 항에 있어서, 상기 금속층이 Cu, Ni, Al, 스테인레스강 및 인코넬로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는, 유전체막의 제조방법.
  7. 제 5 항에 있어서, 상기 금속층이 Cu로 이루어지고,
    상기 어닐 공정에 있어서 전리 진공계로 측정되는 압력이 4×10-1 내지 8×10-1Pa인 감압 분위기하에서 상기 전구체층을 가열하는, 유전체막의 제조방법.
  8. 제 5 항에 있어서, 상기 금속층이 Ni로 이루어지고,
    상기 어닐 공정에 있어서 전리 진공계로 측정되는 압력이 2×10-3 내지 8×10-1Pa인 감압 분위기하에서 상기 전구체층을 가열하는, 유전체막의 제조방법.
KR1020060071178A 2005-07-29 2006-07-28 유전체막의 제조방법 및 콘덴서 KR100839810B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005221676 2005-07-29
JPJP-P-2005-00221676 2005-07-29

Publications (2)

Publication Number Publication Date
KR20070015045A KR20070015045A (ko) 2007-02-01
KR100839810B1 true KR100839810B1 (ko) 2008-06-19

Family

ID=37674324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071178A KR100839810B1 (ko) 2005-07-29 2006-07-28 유전체막의 제조방법 및 콘덴서

Country Status (5)

Country Link
US (1) US7539005B2 (ko)
EP (1) EP1770725B1 (ko)
KR (1) KR100839810B1 (ko)
CN (1) CN1905096B (ko)
TW (1) TW200709232A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956939B2 (ja) * 2005-08-31 2012-06-20 Ｔｄｋ株式会社 誘電体膜及びその製造方法
EP2141971A4 (en) * 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US7981741B2 (en) * 2007-08-02 2011-07-19 E. I. Du Pont De Nemours And Company High-capacitance density thin film dielectrics having columnar grains formed on base-metal foils
JP5218113B2 (ja) * 2008-03-31 2013-06-26 Ｔｄｋ株式会社 誘電体素子の製造方法
US20100024181A1 (en) * 2008-07-31 2010-02-04 E. I. Dupont De Nemours And Company Processes for forming barium titanate capacitors on microstructurally stable metal foil substrates
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Ｔｄｋ株式会社 薄膜デバイス
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
WO2004079776A2 (en) * 2003-03-05 2004-09-16 Energenius, Inc. Barium stronium titanate containing multilayer structures on metal foils
EP1498944A1 (en) * 2003-07-17 2005-01-19 E.I. du Pont de Nemours and Company Method of making capacitors
EP1551041A1 (en) * 2003-12-30 2005-07-06 E.I. du Pont de Nemours and Company Thin film capacitors on ceramic substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144527A (en) * 1989-08-24 1992-09-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and method of fabricating the same
US6169049B1 (en) * 1997-04-28 2001-01-02 John P. Witham Solution coated hydrothermal BaTiO3 for low-temperature firing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
WO2004079776A2 (en) * 2003-03-05 2004-09-16 Energenius, Inc. Barium stronium titanate containing multilayer structures on metal foils
EP1498944A1 (en) * 2003-07-17 2005-01-19 E.I. du Pont de Nemours and Company Method of making capacitors
KR20050009225A (ko) * 2003-07-17 2005-01-24 이 아이 듀폰 디 네모아 앤드 캄파니 커패시터용 박막 유전체 및 그의 제조 방법
EP1551041A1 (en) * 2003-12-30 2005-07-06 E.I. du Pont de Nemours and Company Thin film capacitors on ceramic substrate

Also Published As

Publication number Publication date
EP1770725A2 (en) 2007-04-04
CN1905096A (zh) 2007-01-31
TWI360138B (ko) 2012-03-11
CN1905096B (zh) 2010-11-24
TW200709232A (en) 2007-03-01
US20070025059A1 (en) 2007-02-01
KR20070015045A (ko) 2007-02-01
EP1770725B1 (en) 2012-06-27
US7539005B2 (en) 2009-05-26
EP1770725A3 (en) 2007-04-11

Similar Documents

Publication Publication Date Title
KR100839810B1 (ko) 유전체막의 제조방법 및 콘덴서
JP3780851B2 (ja) チタン酸バリウムおよびその製造方法ならびに誘電体セラミックおよびセラミック電子部品
JP5521957B2 (ja) 強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタ
McCormick et al. Microstructure development and dielectric properties of hydrothermal BaTiO3 thin films
US7581311B2 (en) Method for manufacturing a dielectric element
EP1780305A2 (en) Dielectric film and process for its fabrication
US7745869B2 (en) Thin film capacitance element composition, high permittivity insulation film, thin film capacitance element, thin film multilayer capacitor and production method of thin film capacitance element
EP1801823A1 (en) Multilayer device and method of manufacturing the same
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
JP2012015505A (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
US8875363B2 (en) Thin film capacitors on metal foils and methods of manufacturing same
JP4983134B2 (ja) 誘電体膜の製造方法及びコンデンサ
Yang et al. Effect of Ga2O3 on microstructure and microwave dielectric properties of Ba (Zn1/3Ta2/3) O3 ceramics
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP5375582B2 (ja) 薄膜コンデンサの製造方法
JP6308554B2 (ja) 誘電体薄膜
JP2008053281A (ja) 高誘電体膜とその形成方法
Ihlefeld et al. Dielectric and microstructural properties of barium titanate hafnate thin films
US8835023B1 (en) ZnO buffer layer for metal films on silicon substrates
Zhai et al. Enhanced energy storage performance in Ag (Nb, Ta) O3 films via interface engineering
JP2008227115A (ja) 薄膜キャパシタ用の下部電極とその製造方法
Brzozowski et al. Core-Shell structures in Sb-doped BaTiO~ 3
Kim et al. Fabrication and dielectric properties of SCT thin film by RF sputtering method
JP2011249604A (ja) 誘電体薄膜の製造方法及び薄膜電子部品
JP2006128657A (ja) 誘電体薄膜、薄膜コンデンサ素子及び薄膜コンデンサ素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12