KR100828862B1 - 플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100828862B1
KR100828862B1 KR1020060130086A KR20060130086A KR100828862B1 KR 100828862 B1 KR100828862 B1 KR 100828862B1 KR 1020060130086 A KR1020060130086 A KR 1020060130086A KR 20060130086 A KR20060130086 A KR 20060130086A KR 100828862 B1 KR100828862 B1 KR 100828862B1
Authority
KR
South Korea
Prior art keywords
sustain
electrode
driving
electrodes
voltage
Prior art date
Application number
KR1020060130086A
Other languages
English (en)
Other versions
KR20070065243A (ko
Inventor
도요시 가와다
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20070065243A publication Critical patent/KR20070065243A/ko
Application granted granted Critical
Publication of KR100828862B1 publication Critical patent/KR100828862B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은, 충분한 어드레스 구동 기간 및 서스테인 구동 기간을 확보함과 함께 계조 표시 성능을 향상시킬 수 있는 서브프레임 방식의 플라즈마 디스플레이 장치 및 그 구동 회로 및 구동 방법을 제공하기 위한 것으로, 플라즈마 디스플레이 패널을 구동하는 회로는, 복수의 제1 전극에 각각 독립적으로 전압을 인가 가능한 제1 드라이버 회로와, 복수의 제2 전극에 각각 독립적으로 전압을 인가 가능한 제2 드라이버 회로와, 복수의 제3 전극을 구동하는 제3 드라이버 회로와, 표시 셀을 선택하기 위해 제3 전극에 어드레스 전압을 인가함과 함께 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 동작을 실행하면서, 표시 셀의 방전을 유지하기 위해 제1 전극과 제2 전극에 유지 전압을 인가하는 유지 구동 동작을 주사 전압의 인가를 종료한 제1 전극에 대하여 순차적으로 개시함으로써, 어드레스 구동 동작과 유지 구동 동작을 동시에 병행하여 실행하는 제어 회로를 포함하는 것을 특징으로 한다.
서브프레임, 스캔 구동 타이밍, 수평 동기 신호, 어드레스 드라이버 회로

Description

플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법{DRIVE CIRCUIT FOR PLASMA DISPLAY PANEL, AND DRIVE METHOD FOR THE PLASMA DISPLAY PANEL}
도 1은 3전극형 면방전 AC-PDP 패널의 단면 모식도.
도 2는 3전극형 면방전 AC-PDP 패널에 대한 구동 회로의 주요부를 도시하는 블록도.
도 3은 도 2의 구동 회로의 기본적인 동작의 일례를 도시하는 파형도.
도 4는 서브프레임 방식에 의한 계조 표시 방식에 대하여 설명하기 위한 도면.
도 5는 본 발명의 기본 원리를 설명하기 위한 도면.
도 6a는 서브프레임의 구동 타이밍에 대하여 상세하게 설명하기 위한 도면.
도 6b는 서브프레임의 구동 타이밍에 대하여 상세하게 설명하기 위한 도면.
도 6c는 서브프레임의 구동 타이밍에 대하여 상세하게 설명하기 위한 도면.
도 6d는 서브프레임의 구동 타이밍에 대하여 상세하게 설명하기 위한 도면.
도 6e는 서브프레임의 구동 타이밍에 대하여 상세하게 설명하기 위한 도면.
도 7은 본 발명에 따른 PDP 패널 구동 회로의 주요부를 도시하는 블록도.
도 8은 Y 전극 주사 드라이버 회로 및 X 전극 드라이버 회로의 기본적인 회 로 구성의 일례를 도시하는 도면.
도 9는 본 발명에 따른 구동 파형의 일례를 도시하는 신호 파형도.
도 10은 본 발명에 따른 구동 파형의 다른 일례를 도시하는 신호 파형도.
도 11은 본 발명에 따른 계조 구동 방법의 제1 실시예의 전체 프레임 구성을 도시하는 도면.
도 12a는 도 11의 프레임의 서브프레임의 구동 파형예를 도시하는 도면.
도 12b는 도 11의 프레임의 서브프레임의 구동 파형예를 도시하는 도면.
도 12c는 도 11의 프레임의 서브프레임의 구동 파형예를 도시하는 도면.
도 13은 본 발명에 따른 계조 구동 방법의 제2 실시예의 전체 프레임 구성을 도시하는 도면.
도 14는 도 13의 프레임의 서브프레임의 구동 파형예를 도시하는 도면.
도 15는 본 발명에 따른 계조 구동 방법의 제3 실시예의 전체 프레임 구성을 도시하는 도면.
도 16은 도 15의 프레임의 서브프레임의 구동 파형예를 도시하는 도면.
도 17은 본 발명에 따른 계조 구동 방법의 제4 실시예를 설명하기 위한 도면.
도 18은 본 발명에 따른 계조 구동 방법의 제4 실시예를 설명하기 위한 도면.
도 19는 본 발명에 따른 계조 구동 방법의 제5 실시예를 설명하기 위한 도면.
도 20은 Y 전극 주사 드라이버 회로의 구성의 일례를 도시하는 도면.
도 21은 Y 드라이버의 구성의 일례를 도시하는 도면.
도 22는 Y 전극 주사 드라이버 회로에 의해 생성되는 신호 파형을 도시하는 도면.
도 23은 X 전극 드라이버 회로의 구성의 일례를 도시하는 도면.
도 24는 X 드라이버의 구성의 일례를 도시하는 도면.
도 25는 X 전극 드라이버 회로에 의해 생성되는 신호 파형을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
200 : 제어 회로
201 : 어드레스 드라이버 회로
202 : Y 전극 주사 드라이버 회로
203 : Y 전극 공통 리세트 전압 파형 발생 회로
204 : X 전극 드라이버 회로
205 : Y 전극 공통 리세트 전압 파형 발생 회로
211 : 표시 데이터 제어부
212 : 프레임 메모리
213 : Y 전극 제어부
214 : X 전극 제어부
[특허 문헌 1] 일본 특개평 11-352925호 공보
본 발명은, 일반적으로 플라즈마 디스플레이 장치 및 그 구동 회로 및 구동 방법에 관한 것으로, 상세하게는 서브프레임 방식의 플라즈마 디스플레이 장치 및 그 구동 회로 및 구동 방법에 관한 것이다.
플랫 디스플레이 패널을 이용한 평면 표시 장치 장치는, 종래의 브라운관으로 치환되어, 소형 디스플레이부터 대형 디스플레이까지 넓은 범위에 걸쳐 실용화가 진행되어 있다. 특히 대형 디스플레이의 분야에서는, PDP(플라즈마 디스플레이 패널)가 그 원리 구성 상의 특성으로부터 우위이며, 보급의 주류로서 상품화가 도모되고 있다.
금후의 한층 더한 광범위한 보급을 재촉하기 위해서는, 장치 자신의 저가격화와 함께, 표시 성능의 한층 더한 향상이나 기능면에서의 일단의 향상 등이 기대되고 있다. 또한, 현재, EMI 등을 포함시켜 여러 가지의 환경 부하에의 영향을 저감하는 요구가 강해지고 있고, 금후의 일반 가정에의 광범위한 보급을 위해서는, 한층 더한 환경 부하의 저감이 필요하다.
도 1은, 대화면 디스플레이 장치의 일례로서 3전극형 면방전 AC-PDP 패널의 단면 모식도를 도시하고 있다.
3전극형 면방전 AC-PDP 패널은, 전면 글래스 기판(15)과 배면 글래스 기판(11)의 2매의 글래스 기판에 의해 구성되어 있고, 전면 글래스 기판(15)에는, 유 지 전극의 BUS 전극(17)과 투명 전극(16)으로 구성되는 공통 유지 전극(X 전극) 및 주사 전극(Y 전극)이 형성된다. 이들 X 전극 및 Y 전극은 교대로 배치되어 있다. X 전극 및 Y 전극 상에 유전체층(18)이 형성되고, 유전체층(18) 상에는 MgO 등의 보호막(19)이 형성된다.
BUS 전극(17)은 높은 도전성을 갖고, 투명 전극(16)의 도전성을 보완하도록 기능한다. 유전체층(13)은 벽전하에 의한 방전을 유지하도록 기능하며, 저융점 글래스로 이루어진다.
배면 글래스 기판(11)에는 X 전극 및 Y 전극과 직교하는 형태로 어드레스 전극(12)이 형성된다. 이 어드레스 전극(12) 상에 유전체층(13)이 형성되며, 유전체층(13) 상에서 어드레스 전극(12)의 간극에 대응하는 위치에 격벽(14)이 더 형성되어 있다.
격벽(14)간에는 유전체층(23) 및 격벽 측벽을 피복하도록 형광체층 R, G, B가 형성된다. 이 형광체층 R, G, B는 적, 녹, 청의 3색에 대응한다. PDP 구동 시에는 X 전극과 Y 전극 사이의 방전에 의해 자외선이 발생하고, 형광체층 R, G, B가 자외선으로 여기되고 발광함으로써 화상 표시가 행하여진다.
X 전극 및 Y 전극이 설치된 전면과 어드레스 전극(12)이 설치된 배면 사이에는, 네온과 크세논의 혼합 가스 등의 방전 가스가 충전된다. X 전극 및 Y 전극과 어드레스 전극이 교차하는 부분의 공간이, 1개의 방전 셀(화소)을 구성한다.
도 2는, 3전극형 면방전 AC-PDP 패널에 대한 구동 회로의 주요부를 도시하는 블록도이다. 도 2에 도시되는 구동 회로는, 어드레스 드라이버 회로(111), 주사 드라이버 회로(112), Y 공통 드라이버 회로(113), X 공통 드라이버 회로(114), 및 제어 회로(115)를 포함한다. 제어 회로(115)는, 표시 데이터 제어부(116), 주사 드라이버 제어부(117), 및 공통 드라이버 제어부(118)를 포함한다. 표시 데이터 제어부(116)는 프레임 메모리(119)를 더 포함한다.
제어 회로(115)는, 외부로부터 입력되는 클럭 신호 CLK, 표시 데이터 D, 수직 동기 신호 VSYNC, 수평 동기 신호 HSYNC 등에 따라서 패널 구동을 제어하기 위한 제어 신호를 생성한다. 구체적으로는, 표시 데이터 제어부(116)가, 표시 데이터 D를 수취하여 프레임 메모리(119)에 저장하고, 클럭 CLK에 동기하여 프레임 메모리(119)의 표시 데이터 D에 따른 어드레스 제어 신호를 생성한다. 어드레스 제어 신호는, 어드레스 드라이버 회로(111)에 공급된다. 또한 주사 드라이버 제어부(117)는, 수직 동기 신호 VSYNC 및 수평 동기 신호 HSYNC에 동기하여, 주사 드라이버 회로(112)를 제어하는 주사 드라이버 제어 신호를 생성한다. 또한 공통 드라이버 제어부(118)는, 수직 동기 신호 VSYNC 및 수평 동기 신호 HSYNC에 동기하여, Y 공통 드라이버 회로(113) 및 X 공통 드라이버 회로(114)를 구동한다.
어드레스 드라이버 회로(111)는, 표시 데이터 제어부(116)로부터의 어드레스 제어 신호에 따라서 동작하여, 표시 데이터에 대응한 어드레스 전압 펄스를 각 어드레스 전극 A1 내지 Am에 인가한다. 주사 드라이버 회로(112)는, 주사 드라이버 제어부(117)로부터의 주사 드라이버 제어 신호에 따라서 동작하여, 각 주사 전극(Y 전극) Y1 내지 Yn을 독립하여 구동한다. 주사 드라이버 회로(112)가 각 주사 전극(Y 전극) Y1 내지 Yn을 순차적으로 구동하면서, 어드레스 드라이버 회로(111)가 어드레스 전압 펄스를 각 어드레스 전극 A1 내지 Am에 인가함으로써, 표시할 셀을 선택하여, 각 셀(화소)(103)의 표시·비표시(선택/비선택)를 제어한다.
Y 공통 드라이버 회로(113)에 의해 Y 전극 Y1 내지 Yn에 유지 전압 펄스를 인가하고, X 공통 드라이버 회로(114)에 의해 X 전극 X1 내지 Xn에 유지 전압 펄스를 인가한다. 유지 전압 펄스를 인가함으로써, 표시 셀로서 선택된 셀에서, X 전극과 Y 전극 사이에 유지 방전을 발생시킨다. 또한 어드레스 전극 A1 내지 Am, X 전극 X1 내지 Xn , 및 Y 전극 Y1 내지 Yn은, 전면 글래스 기판(101)(도 1의 15에 대응)과 배면 글래스 기판(102)(도 1의 11에 대응) 사이에 배치되어 있다. 또한 격벽(106)(도 1의 14에 대응)이 어드레스 전극 A1 내지 Am 사이에 설치되어 있다.
도 3은, 도 2의 구동 회로의 기본적인 동작의 일례를 도시하는 파형도이다. PDP의 구동 기간은, 리세트 기간, 어드레스 기간, 및 서스테인 기간으로 주로 구성된다. 리세트 기간에서 각 표시 화소의 초기화를 행하고, 다음의 어드레스 기간에서 표시할 화소를 선택하고, 최후의 서스테인 기간에서 선택된 화소를 발광시킨다.
우선 리세트 기간에서는, 주사 전극인 Y 전극 Y1 내지 Yn과 공통 X 전극 X1 내지 Xn에 대하여, 도시되는 바와 같은 전압을 인가함으로써, 모든 표시 셀의 상태를 일제히 초기 상태로 설정한다. 즉, 전회 표시된 셀도 표시되지 않은 셀도, 동일한 상태로 초기화된다.
어드레스 기간에서는, 주사 전극인 Y 전극 Y1 내지 Yn에 순차적으로 -Vy 레 벨의 주사 전압 펄스를 인가해 감으로써, Y 전극 Y1 내지 Yn을 순차적으로 1개씩 주사한다. 각 Y 전극에의 주사 전압 펄스의 인가에 동기시켜, 각 어드레스 전극(A1 내지 Am)에 대하여, Va 레벨의 어드레스 전압 펄스를 인가한다. 이에 의해, 각 주사 라인 상의 표시 화소의 선택을 행한다.
다음의 서스테인 기간에서는, 모든 주사 전극 Y1 내지 Yn과 공통 X 전극 X1 내지 Xn에 대하여, 공통의 Vs 레벨(Vsy, Vsx)의 서스테인 펄스(유지 전압 펄스)를 교대로 인가한다. 이에 의해, 어드레스 기간에서 선택된 화소를 발광시켜, 서스테인 펄스를 연속 인가함으로써 소정 휘도에서의 표시를 행한다.
또한, 이러한 일련의 구동 파형의 기본 동작을 조합하여 발광 횟수를 제어함으로써, 농담의 계조 표시를 행하는 것도 가능하다. 도 4는, 현재 널리 채용되고 있는 서브프레임 방식에 의한 계조 표시 방식에 대하여 설명하기 위한 도면이다.
도 4에는, 10개의 서브프레임에 의해 1024계조의 농담 표시를 행하는 경우가 도시된다. 10개의 서브프레임 SF1 내지 SF10의 각각은, 상술한 리세트 기간(도 4에서의 리세트 구동 타이밍), 어드레스 기간, 및 서스테인 기간(유지 구동 기간)으로 구성된다. 서로 다른 서브프레임간에서, 리세트 기간과 어드레스 기간에 대해서는 대략 동일한 구동을 행하지만, 서스테인 기간에 대해서는 서브프레임마다 서스테인 펄스수가 서로 다르게 설정되어 있다. 이 상이한 서스테인 펄스수를 갖는 서브프레임의 조합에 의해, 임의의 계조 표시를 행한다.
10개의 서브프레임에 서스테인 펄스수를 할당하는 방법은 다양하지만, 일반 적으로는, 10개의 서브프레임의 서스테인 펄스수가 각각 20=1, 21=2, 22=4, …, 29=512로 되도록 설정한다. 이들 10개의 서브프레임으로부터 선택한 임의의 조합의 서브프레임에서 발광 표시함으로써, 최대 1024계조의 농담 표시가 가능하다.
이러한 종래의 서브프레임 방식에 의한 계조 표시 방식에서는, 리세트 기간, 어드레스 기간, 및 서스테인 기간이라고 하는 기능적으로 명확하게 분리된 구동 기간을 이용하여 표시를 제어하는 것이며, 비교적 제어가 용이하다고 하는 특징이 있다. 그러나 리세트 기간, 어드레스 기간, 및 서스테인 기간의 각각에 대하여 충분한 시간을 확보하기 위해서는, 각 서브프레임의 시간이 길어진다고 하는 결점이 있다.
1세트의 서브프레임의 조합을 프레임으로 부른다. 화면 표시의 깜박거림을 방지하기 위해서는 프레임 표시를 60㎐ 이상에서 반복할 필요가 있고, 1프레임에 허용되는 시간은 16.7㎳ 이하이다. 이러한 시간적 제약이 있기 때문에, 서브프레임의 시간이 길어지면 1프레임당 서브프레임의 수가 적어져, 충분한 계조수가 얻어지지 않는다고 하는 문제가 있다.
반대로 충분한 계조수를 확보하기 위해, 충분한 수의 서브프레임을 확보하고자 하면, 리세트 기간, 어드레스 기간, 및 서스테인 기간의 각각의 구동에 할당되는 시간이 충분하지 않게 된다. 그 결과, 동작 마진이나 구동의 안정성이 나빠져, 오표시 등의 문제가 발생하기 쉽다고 하는 문제가 발생한다.
또한, 상술한 바와 같이 복수의 구동 기간으로 명확하게 나뉘어져 있어, 서 로 다른 구동 기간에서는 서로 다른 구동 동작을 하므로, 필요하게 되는 구동 전류량이 구동 기간마다 크게 상이하게 된다. 구체적으로는, 서스테인 기간에서 필요한 전류량이 다른 기간에서 필요한 전류량에 비하여 극단적으로 커져, 소비 전류의 변동이 크게 된다고 하는 문제가 발생한다.
전원의 전류 변동 성분(리플 전류)이 크면, 그 변동 성분의 최대값(피크 전류)을 만족시킬 수 있는 능력의 안정화 회로 등의 제어 회로를 구비함과 함께, 배선계의 회로 소재에는 용량이 큰 것을 구비할 필요가 있다. 이 결과, 장치가 복잡, 고가로 되어 코스트적으로 불리하게 된다. 또한, 피크 전류 성분이 커짐으로써, 구동 회로계로부터의 노이즈 신호의 방사가 커져, 회로 제어의 오동작이 발생하기 쉽게 된다. 또한 전자계 에너지의 방사에 의한 주위 환경에의 영향이 커지기 쉽다고 하는 문제도 있다.
이상을 감안하여 본 발명은, 충분한 어드레스 구동 기간 및 서스테인 구동 기간을 확보함과 함께, 계조 표시 성능을 향상시킬 수 있는 서브프레임 방식의 플라즈마 디스플레이 장치 및 그 구동 회로 및 구동 방법을 제공하는 것을 목적으로 한다. 또한, 전류 변동이 적은 서브프레임 방식의 플라즈마 디스플레이 장치 및 그 구동 회로 및 구동 방법을 제공하는 것을 목적으로 한다.
제1 방향으로 연장되는 복수의 제1 전극과, 그 제1 방향으로 연장되는 복수의 제2 전극과, 그 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널을 구동하는 회로는, 그 복수의 제1 전극을 구동하는 제1 드라이버 회로와, 그 복수의 제2 전극을 구동하는 제2 드라이버 회로와, 그 복수의 제3 전극을 구동하는 제3 드라이버 회로와, 그 표시 셀을 선택하기 위해 그 제3 전극에 어드레스 전압을 인가함과 함께 그 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 동작을 실행하면서, 그 표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 유지 구동 동작을 실행함으로써, 그 어드레스 구동 동작과 그 유지 구동 동작을 동시에 병행하여 실행하도록 그 제1 내지 제3 드라이버 회로를 제어하는 제어 회로를 포함하는 것을 특징으로 한다.
또한 제1 방향으로 연장되는 복수의 제1 전극과, 그 제1 방향으로 연장되는 복수의 제2 전극과, 그 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널을 구동하는 방법은, 그 복수의 제1 전극 및 그 복수의 제2 전극에 리세트 전압을 인가하는 리세트 구동 단계와, 그 표시 셀을 선택하기 위해 그 제3 전극에 어드레스 전압을 인가함과 함께 그 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 단계와, 표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 동작을 실행하는 유지 구동 단계를 포함하며, 그 어드레스 구동 단계와 그 유지 구동 단계를 적어도 부분적으로 동시에 병행하여 실행하는 것을 특징으로 한다.
또한 제1 방향으로 연장되는 복수의 제1 전극과, 그 제1 방향으로 연장되는 복수의 제2 전극과, 그 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널과, 그 복수의 제1 전극을 구동하는 제1 드라이버 회로와, 그 복수의 제2 전극을 구동하는 제2 드라이버 회로와, 그 복수의 제3 전극을 구동하는 제3 드라이버 회로와, 그 표시 셀을 선택하기 위해 그 제3 전극에 어드레스 전압을 인가함과 함께 그 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 동작을 실행하면서, 그 표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 유지 구동 동작을 실행함으로써, 그 어드레스 구동 동작과 그 유지 구동 동작을 동시에 병행하여 실행하도록 그 제1 내지 제3 드라이버 회로를 제어하는 제어 회로를 포함하는 것을 특징으로 한다.
<실시예>
이하에, 본 발명의 실시예를 첨부의 도면을 이용하여 상세하게 설명한다.
도 5는, 본 발명의 기본 원리를 설명하기 위한 도면이다. 도 5에서는, 설명의 편의상, 10개의 표시 라인 L1 내지 L10이 설치되고, 또한 1프레임이 10서브프레임으로 구성되는 경우를 도시하고 있다. 이 구성은 한정적이 아니라, 본 발명은 다른 표시 라인수, 다른 서브프레임수의 구성에 대하여 마찬가지로 적용 가능하다.
도 5에 도시하는 바와 같이, 1프레임 16.667㎳를 균등하게 분할함으로써, 동일한 길이를 갖는 서브프레임 SF1 내지 SF10(1.667㎳)을 설치한다. 각 서브프레임 은, 리세트 구동, 스캔 구동(어드레스 구동), 유지 구동의 3종류의 구동으로 구성된다.
우선, 최초의 서브프레임 SF1로부터 구동을 개시하지만, 서브프레임의 개시 타이밍에서 모든 표시 라인에 대하여 리세트 구동을 실행하여, 모든 표시 셀의 상태를 일제히 초기 상태로 설정한다. 이것은, 이어지는 서브프레임 SF2 내지 SF10에 대하여도 동일하며, 각 서브프레임의 개시 타이밍에서 리세트 구동을 행하여, 전체 표시 셀을 초기화한다.
리세트 구동 후에는, 표시 라인 L1 내지 L10에 대하여 순차적으로 어드레스(스캔) 동작과 유지 동작을 행하는 어드레스 유지 구동 기간으로 된다. 도 5에서, 사선으로 도시되는 타이밍이, 표시 라인 L1 내지 L10에 대하여 스캔 구동(어드레스 구동)을 행하는 타이밍에 상당한다. 스캔 구동에 의해 순서대로 1개씩 표시 전극(Y 전극)을 구동하면서 어드레스 전극을 구동함으로써, 각 구동 표시 라인 상에서, 표시할 셀을 선택한다.
도 5에서, 사선으로 도시하는 스캔 구동 타이밍에 후속하는 횡선으로 도시하는 타이밍에서 유지 구동이 실행된다. 예를 들면 표시 라인 L1에 대해서는, 최초의 서브프레임 SF1에서의 유지 구동의 지속 시간이 가장 길고, 2번째의 서브프레임 SF2에서의 유지 구동의 지속 시간이 가장 짧다. 2번째의 서브프레임 SF2부터 10번째의 서브프레임 SF10까지, 유지 구동의 길이는 단계적으로 서서히 증가해 간다. 이에 의해, 10종류의 서로 다른 길이의 유지 구동을 가진 10개의 서브프레임이 실현된다.
또한 예를 들면 표시 라인 L2에 대해서는, 최초의 서브프레임 SF1에서의 유지 구동의 지속 시간이 2번째로 길고, 2번째의 서브프레임 SF2에서의 유지 구동의 지속 시간이 가장 길다. 또한 3번째의 서브프레임 SF3에서의 유지 구동의 지속 시간이 가장 짧다. 3번째의 서브프레임 SF3부터 10번째의 서브프레임 SF10까지, 유지 구동의 길이는 단계적으로 서서히 증가해 간다. 이에 의해, 10종류의 서로 다른 길이의 유지 구동을 가진 10개의 서브프레임이 실현된다.
이와 같이 하여 각 표시 라인에 대하여, 10종류의 서로 다른 지속 시간의 유지 구동을 가진 10개의 서브프레임을 실현할 수 있다. 이들 10개의 서브프레임으로부터 선택한 임의의 조합의 서브프레임에서 발광 표시함으로써, 원하는 농담 표시를 하는 것이 가능하다. 또한, 복수의 표시 라인 L1 내지 L1O의 전체에서 보면, 어드레스 구동과 유지 구동이 동시에 병행하여 행하여지고 있어, 구동 기간이 어드레스 기간과 유지 구동 기간으로 명확하게 나뉘어져 있는 것은 아니다.
이와 같이 본 발명에서는, 어드레스 유지 구동 기간에서 어드레스 구동과 유지 구동을 동시에 병행하여 실행함으로써, 종래와 같이 어드레스 기간과 유지 구동 기간을 독립적으로 설정하고 어드레스 구동과 유지 구동을 따로따로 실행하는 경우와 비교하여, 어드레스 유지 구동에 필요로 하는 시간을 대폭 삭감할 수 있다. 또한 서브프레임 내의 대부분의 기간에서, 어느 하나의 표시 라인에서 유지 구동이 행하여지고 있으므로, 급격한 전류의 변동을 억제하는 것이 가능하게 된다.
도 6a 내지 도 6e는, 서브프레임의 구동 타이밍에 대해 더욱 상세하게 설명하기 위한 도면이다. 도 6a는 서브프레임 SF1을 나타내고, 도 6b는 서브프레임 SF2, 도 6c는 서브프레임 SF3, 도 6d는 서브프레임 SF9, 도 6e는 서브프레임 SF10을 나타낸다.
각 서브프레임은, 구동 타이밍 T0 내지 T11에서 시간 제어된다. 우선 각 서브프레임의 선두의 타이밍 T0에서, 모든 표시 라인 L1 내지 L10에 대하여 리세트 구동 R을 행함으로써, 모든 표시 셀의 상태를 일제히 초기 상태로 설정한다. 리세트 구동 R 후에는, 각 표시 라인에 대하여, 어드레스(스캔) 구동 A와 유지 구동 S를 실행하는 어드레스 유지 구동 기간으로 된다.
도 6a에 도시하는 바와 같이, 서브프레임 SF1의 어드레스 유지 구동 기간에서는, 우선 타이밍 T1에서 표시 라인 L1에 대하여 어드레스 구동 A를 행한다. 다음으로, 타이밍 T2 내지 T10에서, 표시 라인 L2 내지 L10에 대하여 순차적으로 어드레스 구동 A를 실행한다.
이 때 T2에서는, L2의 어드레스 구동 A를 행함과 동시에, 이미 어드레스 구동을 끝낸 L1에 대하여 병행하여 유지 구동 S를 행한다. 마찬가지로 T3에서는, L3의 어드레스 구동 A를 행함과 동시에, 이미 어드레스 구동을 끝낸 L1과 L2에 대하여 병행하여 유지 구동 S를 행한다. 마찬가지의 동작을 T10까지 반복한다.
그리고 최후의 타이밍 T11에서는, 직전에 어드레스 구동을 끝낸 L10을 포함시켜 모든 표시 라인 L1 내지 L10에 대하여 유지 구동 S를 실행한다. 이 유지 구동 후에 어드레스 유지 구동 기간을 종료한다.
이상의 서브프레임 SF1에 대한 어드레스 유지 구동의 실행에 의해, 표시 라인 L1 내지 L10에 대하여 각각 10회 내지 1회의 유지 구동 S가 실행된다. 이에 의 해, 표시 라인마다 서로 다른 지속 시간의 유지 구동에 의한 계조 구동이 실현된다.
서브프레임 SF1 후에는 도 6b의 서브프레임 SF2로 이행하여, 상기와 마찬가지로, 리세트 구동 기간 및 어드레스 유지 구동 기간에 대응한 각각의 구동 동작을 실행한다. 이 서브프레임 SF2에서는, 최초의 타이밍 T1에서 어드레스 구동 A를 개시하는 표시 라인을, 서브프레임 SF1의 경우와는 상이한 표시 라인으로 한다. 구체적으로는, 이 예에서는, 표시 라인 L1에 인접한 표시 라인 L2로부터 어드레스 구동 A를 개시하도록 한다.
그 이외의 동작은 서브프레임 SF1의 경우와 마찬가지이며, 어드레스 구동 A를 종료한 표시 라인에서 수시로 유지 구동 S를 실행하고, 타이밍 T11까지의 구동 동작을 종료한다. 이와 같이 하여 서브프레임 SF2에 대한 어드레스 유지 구동의 실행에 의해, 표시 라인 L1에 대하여 1회의 유지 구동 S, 표시 라인 L2 내지 L10에 대하여 각각 10회 내지 2회의 유지 구동 S가 실행된다. 이에 의해, 각 표시 라인에 대한 유지 구동의 횟수를 SF1과는 상이한 것으로 하면서, 표시 라인마다 서로 다른 지속 시간의 유지 구동에 의한 계조 구동이 실현된다.
도 6c의 서브프레임 SF3에서는, 최초의 타이밍 T1에서 어드레스 구동 A를 개시하는 표시 라인을, 표시 라인 L3으로 한다. 또한 도 6d의 서브프레임 SF9에서는, 최초의 타이밍 T1에서 어드레스 구동 A를 개시하는 표시 라인을, 표시 라인 L9로 한다. 또한 도 6e의 서브프레임 SF10에서는, 최초의 타이밍 T1에서 어드레스 구동 A를 개시하는 표시 라인을, 표시 라인 L10으로 한다. 어떠한 프레임에서도, 어드레스 구동 A를 종료한 표시 라인에서 수시로 유지 구동 S를 실행하고, 타이밍 T11까지의 구동 동작을 종료한다.
이상과 같은 동작에 의해, 1서브프레임의 종료 후에는, 모든 표시 라인에 대하여 1 내지 10의 유지 구동 횟수를 균등하게 분배하는 것이 가능하게 된다. 또한, 서브프레임을 조합함으로써, 최소 1부터 최대 55(=1+2+3+…+10)까지의 유지 구동 횟수를 각 표시 라인에 대하여 실행 가능하게 된다. 이에 의해 점등없음의 상태도 포함시키면 56단계의 계조 표시를 가능하게 한다.
이상에 나타낸 서브프레임 SF1 내지 SF10은, 타이밍 T1 내지 T11의 11타이밍으로 구성되는 것으로 하였지만, 이 수는 한정적이 아니라, 유지 구동 S의 횟수를 적당히 늘리는 것이 가능하다. 따라서 본 발명의 구성은, 계조 표현에 대하여 큰 자유도를 갖는 것이라고 말할 수 있다.
도 7은, 본 발명에 따른 PDP 패널 구동 회로의 주요부를 도시하는 블록도이다. 도 7에서, 도 2와 동일한 구성 요소는 동일한 번호로 참조하고, 그 설명은 생략한다.
도 7에 도시되는 구동 회로는, 제어 회로(200), 어드레스 드라이버 회로(201), Y 전극 주사 드라이버 회로(202), Y 전극 공통 리세트 전압 파형 발생 회로(203), X 전극 드라이버 회로(204), 및 Y 전극 공통 리세트 전압 파형 발생 회로(205)를 포함한다. 제어 회로(200)는, 표시 데이터 제어부(211), Y 전극 제어부(213), 및 X 전극 제어부(214)를 포함한다. 표시 데이터 제어부(211)는 프레임 메모리(212)를 더 포함한다.
제어 회로(200)는, 외부로부터 입력되는 클럭 신호 CLK, 표시 데이터 D, 수직 동기 신호 VSYNC, 수평 동기 신호 HSYNC 등에 따라서 패널 구동을 제어하기 위한 제어 신호를 생성한다. 구체적으로는, 표시 데이터 제어부(211)가, 표시 데이터 D를 수취하여 프레임 메모리(212)에 저장하고, 클럭 CLK에 동기하여 프레임 메모리(212)의 표시 데이터 D에 따른 어드레스 제어 신호를 생성한다. 어드레스 제어 신호는, 어드레스 드라이버 회로(201)에 공급된다. 또한 Y 전극 제어부(213)는, 수직 동기 신호 VSYNC 및 수평 동기 신호 HSYNC에 동기하여, Y 전극 주사 드라이버 회로(202) 및 Y 전극 공통 리세트 전압 파형 발생 회로(203)를 제어하는 Y 전극 주사 드라이버 제어 신호를 생성한다. 또한 X 전극 제어부(214)는, 수직 동기 신호 VSYNC 및 수평 동기 신호 HSYNC에 동기하여, X 전극 드라이버 회로(204) 및 Y 전극 공통 리세트 전압 파형 발생 회로(205)를 제어하는 X 전극 드라이버 제어 신호를 생성한다.
어드레스 드라이버 회로(201)는, 표시 데이터 제어부(211)로부터의 어드레스 제어 신호에 따라서 동작하여, 표시 데이터에 대응한 어드레스 전압 펄스를 각 어드레스 전극 A1 내지 Am에 인가한다. Y 전극 주사 드라이버 회로(202)는, Y 전극 제어부(213)로부터의 주사 드라이버 제어 신호에 따라서 동작하고, 각 주사 전극(Y 전극) Y1 내지 Yn을 독립하여 구동한다. Y 전극 주사 드라이버 회로(202)가 각 주사 전극(Y 전극) Y1 내지 Yn을 순차적으로 구동하면서, 어드레스 드라이버 회로(201)가 어드레스 전압 펄스를 각 어드레스 전극 A1 내지 Am에 인가함으로써, 표시할 셀을 선택하여, 각 셀(화소)(103)의 표시·비표시(선택/비선택)를 제어한다.
Y 전극 주사 드라이버 회로(202)는 Y 전극 Y1 내지 Yn을 각각 독립적으로 제어하여, 도 5 및 도 6a 내지 도 6e에 도시되는 바와 같이 표시 라인마다 서로 다른 유지 구동을 행하도록, 표시 라인마다 특유한 유지 전압 펄스를 Y 전극 Y1 내지 Yn에 인가한다. 또한 X 전극 드라이버 회로(204)는 X 전극 X1 내지 Xn을 각각 독립적으로 제어하여, 도 5 및 도 6a 내지 도 6e에 도시되는 바와 같이 표시 라인마다 서로 다른 유지 구동을 행하도록, 표시 라인마다 특유한 유지 전압 펄스를 X 전극 X1 내지 Xn에 인가한다. 이와 같이 하여 유지 전압 펄스를 인가함으로써, 표시 셀로서 선택된 셀에서, X 전극과 Y 전극 사이에 유지 방전을 발생시킨다.
도 2에 도시하는 종래의 구성에서는, 유지 구동 기간에서, Y 공통 드라이버 회로(113)에 의해 모든 Y 전극 Y1 내지 Yn에 공통의 유지 전압 펄스를 인가함과 함께, X 공통 드라이버 회로(114)에 의해 모든 X 전극 X1 내지 Xn에 공통의 유지 전압 펄스를 인가하였다. 본 발명에서는, 도 5 및 도 6a 내지 도 6e에 도시되는 바와 같이 표시 라인마다 서로 다른 유지 구동을 행하므로, Y 전극 Y1 내지 Yn을 각각 독립적으로 제어하여 유지 구동함과 함께, X 전극 X1 내지 Xn을 각각 독립적으로 제어하여 유지 구동하는 구성으로 되어 있다.
도 8은, Y 전극 주사 드라이버 회로 및 X 전극 드라이버 회로의 기본적인 회로 구성의 일례를 도시하는 도면이다. 도 8에서, 예를 들면 NMOS 또는 PMOS 트랜지스터로 구성되는 스위치 소자(221 내지 224)가, Y 전극 Y1 내지 Yn 중의 1개인 Y 전극 Yi에 대한, Y 전극 주사 드라이버 회로(202)의 드라이버 부분에 상당한다. 또한 예를 들면 NMOS 또는 PMOS 트랜지스터로 구성되는 스위치 소자(225 및 226)가, X 전극 X1 내지 Xn 중의 1개인 X 전극 Xi에 대한, X 전극 드라이버 회로(204)의 드라이버 부분에 상당한다.
스위치 소자(221 및 222)는, 어드레스 구동용의 스캔 전압 펄스(-Vd 레벨)를 Y 전극 Yi에 인가하기 위해 설치된다. 어드레스 구동 시에는, 소정 기간 스위치 소자(221 및 222)를 각각 차단 상태 및 도통 상태로 함으로써, Y 전극 Yi에 소정의 펄스 폭의 전위 -Vd를 스캔 전압 펄스로서 공급한다. 스위치 소자(223 및 224)는, 유지 구동용의 유지 전압 펄스(Vs 레벨)를 Y 전극 Yi에 인가하기 위해 설치된다. 유지 구동 시에는, 소정 기간 스위치 소자(223 및 224)를 각각 도통 상태 및 차단 상태로 함으로써, Y 전극 Yi에 소정의 펄스 폭의 전위 Vs를 유지 전압 펄스로서 공급한다. 유지 전압 펄스는 반복하여 인가된다.
또한 Y 전극 Yi는 다이오드(227)를 통하여 Y 전극 공통 리세트 전압 파형 발생 회로(203)에 접속되어 있다. Y 전극 공통 리세트 전압 파형 발생 회로(203)는, 리세트 전압을 생성하여, 모든 Y 전극 Y1 내지 Yn에 공통으로 리세트 전압을 공급한다.
스위치 소자(225 및 226)는, 유지 구동용의 유지 전압 펄스(Vs 레벨)를 X 전극 Xi에 인가하기 위해 설치된다. 유지 구동 시에는, 소정 기간 스위치 소자(225 및 226)를 각각 도통 상태 및 차단 상태로 함으로써, X 전극 Xi에 소정의 펄스 폭의 전위 Vs를 유지 전압 펄스로서 공급한다. 유지 전압 펄스는 반복하여 인가된다.
또한 X 전극 Xi는 다이오드(228)를 통하여 Y 전극 공통 리세트 전압 파형 발생 회로(205)에 접속되어 있다. Y 전극 공통 리세트 전압 파형 발생 회로(205)는, 리세트 전압을 생성하여, 모든 X 전극 X1 내지 Xn에 공통으로 리세트 전압을 공급한다.
본 발명에서는, 유지 구동용의 유지 전압 펄스를 Y 전극 Yi에 인가하기 위한 스위치 소자(223 및 224)는, 다른 Y 전극에 유지 구동용의 유지 전압 펄스를 인가하기 위한 스위치 소자와는 독립적으로 제어된다. 즉, 스위치 소자(223 및 224)의 컨트롤 게이트에 공급되는 신호는 Y 전극마다 상이하다. 또한 유지 구동용의 유지 전압 펄스를 X 전극 Xi에 인가하기 위한 스위치 소자(225 및 226)는, 다른 X 전극에 유지 구동용의 유지 전압 펄스를 인가하기 위한 스위치 소자와는 독립적으로 제어된다. 즉, 스위치 소자(225 및 226)의 컨트롤 게이트에 공급되는 신호는 X 전극마다 상이하다.
도 9는, 본 발명에 따른 구동 파형의 일례를 도시하는 신호 파형도이다. 우선 리세트 구동 기간에서, 최초로 Y 전극측에 대하여 공통 리세트 전압 파형 발생 회로를 동작시킴으로써, 램프 형상으로 상승하여 피크 전압 Vwy에 이르는 리세트 전압 펄스를 모든 Y 전극에 인가한다. 계속해서, X 전극측에 대하여 공통 리세트 전압 파형 발생 회로를 동작시킴으로써, 램프 형상으로 상승하여 피크 전압 Vwx에 이르는 리세트 전압 펄스를 모든 X 전극에 인가한다. 이와 같이, Y, X 전극에 대하여 교대로 리세트 전압 펄스를 인가함으로써, 양 전극간에서 형성되는 표시 셀에 존재하는 전하를 효과적으로 소거하는 것을 가능하게 하여 초기 상태에의 이행을 스무스하게 한다. 도 9에서는, Y 전극, X 전극의 순으로 리세트 전압 파형을 인가하도록 하고 있지만, 그 반대로 X 전극, Y 전극의 순으로 인가해도 되고, 각각의 피크 전압 Vwy, Vwx나 그 램프 경사의 정도는 적절하게, 최적화되어 설정된다.
다음으로, 어드레스 유지 구동 기간에서, 각 전극에 대하여 구동 펄스를 인가한다. 도 9에서는, 타이밍 Ti 부근을 확대하여, 표시 라인 Li(Y 전극 Yi 및 X 전극 Xi)의 근방에 대하여, 전압 파형의 모습을 도시하고 있다.
표시 라인 Li에 대해서는, 타이밍 Ti에서 어드레스 구동을 행한다. 상세하게는, Yi 전극에 대하여 스캔 전압 펄스(-Vd 레벨)를 인가함과 동시에, 선택된 어드레스 전극에 대하여 어드레스 전압 펄스(Va 레벨)를 인가함으로써, 표시 전극 Yi 상의 선택된 표시 셀에 벽전하를 형성하여, 유지 발광 상태로 이행시킨다. 그 후, 유지 전압 펄스(Vs 레벨)를 Vi/Xi 전극간에 교대로 인가하여, 형성된 벽전하를 반전시킴으로써 유지 발광 상태를 계속한다.
다음에 표시 라인 Li+1에 대해서는, 타이밍 Ti+1에서 어드레스 구동을 행하고, 그것에 계속하여 Yi+1/Xi+1 전극간에서 교대로 유지 구동을 행한다. 이 때, 표시 라인 Li+1용에 어드레스 전극에 인가되는 어드레스 전압 펄스(Va 레벨)는, 이미 유지 구동 상태에 들어가 있는 전극 Yi에 대한 유지 전압 펄스(Vs 레벨)와 동일한 타이밍에서 출력된다. 이 경우, Li+1용의 어드레스 전압 펄스가 Li의 유지 구동 동작에 영향을 주는 것이 우려된다.
그래서 도 9의 예에서는, Va와 Vs를 동일 극성으로 설정함으로써 전계가 가산되는 것을 피함과 함께, Va 레벨을 Vs레벨보다 상대적으로 낮게 하여 (예:Va<1/3Vs), 셀 내의 Va 레벨의 전계 강도를 약하게 하고 있다. 이에 의해, 셀내의 유지 구동용의 벽전하에의 영향을 경감할 수 있다.
도 10은, 본 발명에 따른 구동 파형의 다른 일례를 도시하는 신호 파형도이다. 도 10의 구동 파형은, 상기 설명한 어드레스 전압 펄스가 유지 구동 동작에 미치는 영향을 저감하는 구성으로 되어 있다.
도 10에서는, Y 전극의 유지 전압 펄스와 X 전극의 유지 전압 펄스가 서로 겹치도록 구성된다. 이에 의해, 유지 구동 기간 동안은 Y 전극/X 전극간에 유지 전압이 항상 인가되고 있는 상태로 되고, 형성된 벽전하가, Y 또는 X 전극측에 항상 가까이 끌어당겨진 상태로 된다. 이에 의해, 어드레스 전극에의 전압 인가에 의한 유지 구동 동작에의 영향을, 대략 무시할 수 있게 된다.
또한 도 9 및 도 10의 기본 구동 파형에서, 인접하는 표시 라인 Li와 Li+1 사이의 Xi 전극과 Yi+1 전극 사이에서는, 인가하는 유지 전압 펄스의 위상을 맞추도록 하고 있다. 이에 의해, Xi 전극과 Yi+1 전극간의 충방전 전력이 소비되지 않도록 하여, 소비 전력의 저감을 실현하고 있다.
도 11은, 본 발명에 따른 계조 구동 방법의 제1 실시예의 전체 프레임 구성을 도시하는 도면이다. 도 11에 도시하는 제1 실시예에서는, 500표시 라인의 패널에 대하여, 10분할의 10서브프레임 구성으로 하여, 963계조 표시를 실현한다.
10분할할 때에는, 전체 표시 라인을 위에서부터 순서대로 50라인씩 합침으로써 10개의 블록을 형성한다. 각 블록 내의 표시 라인에 대해서는, 동일한 지속 시간 즉 동일한 구동 횟수분, 유지 구동을 행하는 구성으로 한다. 예를 들면 표시 라인 L1 내지 L50의 모두에 대하여, 제1 서브프레임 SF1에서의 유지 구동 횟수는 451회로 설정된다. 또한 예를 들면 표시 라인 L151 내지 L200의 모두에 대하여, 제2 서브프레임 SF2에서의 유지 구동 횟수는 128회로 설정된다.
도 11에서, 각 서브프레임의 개시 타이밍에서 리세트 구동을 행하여, 전체 표시 셀을 초기화한다. 리세트 구동 후에는, 복수의 표시 라인에 대하여 순차적으로 어드레스(스캔) 동작과 유지 동작을 행하는 어드레스 유지 구동 기간으로 된다. 사선으로 도시되는 타이밍이, 표시 라인에 대하여 스캔 구동(어드레스 구동)을 행하는 타이밍에 상당한다. 서브프레임 및 블록으로 분할된 틀 내에 나타내어지는 수치는, 유지 구동수(서스테인 펄스수)이다.
도 12a 내지 도 12c는, 도 11의 프레임의 서브프레임의 구동 파형예를 도시하는 도면으로서, 각각 서브프레임 SF1, SF2, 및 SF10에 대하여 상세를 도시하고 있다.
전술한 바와 같이 1프레임 시간은 16.667㎳로 설정할 필요가 있고, 1서브프레임 시간은 1.667㎳로 된다. 이 1서브프레임 시간을, 리세트 구동 기간과 어드레스 유지 구동 기간으로 분할한다. 또한, 어드레스 유지 구동 기간은, 500표시 라인에 대한 어드레스 구동 500회분과, 마지막으로 어드레스 구동을 행한 표시 라인에 대한 유지 구동 1회분으로, 합계 501개의 타이밍 T1 내지 T501로 분할한다. 1개의 타이밍이 1개의 유지 구동 전압 펄스(1회의 유지 구동)에 상당한다.
도 12a에 도시하는 바와 같이, 제1 서브프레임 SF1에서는, 최초로 어드레스 구동을 행하는 블록은 표시 라인 L1 내지 L50이다. 표시 라인 L1로부터 어드레스 구동을 개시하여, 순서대로 다음의 표시 라인을 어드레스 구동해 간다. 타이밍 T50에서 표시 라인 L50의 어드레스 구동을 행한 후, 타이밍 T51로부터 이 표시 라인 L50에 대하여 유지 구동을 행하지만, 최종 타이밍이 T501이므로, 유지 구동의 최대 횟수는 451(=501-50)로 된다. 즉, 표시 라인 L1 내지 L50의 각각에 대하여, 어드레스 구동의 직후의 타이밍으로부터 유지 구동을 개시하여, 451회의 유지 구동을 실행한다. 도 12a에서는, 유지 구동 횟수를 SUS수로서 나타내고 있다.
다음에 어드레스 구동을 행하는 블록은 L51 내지 L100이며, 타이밍 T100에서 표시 라인 L100의 어드레스 구동을 행한 후, 타이밍 T101로부터 이 표시 라인 L100에 대하여 유지 구동을 행한다. 이 때, 표시 라인 L100에 대한 유지 구동은 최대 401회 실행 가능하지만, 이 예에서는, 제어가 비교적 용이한 2의 누승수인 256회의 유지 구동 횟수로 설정되어 있다. 즉, 표시 라인 L51 내지 L100의 각각에 대하여, 어드레스 구동 직후의 타이밍으로부터 유지 구동을 개시하여, 합계 256회의 유지 구동을 실행한다.
도 11에 도시하는 바와 같이, 표시 라인 L101 이후의 블록에 대해서도, 유지 구동 횟수는 2의 누승수로 설정하고 있으며, 각각 128, 64, …, 1회의 유지 구동 횟수로 된다. 이상 설명한 서브프레임 SF1이 종료하면, 서브프레임 SF2의 구동이 개시된다.
도 12b에 도시하는 바와 같이, 서브프레임 SF2에서는, 리세트 구동 후, 2번째의 블록의 선두인 표시 라인 L51로부터 어드레스 구동을 개시한다. 따라서 도 11에 도시하는 바와 같이, 유지 구동의 횟수는, 2번째의 블록에 대하여 451회, 3번 째의 블록에 대하여 256회, …, 10번째의 블록에 대하여 2회, 1번째의 블록에 대하여 1회로 된다.
도 12c에 도시하는 바와 같이, 서브프레임 SF10에서는, 리세트 구동 후, 10번째의 블록의 표시 라인으로부터 어드레스 구동을 개시한다. 따라서 도 11에 도시하는 바와 같이, 유지 구동의 횟수는, 10번째의 블록에 대하여 451회, 1번째의 블록에 대하여 256회, …, 9번째의 블록에 대하여 1회로 된다.
이와 같이 제1 실시예에서는, 500표시 라인의 패널을 10분할하여 10서브프레임 구성으로 한다. 이와 같이 하여 얻어지는 10개의 서브프레임으로부터 임의의 조합의 서브프레임을 선택하여 표시함으로써, 최대963(=451+256+128+64+32+16+8+4+2+1+1[점등 OFF 상태]) 계조의 표시가 가능하게 된다.
도 13은, 본 발명에 따른 계조 구동 방법의 제2 실시예의 전체 프레임 구성을 도시하는 도면이다. 도 13에 도시하는 제2 실시예에서는, 500표시 라인의 패널에 대하여, 10분할의 10서브프레임 구성으로 하여, 1024계조 표시를 실현한다.
제1 실시예와 마찬가지로, 10분할할 때에는, 전체 표시 라인을 위에서부터 순서대로 50라인씩 합침으로써 10개의 블록을 형성한다. 각 블록 내의 표시 라인에 대해서는, 동일한 지속 시간, 즉 동일한 구동 횟수분, 유지 구동을 행하는 구성으로 한다. 제2 실시예에서는, 최초로 어드레스 구동하는 표시 라인 블록에 대하여, 유지 구동 횟수를 512회로 설정한다.
도 14는, 도 13의 프레임의 서브프레임의 구동 파형예를 도시하는 도면이며, 대표예로서 서브프레임 SF1에 대하여 상세를 도시하고 있다.
도 14에 도시되는 바와 같이, 어드레스 유지 구동 기간은, 합계 562개의 타이밍 T1 내지 T562로 분할한다. 제1 서브프레임 SF1에서는, 최초로 어드레스 구동을 행하는 블록은 표시 라인 L1 내지 L50이다. 표시 라인 L1로부터 어드레스 구동을 개시하여, 순서대로 다음의 표시 라인을 어드레스 구동해 간다. 타이밍 T50에서 표시 라인 L50의 어드레스 구동을 행한 후, 타이밍 T51로부터 이 표시 라인 L50에 대하여 유지 구동을 행하지만, 최종 타이밍이 T562이므로, 유지 구동의 최대 횟수는 512(=562-50)로 된다. 즉, 표시 라인 L1 내지 L50의 각각에 대하여, 어드레스 구동 직후의 타이밍부터 유지 구동을 개시하여, 512회의 유지 구동을 실행한다.
이와 같이 제2 실시예에서는, 500표시 라인의 패널을 10분할하여 10서브프레임 구성으로 할 때에, 1024계조 표시를 실현하는 데에 필요한 수의 타이밍 T1 내지 T562로 어드레스 유지 구동 기간을 분할한다. 이와 같이 하여 얻어지는 10개의 서브프레임으로부터 임의의 조합의 서브프레임을 선택하여 표시함으로써, 1024(=512+256+128+64+32+16+8+4+2+1+1[점등 OFF 상태]) 계조의 표시가 가능하게 된다.
도 15는, 본 발명에 따른 계조 구동 방법의 제3 실시예의 전체 프레임 구성을 도시하는 도면이다. 도 15에 도시하는 제3 실시예에서는, 512표시 라인의 패널에 대하여, 16분할의 16서브프레임 구성으로 하여, 2048계조 표시를 실현한다.
16분할할 때에는, 전체 표시 라인을 위에서부터 순서대로 32라인씩 합침으로 써 16개의 블록을 형성한다. 각 블록 내의 표시 라인에 대해서는, 동일한 지속 시간, 즉 동일한 구동 횟수분, 유지 구동을 행하는 구성으로 한다. 제3 실시예에서는, 최초로 어드레스 구동하는 1번째의 표시 라인 블록으로부터 6번째의 표시 라인 블록까지에 대하여, 유지 구동 횟수를 256회로 설정한다. 또한 7번째의 표시 라인 블록부터 9번째의 표시 라인 블록까지에 대하여, 유지 구동 횟수를 128회로 설정한다. 10번째 내지 16번째의 표시 라인 블록에 대해서는, 각각 64, 32, 16, 8, 4, 2, 1회로 유지 구동 횟수가 설정된다.
도 16은, 도 15의 프레임의 서브프레임의 구동 파형예를 도시하는 도면이며, 대표예로서 서브프레임 SF1에 대하여 상세를 도시하고 있다.
도 16에 도시되는 바와 같이, 어드레스 유지 구동 기간은, 합계 513개의 타이밍 T1 내지 T513으로 분할한다. 서브프레임 SF1에서는, 표시 라인 L1로부터 어드레스 구동을 개시하여, 순서대로 다음의 표시 라인을 어드레스 구동해 간다. 타이밍 T512에서 표시 라인 L512의 어드레스 구동을 행한 후, 타이밍 T513에서 이 표시 라인 L512에 대하여 유지 구동을 행한다.
이와 같이 제3 실시예에서는, 512표시 라인의 패널을 16분할하여 16서브프레임 구성으로 하고, 타이밍 T1 내지 T512로 어드레스 유지 구동 기간을 분할한다. 이와 같이 하여 얻어지는 16개의 서브프레임으로부터 임의의 조합의 서브프레임을 선택하여 표시함으로써, 2048(=256×6+128×3+64+32+16+8+4+2+1+1[점등 OFF 상태]) 계조의 표시가 가능하게 된다.
상술한 각 서브프레임에 대한 유지 구동의 횟수의 설정은, 비교적 제어가 용 이한 2의 누승수를 선택하여, 이들을 조합함으로써, 실용상의 최고 레벨의 계조 표현이 가능한 2048계조의 표시를 실현하는 경우에 대하여 나타낸 것이다. 그러나 2의 누승수에 구애받지 않으면, 각 표시 라인 블록에 대하여 인가 가능한 유지 구동 횟수는, 최대 481(513-32)이며, 이 유지 구동 횟수를 조합하는 것이나, 제7 번째의 표시 라인 블록에 대해서도 256회의 유지 구동 횟수로 설정하는 것 등에 의해, 2048계조를 초과하는 계조 표현이 가능하게 되는 것은 물론이다.
도 17 및 도 18은, 본 발명에 따른 계조 구동 방법의 제4 실시예를 설명하기 위한 도면이다. 제4 실시예에서는 제1 실시예와 마찬가지로, 500표시 라인의 패널에, 10서브프레임 구성으로 963계조 표시를 실현하는 경우에 대하여 도시하고 있다. 그러나 제1 실시예와 달리, 동일 횟수의 유지 구동을 행하는 표시 라인 블록을 연속한 50개의 표시 라인으로 구성하는 것은 아니고, 10개마다 배치된 50개의 표시 라인으로 구성한다.
도 17은 서브프레임 SF1의 구성을 나타낸다. 도 17에 도시되는 바와 같이, 10개마다 배치된 표시 라인 L1, L11, L21, …, L491에 의해 제1 블록이 구성되며, 서브프레임 SF1에서 최초로 어드레스 구동된다. 제1 블록의 유지 구동 횟수(SUS수)는 451회이다. 2번째의 블록은 표시 라인 L2, L12, L22, …, L492에 의해 구성되며, 제1 블록에 이어서 어드레스 구동된다. 제2 블록의 유지 구동 횟수(SUS수)는 256회이다. 이하 마찬가지로 하여, 서브프레임 SF1에서는, 제1 내지 제10의 블록에 대하여, 각각 451회, 256회, 128회, 64회, 32회, 16회, 8회, 4회, 2회, 1회의 유지 구동 횟수가 할당된다.
도 18은 서브프레임 SF2의 구성을 나타낸다. 도 18에 도시되는 바와 같이, 10개마다 배치된 표시 라인 L2, L12, L22, …, L492로 구성되는 제2 블록이, 서브프레임 SF2에서 최초로 어드레스 구동된다. 제2 블록의 유지 구동 횟수(SUS수)는 451회이다. 다음으로 표시 라인 L3, L13, L23, …, L493에 의해 구성되는 제3 블록이 어드레스 구동된다. 제3 블록의 유지 구동 횟수(SUS수)는 256회이다. 이하 마찬가지로 하여, 서브프레임 SF2에서는, 제2 내지 제10 및 제1 블록에 대하여, 각각 451회, 256회, 128회, 64회, 32회, 16회, 8회, 4회, 2회, 1회의 유지 구동 횟수가 할당된다.
이와 같이 제4 실시예에서는, 10개마다의 표시 라인을 합침으로써 표시 라인 블록을 구성하고, 소정의 블록 순서에 따라서 어드레스 구동을 순차적으로 실행하고, 또한 동일한 블록에서는 동일 횟수의 유지 구동을 실행한다. 본 발명에서는, 1개의 표시 라인 블록을 구성하는 복수의 표시 라인을 선택할 때에, 특정한 선택의 방법에 한정되는 것이 아니라, 임의의 방법으로 표시 라인을 합쳐 표시 라인 블록을 구성하면 된다.
이상의 제4 실시예에 따르면, 표시 라인 블록이 덩어리 형상으로 되지 않고 분산 배치되므로, 연속하는 표시 라인에 대한 각각의 유지 구동 횟수가 분산되어 인가되게 되기 때문에, 연속하는 표시 라인 방향에 대하여 보다 원활한 계조 표시의 실현을 가능하게 한다.
도 19는, 본 발명에 따른 계조 구동 방법의 제5 실시예를 설명하기 위한 도면이며, 대표예로서 서브프레임 SF1에 관한 구동 파형을 도시하고 있다. 제5 실시 예에서는 제1 실시예와 마찬가지로, 500표시 라인의 패널에, 10서브프레임 구성으로 963계조 표시를 실현한다.
단 제1 실시예와 달리, 제5 실시예에서는, 유지 구동 파형으로서, 도 10에 도시되는 유지 구동 파형을 이용하고 있다. 즉, Y 전극의 유지 전압 펄스와 X 전극의 유지 전압 펄스가 서로 겹치도록 구성된다. 이에 의해, 유지 구동 기간 동안은 Y 전극/X 전극간에 유지 전압이 항상 인가되고 있는 상태로 되고, 형성된 벽전하가, Y 또는 X 전극측에 항상 가까이 끌어당겨진 상태로 된다. 이에 의해, 어드레스 전극에의 전압 인가에 의한 유지 구동 동작에의 영향을, 대략 무시할 수 있게 된다. 그 이외의 프레임 구성이나 서브프레임 구성에 대해서는, 제1 실시예와 동일하며, 그 설명은 생략한다.
도 20은, 상기 실시예를 실현하는 Y 전극 주사 드라이버 회로(202)의 구성의 일례를 도시하는 도면이다. 도 20의 Y 전극 주사 드라이버 회로(202)는, Y 드라이버(301-1 내지 301Q)를 포함한다. 이것은, 표시 라인을 Q개의 블록으로 분할하는 경우의 예에 대하여 나타내고 있다.
P번째의 Y 드라이버(301-P)는, 클럭 신호 YCLK-P, 주사 타이밍 신호 YD-SCAN-P, 및 Y 전극 유지 구동 타이밍 신호 YD-SUS-P를, Y 전극 제어부(213)로부터 수취한다. Y 전극 제어부(213)는, P번째의 블록을 어드레스 구동할 때에는, 클럭 신호 YCLK-P와 함께 주사 타이밍 신호 YD-SCAN-P를 Y 드라이버(301-P)에 공급한다. 또한 P번째의 블록을 유지 구동할 때에는, 클럭 신호 YCLK-P와 함께 Y 전극 유지 구동 타이밍 신호 YD-SUS-P를 Y 드라이버(301-P)에 공급한다. 또한 Y 드라이 버(301-1 내지 301-Q)에 공통으로, 공통 제어 신호가 공급된다.
도 21은, Y 드라이버(301-P)의 구성의 일례를 도시하는 도면이다. Y 드라이버(301-P)는, 유지 구동 시프트 레지스터(311), 스캔 구동 시프트 레지스터(312), 및 고압 출력 회로(OUT)(313-1 내지 313-k)를 포함한다. 이것은, 1개의 표시 라인 블록이 k개의 표시 라인에 대응하는 경우의 예에 대하여 나타내고 있으며, 고압 출력 회로(313-1 내지 313-k)가 k개의 Y 전극에 1대1로 결합된다. 이 고압 출력 회로의 최종 출력단의 기본적인 회로 구성에 대해서는, 전술한 도 8에 구체예를 도시하고 있으며, 설명은 생략한다.
유지 구동 시프트 레지스터(311)는 k개의 플립플롭 S1 내지 Sk를 포함한다. 유지 구동 시프트 레지스터(311)는, Y 전극 제어부(213)로부터 Y 전극 유지 구동 타이밍 신호 YD-SUS-P를 수취하면, 플립플롭 S1 내지 Sk에 Y 전극 유지 구동 타이밍 신호 YD-SUS-P를 순차적인 저장하여 전파시켜 간다. 이 순차적인 저장·전파 동작은 클럭 신호 YCLK-P에 동기하여 행하여진다.
스캔 구동 시프트 레지스터(312)는 k개의 플립플롭 S1 내지 Sk를 포함한다. 스캔 구동 시프트 레지스터(312)는, Y 전극 제어부(213)로부터 주사 타이밍 신호 YDSCAN-P를 수취하면, 플립플롭 S1 내지 Sk에 주사 타이밍 신호 YDSCAN-P를 순차적인 저장하여 전파시켜 간다. 이 순차적인 저장·전파 동작은 클럭 신호 YCLK-P에 동기하여 행하여진다.
고압 출력 회로(313-1 내지 313-k)는, 유지 구동 시프트 레지스터(311)의 플립플롭 S1 내지 Sk의 출력을 각각 수취함과 함께, 스캔 구동 시프트 레지스터(312) 의 플립플롭 S1 내지 Sk의 출력을 각각 수취한다. 또한 고압 출력 회로(313-1 내지 313-k)에는 공통으로, 공통 제어 신호가 공급된다.
고압 출력 회로(313-1 내지 313-k)의 각각은, 스캔 구동 시프트 레지스터(312)의 대응하는 플립플롭으로부터 수취하는 신호가 어서트 상태일 때에, Y 전극을 어드레스 구동 전압에 의해 구동한다. 이에 의해 어드레스 구동(스캔 구동)이 실현된다. 또한 고압 출력 회로(313-1 내지 313-k)의 각각은, 유지 구동 시프트 레지스터(311)의 대응하는 플립플롭으로부터 수취하는 신호가 어서트 상태일 때에, 공통 제어 신호에 기초하여 Y 전극을 유지 구동 전압에 의해 구동한다. 이에 의해 유지 구동이 실현된다. 이와 같이 고압 출력 회로(313-1 내지 313-k)는, 각각 별개의 타이밍을 나타내는 타이밍 제어 신호(유지 구동 시프트 레지스터(311) 내를 전파하는 Y 전극 유지 구동 타이밍 신호 YD-SUS-P)에 의해 유지 구동 타이밍이 제어된다.
도 22는, 도 20 및 도 21에 도시하는 Y 전극 주사 드라이버 회로에 의해 생성되는 신호 파형을 도시하는 도면이다. 도 22에 도시되는 바와 같이, 우선 리세트 신호(Y 전극 공통 리세트 전압 파형 발생 회로(203)에 의해 생성되는 신호)에 따라서, Y 전극 Y1 내지 Y3에 리세트 전압 파형이 인가된다. 그 후, 클럭 신호 YCLK-1, 주사 타이밍 신호 YD-SCAN-1, 및 Y 전극 유지 구동 타이밍 신호 YD-SUS-1이 Y 전극 제어부(213)로부터 공급되면, 주사 타이밍 신호 YD-SCAN-1에 따른 타이밍에서 Y 전극 Y1이 어드레스 구동(전압-Vd)된다. 그 후, 주사 타이밍 신호 YD-SCAN-1이 스캔 구동 시프트 레지스터(312) 내를 전파해 가는 것에 따라서, Y 전극 Y2, Y3, …이 순차적으로 어드레스 구동(전압-Vd)된다.
또한 Y 전극 유지 구동 타이밍 신호 YD-SUS-1에 따른 타이밍(Y 전극 유지 구동 타이밍 신호 YD-SUS-1의 HIGH 기간에 대응하는 타이밍)에서, Y 전극 Y1이 유지 구동(전압 Vs)된다. 그 후, Y 전극 유지 구동 타이밍 신호 YD-SUS-1이 유지 구동 시프트 레지스터(311) 내를 전파해 가는 것에 따라서, Y 전극 Y2, Y3, …이 순차적으로 유지 구동(전압 Vs)된다. 또한 짝수번째의 Y 전극의 유지 구동 펄스는, 공통 제어 신호 YSUS-EVEN의 펄스에 따라서 생성되고, 홀수번째의 Y 전극의 유지 구동 펄스는, 공통 제어 신호 YSUS-ODD의 펄스에 따라서 생성된다.
도 23은, 전술한 실시예를 실현하는 X 전극 드라이버 회로(204)의 구성의 일례를 도시하는 도면이다. 도 23의 X 전극 드라이버 회로(204)는, X 드라이버(401-1 내지 401-Q)를 포함한다. 이것은, 표시 라인을 Q개의 블록으로 분할하는 경우의 예에 대하여 나타내고 있다.
P번째의 X 드라이버(401-P)는, 클럭 신호 XCLK-P 및 X 전극 유지 구동 타이밍 신호 XD-SUS-P를, X 전극 제어부(214)로부터 수취한다. X 전극 제어부(214)는, P번째의 블록을 유지 구동하는 타이밍에서, 클럭 신호 XCLK-P와 함께 X 전극 유지 구동 타이밍 신호 XD-SUS-P를 X 드라이버(401-P)에 공급한다. 또한 X 드라이버(401-1 내지 401-Q)에 공통으로, 공통 제어 신호가 공급된다.
도 24는, X 드라이버(401-P)의 구성의 일례를 도시하는 도면이다. X 드라이버(401-P)는, 유지 구동 시프트 레지스터(411) 및 고압 출력 회로(OUT)(413-1 내지 413k)를 포함한다. 이것은, 1개의 표시 라인 블록이 k개의 표시 라인에 대응하는 경우의 예에 대하여 나타내고 있으며, 고압 출력 회로(413-1 내지 413-k)가 k개의 X 전극에 1대1로 결합된다. 이 고압 출력 회로의 최종 출력단의 기본적인 회로 구성에 대해서는, 전술한 도 8에 구체예를 나타내고 있으며, 설명은 생략한다.
유지 구동 시프트 레지스터(411)는 k개의 플립플롭 S1 내지 Sk를 포함한다. 유지 구동 시프트 레지스터(411)는, X 전극 제어부(214)로부터 X 전극 유지 구동 타이밍 신호 XD-SUS-P를 수취하면, 플립플롭 S1부터 순서대로, 플립플롭 S1 내지 Sk에 X 전극 유지 구동 타이밍 신호 XD-SUS-P를 순차적인 저장하여 전파시켜 간다. 이 순차적인 저장·전파 동작은 클럭 신호 XCLK-P에 동기하여 행하여진다.
고압 출력 회로(413-1 내지 413-k)는, 유지 구동 시프트 레지스터(411)의 플립플롭 S1 내지 Sk의 출력을 각각 수취한다. 또한 고압 출력 회로(413-1 내지 413-k)에는 공통으로, 공통 제어 신호가 공급된다.
고압 출력 회로(413-1 내지 413-k)의 각각은, 유지 구동 시프트 레지스터(411)의 대응하는 플립플롭으로부터 수취하는 신호가 어서트 상태일 때에, 공통 제어 신호에 기초하여 X 전극을 유지 구동 전압에 의해 구동한다. 이에 의해 유지 구동이 실현된다. 이와 같이 고압 출력 회로(413-1 내지 413-k)는, 각각 별개의 타이밍을 나타내는 타이밍 제어 신호(유지 구동 시프트 레지스터(411) 내를 전파하는 X 전극 유지 구동 타이밍 신호 XD-SUS-P)에 의해 유지 구동 타이밍이 제어된다.
도 25는, 도 23 및 도 24에 도시하는 X 전극 드라이버 회로에 의해 생성되는 신호 파형을 도시하는 도면이다. 도 25에 도시되는 바와 같이, 우선 리세트 신 호(Y 전극 공통 리세트 전압 파형 발생 회로(205)에 의해 생성되는 신호)에 따라서, X 전극 X1 내지 X3에 리세트 전압 파형이 인가된다. 그 후, 클럭 신호 XCLK-1 및 X 전극 유지 구동 타이밍 신호 XD-SUS-1이 X 전극 제어부(214)로부터 공급되면, X 전극 유지 구동 타이밍 신호 XD-SUS-1에 따른 타이밍(X 전극 유지 구동 타이밍 신호 XD-SDS-1의 HIGH 기간에 대응하는 타이밍)에서, X 전극 X1이 유지 구동(전압 Vs)된다. 그 후, X 전극 유지 구동 타이밍 신호 XD-SUS-1이 유지 구동 시프트 레지스터(411) 내를 전파해 가는 것에 따라서, X 전극 X2, X3, …이 순차적으로 유지 구동(전압 Vs)된다. 또한 짝수번째의 X 전극의 유지 구동 펄스는, 공통 제어 신호 XSUS-EVEN의 펄스에 따라서 생성되며, 홀수번째의 X 전극의 유지 구동 펄스는, 공통 제어 신호 XSUS-ODD의 펄스에 따라서 생성된다.
이상, 본 발명을 실시예에 기초하여 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 특허 청구의 범위에 기재된 범위 내에서 다양한 변형이 가능하다.
예를 들면, 상기 기재에서는, 3전극형 면방전 AC-PDP를 예로 하여 본 발명의 실시예에 대하여 설명하였다. 그러나 본 발명은 이 구성에 한정되는 것이 아니라, 마찬가지로 가스 방전을 이용한 2전극형 AC-PDP에 대해서도 적용 가능하다.
본 발명의 적어도 1개의 실시예에 따르면, 플라즈마 디스플레이 패널의 어드레스 구동과 유지 구동을 동시에 병행하여 실행하는 것을 가능하게 한다. 이것에 의해 충분한 어드레스 구동 기간 및 서스테인 구동 기간을 확보함과 함께, 전류 변 동이 적은 구동을 실현할 수 있다. 또한 구동을 고속화하여 구동 시간을 단축함으로써, 계조 표현력의 향상이나 고휘도 표시화 등의 표시 성능의 고도화를 도모할 수 있다.

Claims (16)

  1. 제1 방향으로 연장되는 복수의 제1 전극과, 상기 제1 방향으로 연장되는 복수의 제2 전극과, 상기 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널을 구동하는 회로로서,
    상기 복수의 제1 전극을 구동하는 제1 드라이버 회로와,
    상기 복수의 제2 전극을 구동하는 제2 드라이버 회로와,
    상기 복수의 제3 전극을 구동하는 제3 드라이버 회로와,
    상기 표시 셀을 선택하기 위해 상기 제3 전극에 어드레스 전압을 인가함과 함께 상기 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 동작을 실행하면서, 상기 표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 유지 구동 동작을 실행함으로써, 상기 어드레스 구동 동작과 상기 유지 구동 동작을 동시에 병행하여 실행하도록 상기 제1 내지 제3 드라이버 회로를 제어하는 제어 회로
    를 포함하고,
    상기 제1 드라이버 회로는,
    상기 복수의 제1 전극에 1대1로 결합되어 상기 유지 전압을 출력하는 복수의 제1 출력 회로와,
    상기 복수의 제1 출력 회로에 각각 결합되고, 상기 복수의 제1 출력 회로가 상기 유지 전압을 출력하는 타이밍을 제어하는 신호를 상기 복수의 제1 출력 회로마다 별개로 공급하는 회로를 포함하며,
    상기 제2 드라이버 회로는,
    상기 복수의 제2 전극에 1대1로 결합되어 상기 유지 전압을 출력하는 복수의 제2 출력 회로와,
    상기 복수의 제2 출력 회로에 각각 결합되고, 상기 복수의 제2 출력 회로가 상기 유지 전압을 출력하는 타이밍을 제어하는 신호를 상기 복수의 제2 출력 회로마다 별개로 공급하는 회로를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  2. 제1항에 있어서,
    상기 제1 드라이버 회로는 상기 주사 전압으로서 부극성(負極性) 전압을 상기 복수의 제1 전극에 인가하고, 상기 제3 드라이버 회로는 상기 어드레스 전압으 로서 정극성(正極性) 전압을 상기 복수의 제3 전극에 인가하고, 상기 제1 드라이버 회로 및 상기 제2 드라이버 회로는 각각 상기 유지 전압으로서 정극성 전압을 상기 복수의 제1 전극과 상기 복수의 제2 전극에 인가하도록 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  3. 제1항에 있어서,
    상기 유지 구동 동작에서 상기 제1 드라이버 회로에 의한 제1 전극에의 상기 유지 전압의 인가와 상기 제2 드라이버 회로에 의한 제2 전극에의 상기 유지 전압의 인가는 교대로 행하여지며, 또한 제1 전극에의 상기 유지 전압의 인가와 제2 전극에의 상기 유지 전압의 인가는 시간적으로 겹치는 부분이 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  4. 제1 방향으로 연장되는 복수의 제1 전극과, 상기 제1 방향으로 연장되는 복수의 제2 전극과, 상기 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널을 구동하는 회로로서,
    상기 복수의 제1 전극을 구동하는 제1 드라이버 회로와,
    상기 복수의 제2 전극을 구동하는 제2 드라이버 회로와,
    상기 복수의 제3 전극을 구동하는 제3 드라이버 회로와,
    상기 표시 셀을 선택하기 위해 상기 제3 전극에 어드레스 전압을 인가함과 함께 상기 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 동작을 실행하면서, 상기 표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 유지 구동 동작을 실행함으로써, 상기 어드레스 구동 동작과 상기 유지 구동 동작을 동시에 병행하여 실행하도록 상기 제1 내지 제3 드라이버 회로를 제어하는 제어 회로
    를 포함하고,
    서로 인접하는 제1 전극과 제2 전극에 상기 유지 전압을 인가하는 횟수는, 제1 타이밍에서 상기 주사 전압의 인가를 종료한 제1 전극에 대하여 제1 횟수이고, 상기 제1 타이밍보다 느린 제2 타이밍에서 상기 주사 전압의 인가를 종료한 제1 전극에 대하여 제2 횟수이며, 상기 제2 횟수는 제1 횟수보다도 적은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  5. 제1항에 있어서,
    상기 복수의 제1 전극에 상기 주사 전압을 순차적으로 인가해 가는 순서를 시간과 함께 변화시키도록 상기 제어 회로가 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  6. 제1항에 있어서,
    상기 어드레스 구동 동작의 실행을 종료한 후의 소정의 기간에서 상기 유지 구동 동작을 실행하도록 상기 제어 회로가 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  7. 삭제
  8. 제1 방향으로 연장되는 복수의 제1 전극과, 상기 제1 방향으로 연장되는 복수의 제2 전극과, 상기 제1 방향에 실질적으로 수직인 제2 방향으로 연장되는 복수의 제3 전극을 포함하는 전극군에 의해 적어도 표시 셀의 일부가 구성된 플라즈마 디스플레이 패널을 구동하는 방법으로서,
    상기 복수의 제1 전극 및 상기 복수의 제2 전극에 리세트 전압을 인가하는 리세트 구동 단계와,
    상기 표시 셀을 선택하기 위해 상기 제3 전극에 어드레스 전압을 인가함과 함께 상기 복수의 제1 전극에 주사 전압을 순차적으로 인가해 가는 어드레스 구동 단계와,
    표시 셀의 방전을 유지하기 위해 서로 인접하는 제1 전극과 제2 전극에 유지 전압을 인가하는 동작을 실행하는 유지 구동 단계
    를 포함하며,
    상기 어드레스 구동 단계와 상기 유지 구동 단계를 적어도 부분적으로 동시에 병행하여 실행하고,
    상기 유지 구동 단계에서, 서로 인접하는 제1 전극과 제2 전극에 상기 유지 전압을 인가하는 횟수는, 제1 타이밍에서 상기 주사 전압의 인가를 종료한 제1 전극에 대하여 제1 횟수이고, 상기 제1 타이밍보다 느린 제2 타이밍에서 상기 주사 전압의 인가를 종료한 제1 전극에 대하여 제2 횟수이며, 상기 제2 횟수는 제1 횟수보다도 적은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서,
    상기 어드레스 구동 단계에서, 상기 주사 전압으로서 부극성 전압을 상기 복수의 제1 전극에 인가함과 함께 상기 어드레스 전압으로서 정극성 전압을 상기 복수의 제3 전극에 인가하고, 상기 유지 구동 단계에서, 상기 유지 전압으로서 정극성 전압을 상기 복수의 제1 전극과 상기 복수의 제2 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제8항에 있어서,
    상기 유지 구동 단계에서 제1 전극에의 상기 유지 전압의 인가와 제2 전극에의 상기 유지 전압의 인가는 교대로 행하여지며, 또한 제1 전극에의 상기 유지 전압의 인가와 제2 전극에의 상기 유지 전압의 인가는 시간적으로 겹치는 부분이 있도록 상기 유지 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  11. 삭제
  12. 제8항에 있어서,
    상기 어드레스 구동 단계의 실행을 종료한 후의 소정의 기간에서 상기 유지 구동 단계가 이어서 실행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제8항에 있어서,
    상기 리세트 구동 단계, 상기 어드레스 구동 단계, 및 상기 유지 구동 단계를 1개의 세트로 하여 서브프레임을 구성하고, 상기 서브프레임을 소정의 횟수 반복하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 제13항에 있어서,
    상기 어드레스 구동 단계에서 상기 복수의 제1 전극에 상기 주사 전압을 순차적으로 인가해 가는 순서를 상기 서브프레임마다 변화시키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  15. 제13항에 있어서,
    상기 서브프레임을 상기 소정의 횟수 반복함으로써 1개의 필드를 구성하고, 상기 소정의 횟수는 N(2이상의 자연수)이며, 임의의 서로 인접하는 제1 전극과 제2 전극에는, 상기 N개의 서브프레임에서, 상기 유지 전압이 각각 2O 내지 2N회 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  16. 삭제
KR1020060130086A 2005-12-19 2006-12-19 플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법 KR100828862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005365098A JP2007171285A (ja) 2005-12-19 2005-12-19 プラズマディスプレイ装置、プラズマディスプレイパネルの駆動回路、及びプラズマディスプレイパネルの駆動方法
JPJP-P-2005-00365098 2005-12-19

Publications (2)

Publication Number Publication Date
KR20070065243A KR20070065243A (ko) 2007-06-22
KR100828862B1 true KR100828862B1 (ko) 2008-05-09

Family

ID=37882313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130086A KR100828862B1 (ko) 2005-12-19 2006-12-19 플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법

Country Status (5)

Country Link
US (1) US20070139306A1 (ko)
EP (1) EP1798715A2 (ko)
JP (1) JP2007171285A (ko)
KR (1) KR100828862B1 (ko)
CN (1) CN100487772C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072190A1 (ja) * 2007-12-04 2009-06-11 Hitachi, Ltd. プラズマディスプレイパネルの駆動回路装置、及びプラズマディスプレイ装置
US20110037792A1 (en) * 2008-04-28 2011-02-17 Toshikazu Wakabayashi Method for driving plasma display panel and plasma display device
WO2010018620A1 (ja) * 2008-08-12 2010-02-18 株式会社日立製作所 プラズマディスプレイ装置
JP2012181219A (ja) * 2009-06-12 2012-09-20 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20120086349A (ko) * 2009-12-14 2012-08-02 파나소닉 주식회사 플라즈마 디스플레이 장치의 구동 방법, 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 시스템
JPWO2011074227A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011010A (ja) 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 直流型気体放電パネルのメモリ駆動方法
JPH10149132A (ja) 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
KR20030072115A (ko) * 2002-03-05 2003-09-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040069054A (ko) * 2003-01-28 2004-08-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050035727A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2005250219A (ja) 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011010A (ja) 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 直流型気体放電パネルのメモリ駆動方法
JPH10149132A (ja) 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
KR20030072115A (ko) * 2002-03-05 2003-09-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040069054A (ko) * 2003-01-28 2004-08-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050035727A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2005250219A (ja) 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
EP1798715A2 (en) 2007-06-20
JP2007171285A (ja) 2007-07-05
US20070139306A1 (en) 2007-06-21
KR20070065243A (ko) 2007-06-22
CN1987967A (zh) 2007-06-27
CN100487772C (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
KR100828862B1 (ko) 플라즈마 디스플레이 패널의 구동 회로, 및 플라즈마 디스플레이 패널의 구동 방법
JP2004054038A (ja) プラズマディスプレイの駆動回路及びプラズマディスプレイパネル
JPWO2009066423A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20030074120A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100342280B1 (ko) 표시 장치 및 그 구동 방법
JP2001306029A (ja) Ａｃ型ｐｄｐの駆動方法
JP5131241B2 (ja) プラズマディスプレイパネルの駆動方法
JP4188898B2 (ja) ディスプレイパネル駆動方法および装置
JP2006267912A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JPWO2010029666A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20080011031A (ko) 플라즈마 디스플레이 장치
WO2011007563A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2005301053A (ja) プラズマディスプレイパネルの駆動方法、駆動回路及び駆動プログラム
JP5024482B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101073173B1 (ko) 플라즈마 디스플레이 장치
WO2011058750A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2005157338A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2008010302A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
WO2012073477A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法
KR100489879B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040040957A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2006011299A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
WO2009139163A1 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee