KR100827506B1 - 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법 - Google Patents

이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법 Download PDF

Info

Publication number
KR100827506B1
KR100827506B1 KR1020060042482A KR20060042482A KR100827506B1 KR 100827506 B1 KR100827506 B1 KR 100827506B1 KR 1020060042482 A KR1020060042482 A KR 1020060042482A KR 20060042482 A KR20060042482 A KR 20060042482A KR 100827506 B1 KR100827506 B1 KR 100827506B1
Authority
KR
South Korea
Prior art keywords
exposure
resist film
immersion lithography
semiconductor device
layer
Prior art date
Application number
KR1020060042482A
Other languages
English (en)
Other versions
KR20070109468A (ko
Inventor
복철규
전현숙
엄태승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060042482A priority Critical patent/KR100827506B1/ko
Priority to US11/647,323 priority patent/US7910291B2/en
Publication of KR20070109468A publication Critical patent/KR20070109468A/ko
Application granted granted Critical
Publication of KR100827506B1 publication Critical patent/KR100827506B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법에 관한 것으로, 반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성한 다음 레지스트막의 전면에 산이 풍부한 노광층을 미리 형성시켜 놓음으로써, 이머젼 리소그라피를 이용한 노광 후 노광층 표면에 발생하는 워터 마크에 의해 노광층 중의 산의 일부가 소모되더라도 여분의 산이 노광층에 남아 있기 때문에 T-탑 또는 패턴 브릿지와 같은 패턴 불량이 발생하지 않도록 할 수 있다.

Description

이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법{Manufacturing Method of Semiconductor Device Using Immersion Lithography Process}
도 1a 내지 도 1e 는 종래 기술에 따른 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법을 도시하는 공정도.
도 2 는 종래 기술에 따른 이머젼 리소그라피 공정을 이용한 경우에 발생하는 워터 마크 디펙트를 보여주는 SEM 사진.
도 3a 및 도 3b 는 종래 기술에 따른 이머젼 리소그라피 공정에서 물방울의 발생 과정을 도시하는 개략도.
도 4 는 종래 기술에 따른 이머젼 리소그라피 공정에서 물방울에 의한 디펙트 발생 메카니즘을 도시하는 개략도.
도 5a 내지 도 5d 는 종래 기술에 따른 이머젼 리소그라피 공정에서 워터 마크에 의한 T-탑 패턴 형성 메카니즘을 도시하는 개략도.
도 6a 내지 도 6f 는 본 발명에 따른 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 웨이퍼 12, 112 : 레지스트막
14, 114 : 노광 마스크 16, 116 : 노광 렌즈
18, 118 : 물 20, 120 : 노광 영역
22, 122 : 비노광 영역 24, 124 : 물방울
26, 126 : 워터 마크 28 : 노광 스테이지
30 : 이물질 32 : 포토레지스트 수지
34 : 용해 억제제 36 : 광산발생제
140 : 노광층 150 : 물 분사기
본 발명은 이머젼 리소그라피 (immersion lithography) 공정을 이용한 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성한 다음 레지스트막의 전면에 산이 풍부한 노광층을 미리 형성시켜 놓음으로써 이머젼 리소그라피 공정시 워터 마크 (water mark)에 의해 발생하는 패턴 불량을 방지할 수 있는 반도체 소자 제조방법에 관한 것이다.
점차 미세화되는 반도체 소자를 제조하기 위하여 패턴의 크기 또한 점차 작아지는 추세이다. 그동안 미세한 패턴을 얻기 위해서 노광 장비와 그에 대응하는 레지스트를 개발하는 방향으로 연구가 진행되어 왔다.
노광 장비에 있어서, 노광 광원은 주로 248㎚ 파장의 KrF 또는 193㎚ 파장의 ArF 광원이 생산 공정에 적용되었으나, 점차 F2 (157㎚) 또는 EUV (13nm) 등과 같이 단파장화 광원과 렌즈 개구수 (numerical aperture)를 증대시키기 위한 노력이 시도되고 있다.
하지만, F2 등 새로운 광원을 채용하는 경우에는 새로운 노광 장치가 필요하게 되므로 제조 비용 면에서 효율적이지 못하고, 개구수를 증대시키는 방안 또한 초점 심도 폭이 저하되는 문제가 있다.
최근, 이러한 문제를 해결하기 위하여 이머젼 리소그라피 공정이 개발되었다. 기존 노광 공정의 경우 노광 장비에서 노광 렌즈와 레지스트막이 형성된 웨이퍼 중간의 노광 빔의 매체로서 굴절률 1.0의 값을 갖는 공기를 사용하는 반면, 상기 이머젼 리소그라피 공정은 중간 매체로서 1.0 이상의 굴절률을 갖는 물(H2O) 또는 유기 용매 등의 유체들을 사용함으로써, 같은 노광 파장의 광원을 사용해도 보다 단파장의 광원을 사용하거나 높은 개구수의 렌즈를 이용한 것과 같은 효과를 달성할 수 있으며, 초점 심도의 저하도 없다.
상기 이머젼 리소그라피 공정은 초점 심도를 현저히 개선할 수 있고, 기존 노광원을 사용하더라도 더 작은 60nm 이하의 미세 패턴을 형성할 수 있다는 장점이 있다.
종래 기술에 따른 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법은 도 1a 를 참조하면, 반도체 웨이퍼(10) 상의 피식각층(미도시) 상부에 레지스트막(12)을 형성한 다음, 상기 레지스트막(12)을 소프트 베이크한다.
도 1b 를 참조하면, 노광 마스크(14)와 이머젼 리소그라피용 노광 장비를 이 용한 노광 공정을 수행한다. 상기 노광 장비의 노광 렌즈(16)와 레지스트막(12)이 형성된 웨이퍼(10) 중간의 노광 빔의 매체로서 물(H2O)(18)이 사용됨을 알 수 있다. 이때 레지스트막(12)으로부터 광산발생제, 퀀쳐 (quencher) 등의 성분이 빠져 나와 물(18)에 용해되고, 이 오염된 물(18)은 렌즈(16) 표면을 오염시킴으로써 패턴 선폭의 균일도를 저하시킨다.
도 1c 를 참조하면, 상기 노광 공정의 결과 레지스트막(12)에 노광 영역(20)과 비노광 영역(22)이 형성되고, 레지스트막(12) 표면에는 물방울(24)이 생긴다.
도 1d 를 참조하면, 상기 결과물을 베이크한다. 그 결과, 물방울(24)이 증발하여 워터 마크(26)로 남는다. 워터 마크(26)는 노광 영역(20)의 산을 소모시킴으로써 베이크 공정을 하는 동안에 포토레지스트 수지에 붙어 있는 용해 억제제가 탈리되는 반응을 일어나지 못하게 한다. 탈리 반응이 일어나지 않으면 노광 영역(20)이 현상액에 녹지 않게 된다.
도 1e 를 참조하면, 상기 결과물을 현상하여 원하는 패턴을 얻는다. 그 결과, 레지스트막(12) 표면에 존재하는 워터 마크(26) 하부의 노광 영역(20)이 현상액에 녹지 않아 T-탑 형상의 패턴이 형성되는 디펙트가 발생한다.
도 2 는 종래 기술에 따른 이머젼 리소그라피 공정을 이용한 경우에 발생하는 워터 마크 디펙트를 보여주는 SEM 사진이다.
상기 종래 기술에 따른 이머젼 리소그라피 공정에서 물방울의 발생 과정을 도 3a 및 도 3b 를 참조하여 보다 구체적으로 살펴보면 다음과 같다.
도 3a 는 스캐너 방식의 노광 장비를 이용한 노광 공정시 노광 스테이지(28)가 정지된 상태를 나타낸다.
이에 대해 도 3b 는 노광 스테이지(28)가 스캐닝되어 우측으로 이동한 상태로서, 정지되어 있던 스테이지(28)가 스캐닝되면서 물방울(24)이 발생한다. 스테이지(28)가 우측으로 움직이면 물(18)의 메니스커스는 좌측으로 휘면서 터지게 되는데, 이때 생긴 물방울(24)들이 레지스트막(12)의 표면으로 떨어지는 것이다.
메니스커스는 스테이지(28)의 스캔 속도가 빠를수록 잘 터지기 때문에 물방울(24)도 그 만큼 많이 발생한다. 그러나 반도체 공정에서는 물방울(24)이 증가되더라도 생산성을 높이기 위해 스캐너의 스캔 속도를 올릴 수 밖에 없어 이머젼 리소그라피 공정에서는 물방울(24)에 의한 디펙트를 제거할 수 있는 방법의 개발이 필수적이다.
상기한 바와 같이 레지스트막(12)의 표면에 물방울(24)이 있으면 후속 공정 중에 워터 마크(26)를 만들고 이 워터 마크(26)는 디펙트를 만드는데, 이처럼 물방울(26)에 의한 디펙트 형성 메카니즘을 도 4 를 참조하여 설명한다. 도 4 에 있어서, 상단의 도면은 평면도이고 하단의 도면은 측면도이다.
물이 증발되면서 물방울(24)의 크기가 점점 작아지게 되는데, 도 4 의 (a) 는 노광 후 베이크 하기 전 물방울(24)이 형성된 초기 상태로서 물방울(24) 속에는 아무런 이물질이 없음을 나타낸다. (b) 및 (c) 는 노광 후 베이크 공정 중의 상태로서 물방울(24)이 증발되면서 그 크기가 작아질 뿐만 아니라, 레지스트막(12) 표면으로부터 이물질(30)이 물방울 속으로 점점 녹아 들어오게 된다. (d) 는 노광 후 베이크 공정 후의 상태로서 물이 완전히 증발되고 레지스트막(12)으로부터 나온 이물질(30)만이 남은 상태로서, 이물질(30)의 성분은 포토레지스트의 종류에 따라 다르지만 주로 불소(F), 황(S) 으로, 후속 현상 공정에서 용해되지 않고 디펙트로 남는다.
또한, 종래 기술에 따른 이머젼 리소그라피 공정에서 워터 마크에 의해 T-탑 형상의 패턴이 형성되는 메카니즘을 도 5a 내지 도 5d 를 참조하여 설명한다.
도 5a 는 반도체 웨이퍼(10) 상의 피식각층(미도시) 상부에 레지스트막(12)을 도포한 후 베이크를 실시한 상태로서, 레지스트막(12)은 용해 억제제(34)가 붙어 있는 포토레지스트 수지(32)와 광산 발생제(36)로 구성된다.
도 5b 는 이머젼 리소그라피 노광 장비로 노광시킨 후의 상태로서, 레지스트막(12) 표면에 워터 마크(26)가 발생되어 있고 레지스트막(12)의 노광 영역(20)에는 광산 발생제(36)로부터 나온 산(H+)이 존재하는데, 이때 노광 영역(20) 표면의 산은 워터 마크(26)에 용해되어 사라진다.
도 5c 는 노광 후 베이크를 실시한 후의 상태로서, 산이 촉매 역할을 하여 포토레지스트 수지(32)로부터 용해 억제제(34)를 탈리시키는데, 이때 노광 영역(20)에는 산이 존재하지 않기 때문에 탈리 반응이 일어나지 않는다.
도 5d 는 T-탑 형상의 패턴이 형성된 것을 도시하는 것으로, 워터 마크(26)가 발생된 부분에는 산이 없어서 탈리 반응이 일어나지 않기 때문에 현상액에 용해되지 않아 패턴이 T-탑의 형상으로 형성됨을 알 수 있다. 한편, 레지스트막(12)의 비노광 영역(22) 역시 포토레지스트 수지(32)와 용해 억제제(34)가 탈리되지 않고 붙어 있기 때문에 TMAH 수용액과 같은 현상액에 녹지 않는 것이다.
이에 본 발명자들은 활발한 연구를 거듭한 결과, 고가의 장비 개발 없이도 상기한 종래의 문제점을 극복할 수 있는 이머젼 리소그라피 공정에 의해 워터 마크 디펙트를 해결할 수 있는 반도체 소자 제조방법을 개발하여 본 발명을 완성하였다.
본 발명은 상기와 같이 이머젼 리소그라피 공정 시에 워터 마크 디펙트 현상이 발생하는 문제점을 해결하기 위해 안출된 것으로서, 이머젼 리소그라피 공정시 워터 마크에 의해 발생하는 패턴 불량을 방지할 수 있는 반도체 소자 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성한 다음 이머젼 리소그라피를 이용한 노광 공정 전에 상기 레지스트막을 전면 노광하는 단계를 포함하는 반도체 소자 제조방법을 제공한다.
구체적으로 본 발명에 따른 반도체 소자 제조방법은
반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성하는 단계;
상기 레지스트막을 전면 노광하는 단계;
이머젼 리소그라피용 노광 장비를 이용한 노광 공정을 수행하는 단계;
상기 결과물을 베이크하는 단계; 및
상기 결과물을 현상하여 원하는 패턴을 얻는 단계를 포함한다.
상기 전면 노광 공정은 1 내지 5 mJ/㎠ 의 노광 에너지를 사용하여 상기 레지스트막 상부 표면의 소정 두께 만큼이 노광되도록 제어하는 것으로, 이때의 두께는 상기 레지스트막 두께의 2 내지 3 % 이다.
또 상기 방법은 레지스트막 형성 후 노광 공정 전에 레지스트막 표면을 탈이온수로 처리하는 프리 소우크 (pre-soak) 공정을 더 수행할 수 있다.
또한 상기 노광 공정은 광원으로 G-라인 (436㎚), i-라인 (365㎚), KrF (248㎚), ArF (193㎚), F2 (157㎚) 및 EUV (13㎚) 로 이루어진 군으로부터 선택된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 단 실시예는 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.
도 6a 내지 도 6f 는 본 발명에 따른 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법을 도시하는 공정도이다.
도 6a 를 참조하면, 반도체 웨이퍼(110) 상의 피식각층(미도시) 상부에 ArF 포토레트 (TOK사 TARF-P6111)를 0.1 내지 0.2 ㎛ 의 두께로 코팅하고 130℃ 에서 90 초간 소프트 베이크 하여 레지스트막(112)을 형성한다. 상기 ArF 포토레지스트로는 TOK사의 TARF-P6111 외에 JSR사의 TCX-015, 신에쯔사의 IOC-73 등 모든 종류의 이머젼 레지스트의 사용이 가능하다.
도 6b 를 참조하면, 레지스트막(112)을 1 내지 5 mJ/㎠ 의 노광 에너지로 전 면 노광하여 레지스트막(112) 상부 표면의 소정 두께 만큼이 노광되도록 제어하는 것으로, 이때의 소정 두께란 레지스트막(112) 두께의 2 내지 3 % 로서 0.002 내지 0.006 ㎛ 의 노광층(140)이 형성된다. 이 노광층(140)은 후속 공정에서 발생하는 워터 마크를 제거하기 위한 희생막으로 사용된다. 이로 인해, 최종 레지스트 패턴의 두께 감소가 불가피하지만 그 만큼 초기에 레지스트막(112)의 두께를 0.1 내지 0.2 ㎛ 로 두껍게 형성함으로써 보상이 가능하다.
도 6c 를 참조하면, 물 분사기(140)로부터 탈이온수를 분사시켜 레지스트막(112) 표면을 20초 이상 씻어준다. 이는 노광층(140) 표면에 존재하는 광산발생제나 퀀쳐 등의 성분을 노광 마스크를 이용한 선택적 노광 공정 전에 미리 제거시키는 프리 소우크 (pre-soak) 공정이다.
이러한 프리 소우크 공정에 의해 노광 렌즈가 오염되는 것을 줄여서 노광 균일도를 개선시킬 수 있고, 그 결과 패턴 선폭의 균일도를 향상시킬 수 있게 된다. 또한 노광 렌즈의 오염을 줄이면 렌즈의 세정 주기가 단축되어 렌즈 수명이 길어지므로 노광 장비의 수명이 길어진다.
도 6d 를 참조하면, 노광 마스크(114)와 이머젼 리소그라피용 노광 장비를 이용한 노광 공정을 수행한다. 상기 노광 공정의 광원으로는 G-라인 (436㎚), i-라인 (365㎚), KrF (248㎚), ArF (193㎚), F2 (157㎚) 또는 EUV (13㎚) 을 사용한다.
상기 노광 장비의 노광 렌즈(116)와 레지스트막(112)이 형성된 웨이퍼(110) 중간의 노광 빔의 매체로서 물(H2O)(118)이 사용됨을 알 수 있다. 상기 노광 공정의 결과 레지스트막(112)과 노광층(140)에 노광 영역(120)과 비노광 영역(122)이 형성되고, 노광층(140)의 표면에는 물방울(124)이 생긴다.
즉, 도 6d 는 노광 스테이지(미도시)가 스캐닝되어 우측으로 이동한 상태로서, 정지되어 있던 스테이지가 스캐닝되면서 물방울(124)이 발생한 것이다. 스테이지가 우측으로 움직이면 물(118)의 메니스커스는 좌측으로 휘면서 터지게 되는데, 이때 생긴 물방울(124)들이 노광층(140)의 표면으로 떨어진다.
도 6e 를 참조하면, 베이크 하기 전까지의 딜레이 시간 동안 물방울(124)이 증발하여 워터 마크(126)로 남는다. 상기 결과물을 130℃ 에서 90 초간 베이크한다. 그 결과, 노광층(140) 표면의 워터 마크(126)가 산을 소모시키더라도 노광층(140) 에는 여분의 산이 존재하기 때문에 베이크 하는 동안에 노광층(140)에는 탈리 반응이 일어난다.
도 6f 를 참조하면, TMAH 2.38 wt% 수용액을 사용하여 20초 이상 현상 공정을 수행하면 노광 영역(120)의 레지스트 및 노광층(140)과, 비노광 영역(122) 상부의 노광층(140)이 상기 현상액에 용해되어 비노광 영역(122)의 레지스트만이 패턴으로 남게 되어 원하는 포토레지스트 패턴이 형성된다.
한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에서는 반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성한 다음 레지스트막의 전면에 산이 풍부한 노광층을 미리 형성시켜 놓음으로써, 이머젼 리소그라피를 이용한 노광 후 노광층 표면에 발생하는 워터 마크에 의해 노광층 중의 산의 일부가 소모되더라도 여분의 산이 노광층에 남아 있기 때문에 T-탑 또는 패턴 브릿지와 같은 패턴 불량이 발생하지 않도록 할 수 있고, 그 결과 반도체 생산 수율이 향상된다.
아울러, 본 발명에서는 이머젼 리소그라피를 이용한 노광 공정 전에 프리 소우크 공정을 수행함으로써 노광 렌즈가 오염되는 것을 줄여서 노광 균일도를 개선시킬 수 있고, 그 결과 패턴 선폭의 균일도를 향상시킬 수 있게 된다. 또한 노광 렌즈의 오염을 줄이면 렌즈의 세정 주기가 단축되어 렌즈 수명이 길어지므로 노광 장비의 수명이 길어진다.

Claims (7)

  1. 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법에 있어서,
    반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성한 다음 이머젼 리소그라피를 이용한 노광 공정 전에 상기 레지스트막을 전면 노광하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서, 상기 방법은
    반도체 웨이퍼 상의 피식각층 상부에 레지스트막을 형성하는 단계;
    상기 레지스트막을 전면 노광하는 단계;
    이머젼 리소그라피용 노광 장비를 이용한 노광 공정을 수행하는 단계;
    상기 결과물을 베이크하는 단계; 및
    상기 결과물을 현상하여 원하는 패턴을 얻는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전면 노광 공정은 1 내지 5 mJ/㎠ 의 노광 에너지를 사용하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전면 노광 공정은 상기 레지스트막 상부 표면의 소정 두께 만큼 노광되도록 제어되는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제 4 항에 있어서,
    상기 두께는 상기 레지스트막 두께의 2 내지 3 % 인 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 방법은 레지스트막 형성 후 노광 공정 전에 레지스트막 표면을 탈이온수로 처리하는 프리 소우크 (pre-soak) 공정을 더 수행하는 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 노광 공정은 광원으로 G-라인 (436㎚), i-라인 (365㎚), KrF (248㎚), ArF (193㎚), F2 (157㎚) 및 EUV (13㎚) 로 이루어진 군으로부터 선택된 것을 이용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020060042482A 2006-05-11 2006-05-11 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법 KR100827506B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060042482A KR100827506B1 (ko) 2006-05-11 2006-05-11 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법
US11/647,323 US7910291B2 (en) 2006-05-11 2006-12-29 Method for manufacturing semiconductor device using immersion lithography process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042482A KR100827506B1 (ko) 2006-05-11 2006-05-11 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20070109468A KR20070109468A (ko) 2007-11-15
KR100827506B1 true KR100827506B1 (ko) 2008-05-06

Family

ID=38685539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042482A KR100827506B1 (ko) 2006-05-11 2006-05-11 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법

Country Status (2)

Country Link
US (1) US7910291B2 (ko)
KR (1) KR100827506B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002229A (ko) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 이머젼 리소그래피 공정을 이용한 포토레지스트의 패턴형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501227B2 (en) * 2005-08-31 2009-03-10 Taiwan Semiconductor Manufacturing Company System and method for photolithography in semiconductor manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002229A (ko) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 이머젼 리소그래피 공정을 이용한 포토레지스트의 패턴형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국특허공개공보 1020060002229호

Also Published As

Publication number Publication date
US7910291B2 (en) 2011-03-22
KR20070109468A (ko) 2007-11-15
US20070264593A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US9012132B2 (en) Coating material and method for photolithography
US8137893B2 (en) Chemical trim of photoresist lines by means of a tuned overcoat
US8067148B2 (en) Pattern forming method
JP2006235230A (ja) レジストパターン形成方法および半導体装置の製造方法
JP2001023893A (ja) フォトレジストパターンの形成方法
KR20060133976A (ko) 침액 리소그래피 방법 및 그 중간 생성물
KR20040094706A (ko) 이중 파장을 이용한 자기정렬 패턴 형성 방법
US9651870B2 (en) Method and tool of lithography
US20130330672A1 (en) Method for enhancing lithographic imaging of isolated and semi-isolated features
KR100827506B1 (ko) 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법
KR20070109467A (ko) 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법
US20040063003A1 (en) Method of producing a patterned photoresist used to prepare high performance photomasks
KR20050110891A (ko) 리소그래피 공정의 감광막 패턴 형성 방법
JP4376574B2 (ja) パターン形成方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
CN111856888A (zh) 一种增强密集图形光刻分辨率的方法
KR20070109466A (ko) 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법
JP3861851B2 (ja) レジストパターン形成方法および半導体装置の製造方法
JP3901645B2 (ja) パターン形成方法
US20070264599A1 (en) Method for manufacturing semiconductor device using immersion lithography process with filtered air
JP2005221801A (ja) レジストパターン形成方法
KR20070071434A (ko) 반도체 소자의 제조방법
KR100598296B1 (ko) 감광막 패턴 형성 방법
JP6089667B2 (ja) レジスト付きフォトマスクブランクスの製造方法、および、フォトマスクの製造方法
JP2005250084A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee