KR20070071434A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 필드(field) 영역을 제외한 웨이퍼 에지부를 블랭크(blank) 레티클로 노광하여 EBR(Edge Bead Removal) 처리를 함으로써 웨이퍼 에지부에서의 패턴 불량을 방지하고, 공정 수율을 높일 수 있는 기술이다.

EBR, 필드

Description

반도체 소자의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 도시한 단면도.

도 2a는 도 1c에 도시된 (A)부분을 확대 도시한 사진도.

도 2b는 도 2a에 도시된 (B)부분을 확대 도시한 사진도.

도 2c는 현상액(15)의 확산을 도시한 사진도.

도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 포토리쏘그래피 공정시 패턴이 없는 레티클을 이용하여 웨이퍼 에지부의 감광막을 제거할 수 있는 반도체 소자의 제조방법에 관한 것이다.

반도체 소자의 제조 공정에 있어서 포토리쏘그래피(Photolithography) 공정은 웨이퍼 면에 특정한 패턴을 형성하기 위한 공정을 말한다. 포토리소그래피 공정은 웨이퍼 표면에 감광막(Photoresist)을 도포하는 공정과, 상기 감광막을 빛에 노 출시키는 노광 공정과, 빛에 노출된 감광막에 대해서 현상(Developing) 공정을 수행하는 것을 포함하는데, 이러한 포토리소그래피 공정에 의해 웨이퍼 표면에는 원하는 특정한 회로 패턴이 형성된다.

한편, 종래에는 웨이퍼 에지부의 감광막을 제거하기 위한 방법으로 웨이퍼 상에 감광막을 도포하고, 웨이퍼 에지부의 2~3mm 정도를 씨너(thinner)로 린스(rinse)하는 EBR(Edge Bead Removal) 공정을 실시한다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 도시한 단면도이다.

먼저, 도 1a에 도시된 바와 같이, 웨이퍼(미도시) 상에 감광막(11)을 형성한다.

그 다음, 도 1b에 도시된 바와 같이, 웨이퍼 에지부의 상면에 분사 노즐(13)을 위치시키고, 웨이퍼를 고속 회전시키면서 상기 분사 노즐(13)을 통하여 현상액(15)을 분사한다. 그러면, 상기 웨이퍼 에지부의 상기 감광막(11)이 용해되어 EBR 라인(17)이 형성된다.

이때, 상기 현상액(15)은 유기용매인 씨너(thinner)를 사용한다.

그 다음, 도 1c에 도시된 바와 같이, 상기 감광막(11)을 노광 및 현상하여 필드(field)(19)를 형성한다.

도 2a는 도 1c에 도시된 (A)부분을 확대 도시한 사진도이며, 도 2b는 도 2a에 도시된 (B)부분을 확대 도시한 사진도이다.

도 2a 및 도 2b에 도시된 바와 같이, 웨이퍼는 원형으로 형성되는데 반하여 상기 필드(19)를 구성하는 1-필드(21) 각각은 사각형 형태로 형성되기 때문에, 상기 1-필드(21)의 에지부(A)에서 패턴 불량이 유발되는 문제점이 있다.

도 2c는 상기 현상액(15)의 확산을 도시한 사진도이다.

도 2c에 도시된 바와 같이, 상기 현상액(15)으로 상기 감광막(11)을 용해시키기 때문에, 상기 현상액(15)의 확산에 의해 상기 1-필드(21)의 에지부(A)에서 패턴 불량이 유발되는 문제점이 있다.

상술한 종래기술에 따른 반도체 소자의 제조방법은, EBR 공정시 상기 1-필드(21)의 에지부(A)에 패턴 불량이 유발되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 필드(field) 영역을 제외한 웨이퍼 에지부를 블랭크(blank) 레티클로 EBR(Edge Bead Removal) 처리를 함으로써 패턴 불량을 방지할 수 있도록 하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, (a) 웨이퍼 상에 감광막을 형성하는 단계; 및 (b) 패턴이 있는 레티클 및 블랭크(blank) 레티클로 필드 영역 및 그 외의 웨이퍼 에지부의 감광막을 노광 및 현상하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.

도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면 도이다.

먼저, 도 3a에 도시된 바와 같이, 웨이퍼(미도시) 상에 감광막(21)을 형성한다.

이때, 상기 감광막(21)은 KrF, ArF 및 l-line용의 포지티브(positive)형인 것이 바람직하다.

그 다음, 도 3b에 도시된 바와 같이, 상기 감광막(21)을 패턴이 있는 레티클로 노광하여 필드(23)를 형성하고, 동시에 상기 필드(23) 영역을 제외한 상기 웨이퍼 에지부를 패턴이 없는 블랭크(blank) 레티클로 노광하여 상기 감광막(21)을 제거한다.

여기서, 노광 공정은 상기 필드(23)에 실시한 후 상기 웨이퍼 에지부에 실시하거나, 상기 웨이퍼 에지부에 실시한 후 상기 필드(23)에 실시할 수 있다.

이때, 상기 블랭크(blank) 레티클은 BIM(Binary Intensity Mask), Attenuated PSM(Phase Shift Mask) 및 Alternating PSM 중 하나를 사용하는 것이 바람직하다.

또한, 상기 노광 공정시의 광원으로는 KrF, ArF 및 l-line 중 하나를 이용하며, 노광 조명계로 컨벤셔널(conventional), 애눌라(annular), 크로스폴(crosspole), 쿼드러폴(quadrupole) 및 이들의 조합 중 하나를 이용하는 것이 바람직하다.

그 다음, 도 3c에 도시된 바와 같이, 상기 결과물을 현상한다.

이때, 상기 현상 공정시 현상액으로 2.3 중량%의 테트라메틸암모늄하이드록 사이드(TMAH) 수용액을 사용하는 것이 바람직하다.

이에 따라, 실제 패턴이 노광되는 필드(23)가 웨이퍼 에지부에 겹쳐지지 않게 상기 감광막(21)이 제거되는 것을 볼 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 필드(field) 영역을 제외한 웨이퍼 에지부를 블랭크(blank) 레티클로 노광하여 EBR(Edge Bead Removal) 처리를 함으로써 실제 패턴이 노광되는 필드와 겹쳐지지 않아 웨이퍼 에지부에서의 패턴 불량을 방지하고, 공정 수율을 높일 수 있는 효과를 가져올 수 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. (a) 웨이퍼 상에 감광막을 형성하는 단계; 및

   (b) 패턴이 있는 레티클 및 블랭크(blank) 레티클로 필드 영역 및 그 외의 웨이퍼 에지부의 상기 감광막을 노광 및 현상하는 단계

   를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 감광막은 KrF, ArF 및 l-line용의 포지티브(positive)형 감광막인 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서, 상기 블랭크(blank) 레티클은 BIM(Binary Intensity Mask), Attenuated PSM(Phase Shift Mask) 및 Alternating PSM 중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 1 항에 있어서, 상기 노광 공정시의 광원으로는 KrF, ArF 및 l-line 중 하나를 이용하며, 노광 조명계로 컨벤셔널(conventional), 애눌라(annular), 크로스폴(crosspole), 쿼드러폴(quadrupole) 및 이들의 조합 중 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
5. 제 1 항에 있어서, 상기 현상 공정시의 현상액은 2.3 중량%의 테트라메틸암 모늄하이드록사이드(TMAH) 수용액을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
6. 제 1 항에 있어서, 상기 (b) 단계의 노광 공정은 상기 필드 영역에 실시한 후 상기 웨이퍼 에지부에 실시하거나, 상기 웨이퍼 에지부에 실시한 후 상기 필드 영역에 실시하거나, 상기 필드 영역 및 상기 웨이퍼 에지부에 대해 동시에 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.

Images