KR100827310B1 - Printed Circuit Board and the method of manufacturing thereof - Google Patents

Printed Circuit Board and the method of manufacturing thereof Download PDF

Info

Publication number
KR100827310B1
KR100827310B1 KR1020060098808A KR20060098808A KR100827310B1 KR 100827310 B1 KR100827310 B1 KR 100827310B1 KR 1020060098808 A KR1020060098808 A KR 1020060098808A KR 20060098808 A KR20060098808 A KR 20060098808A KR 100827310 B1 KR100827310 B1 KR 100827310B1
Authority
KR
South Korea
Prior art keywords
bump
layer
printed circuit
circuit board
insulating layer
Prior art date
Application number
KR1020060098808A
Other languages
Korean (ko)
Other versions
KR20080032815A (en
Inventor
조석현
슈히치 오카베
서해남
유제광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060098808A priority Critical patent/KR100827310B1/en
Publication of KR20080032815A publication Critical patent/KR20080032815A/en
Application granted granted Critical
Publication of KR100827310B1 publication Critical patent/KR100827310B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법에 관한 발명이 개시된다. (a) 제1 범프가 형성되는 제1 범프층을 제공하는 단계; (b) 제1 범프가 삽입될 수 있는 수용홈을 구비한 제2 범프가 형성된 제2 범프층을 제공하는 단계; (c) 제1 범프층 및 제2 범프층을 절연층의 양면에 각각 배치한 후 압착하여 제1 범프가 수용홈에 삽입되도록 하는 단계를 포함하는 인쇄회로기판 제조방법은, 본 발명은 신뢰성이 향상되고, 미세라인 구현이 유리하며, 공정과정을 줄일 수 있는 인쇄회로 기판 및 그 제조방법을 제공할 수 있다.Disclosed are a printed circuit board and a method of manufacturing the same. (a) providing a first bump layer in which the first bump is formed; (b) providing a second bump layer having a second bump having a receiving groove into which the first bump can be inserted; (c) a method of manufacturing a printed circuit board comprising disposing the first bump layer and the second bump layer on both sides of the insulating layer and compressing the first bump layer so as to be inserted into the receiving groove. It is possible to provide a printed circuit board and a method of manufacturing the same, which can be improved, fine line is implemented, and a process can be shortened.

인쇄회로기판, 범프 Printed Circuit Boards, Bumps

Description

인쇄회로기판 및 그 제조방법 {Printed Circuit Board and the method of manufacturing thereof}Printed Circuit Board and the method of manufacturing thereof

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 단면도.Figure 2 is a cross-sectional view showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 3은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.Figure 3 is a flow chart showing a printed circuit board manufacturing method according to another embodiment of the present invention.

도 4는 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판 제조방법을 나타내는 단면도.Figure 4 is a cross-sectional view showing a printed circuit board manufacturing method according to another embodiment of the present invention.

도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판 단면도.5 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention.

도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판 범프의 형상을 나타낸 단면도.Figure 6 is a cross-sectional view showing the shape of the printed circuit board bump in accordance with a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

102 : 제1 금속층 108 : 제2 금속층102: first metal layer 108: second metal layer

103 : 제1 범프 107 : 제2 범프103: first bump 107: second bump

106 : 수용홈 105 : 절연층106: receiving groove 105: insulating layer

104 : 제1 범프층 110 : 제2 범프층104: first bump layer 110: second bump layer

102', 108' : 회로패턴102 ', 108': Circuit pattern

201 : 제1 캐리어층 209 : 제2 캐리어층201: first carrier layer 209: second carrier layer

202 : 제1 회로패턴 208 : 제2 회로패턴202: first circuit pattern 208: second circuit pattern

203 : 제1 범프 207 : 제2 범프203: first bump 207: second bump

206 : 수용홈 205 : 절연층206: receiving groove 205: insulating layer

204 : 제1 범프층 210 : 제2 범프층 204: First bump layer 210: Second bump layer

302(a), 302(b) : 제1 회로패턴 302 (a) and 302 (b): first circuit pattern

308(a), 308(b) : 제2 회로패턴308 (a) and 308 (b): second circuit pattern

305 : 절연층305: insulation layer

303 : 제1 범프 307 : 제2 범프303: first bump 307: second bump

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

일반적으로 인쇄회로기판은 동박적층판(CCL) 등의 코어기판에 기계적 드릴링등에 의해 비아홀을 천공하고, 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성한다. 다음으로, 표면처리 및 RCC(Resin Coated Copper)등의 절연층을 적층하고 회로패턴의 층간 전기적 연결을 위한 비아홀을 레이저 드릴링 등에 의해 형성하고 비아홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성함으로써 제조된다.In general, a printed circuit board drills a via hole on a core board such as a copper clad laminate (CCL) by mechanical drilling, etc., and adds an additive or subtractive method to the surface of the core board to form an inner layer circuit. To form. Next, a surface treatment and an insulating layer such as Resin Coated Copper (RCC) are laminated, and via holes are formed by laser drilling for interlayer electrical connection of the circuit pattern, and the surface of the via holes are plated, followed by an outer layer circuit on the surface of the laminated substrate. It is prepared by forming a.

최근에는, 소형화 및 집적화된 전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는바, 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, CNC드릴 공정을 사용하지 않고 접속하는 방법 중에서 범프(bump)를 이용하여 접속하는 방법이 개발되었다. Recently, due to the development of miniaturized and integrated electronic components, a technique for improving the performance of a high density interconnection (HDI) substrate applied with interlayer electrical conduction of a circuit pattern and microcircuit wiring for high density of a printed circuit board is required. In order to simplify the process and to manufacture multilayer printed circuit boards quickly and inexpensively by batch lamination, a method of connecting using bumps has been developed among methods of connecting without using a CNC drill process.

그러나 종래의 메탈범프(metal bump)를 이용하는 방법은 범프를 만들어 다른 층과 접속시키는 과정에서 금속 상호간을 전기적으로 연결하기 위해 용융되는 물질을 두 금속 사이에 위치시키고 이를 용융시켜서 접속하는 것으로, 열에 의해 재용융하므로 내열특성이 좋지 않을 수 있다는 문제가 있다.However, the conventional method using a metal bump (metal bump) is to place the molten material between the two metals in order to electrically connect the metals in the process of making bumps and connecting with the other layer, by melting and connecting them by heat There is a problem that heat resistance may not be good because of re-melting.

본 발명은 범프를 이용하여 공정과정을 줄일 수 있고, 신뢰도가 개선된 인쇄회로기판 및 그 제조방법을 제공하는 것이다. The present invention provides a printed circuit board and a method of manufacturing the same, which can reduce a process process using bumps and improve reliability.

본 발명의 일 측면에 따르면, (a) 제1 범프가 형성되는 제1 범프층을 제공하는 단계; (b) 상기 제1 범프가 삽입될 수 있는 수용홈을 구비한 제2 범프가 형성된 제2 범프층을 제공하는 단계; (c) 제1 범프층 및 제2 범프층을 절연층의 양면에 각각 배치한 후 압착하여 제1 범프가 수용홈에 삽입되도록 하는 단계 를 포함하는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, (a) providing a first bump layer is formed a first bump; (b) providing a second bump layer having a second bump having a receiving groove into which the first bump can be inserted; (c) disposing the first bump layer and the second bump layer on both sides of the insulating layer, and then compressing the first bump layer to insert the first bump into the receiving groove.

또 (c) 단계에서 절연층에 제1 범프와 제2 범프에 상응하는 홀을 형성하는 단계를 더 포함하게 할 수 있다.The method may further include forming a hole corresponding to the first bump and the second bump in the insulating layer in step (c).

범프간의 전기적 연결을 좋게하기 위하여, 제1 범프 또는 제2 범프 중 적어도 하나에는 그 표면에 은, 백금,금 중 적어도 하나 이상의 재료에 의해 코팅된 것을 이용할 수 있다.In order to improve the electrical connection between the bumps, at least one of the first bump or the second bump may be coated with at least one material of silver, platinum, and gold on the surface thereof.

제1 범프층은 제1 범프가 형성된 제1 금속층을 포함하고, 제2 범프층은 제2 범프가 형성된 제2 금속층을 포함하며, 단계 (c) 이후 제1 금속층 및 제2 금속층 중 적어도 어느 하나에 회로패턴을 형성하는 단계 (d)를 더 포함하는 방법으로 인쇄회로기판의 제조가 가능하고, 이때 금속층은 절연체와 접촉되는 면이 표면조화(surface-roughening) 처리되는 것을 이용할 수 있다.The first bump layer includes a first metal layer having a first bump formed thereon, and the second bump layer includes a second metal layer having a second bump formed thereon, and after step (c), at least one of the first metal layer and the second metal layer It is possible to manufacture a printed circuit board by a method further comprising the step (d) of forming a circuit pattern, wherein the metal layer may use a surface-roughening treatment of the surface in contact with the insulator.

제1 범프층은 제1 회로패턴이 형성된 제1 캐리어층을 포함하고, 제2 범프층은 제2 회로패턴이 형성된 제2 캐리어층을 포함하며, 단계 (c) 이후 상기 제1 캐리어층 및 상기 제2 캐리어층을 제거하는 단계 (d)를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법이 제공된고 이때, 금속층은 절연체와 접촉되는 면이 표면조화(surface-roughening) 처리되는 것을 이용할 수 있다.The first bump layer includes a first carrier layer on which a first circuit pattern is formed, and the second bump layer includes a second carrier layer on which a second circuit pattern is formed, and after step (c), the first carrier layer and the A method of manufacturing a printed circuit board is provided, further comprising the step (d) of removing the second carrier layer, wherein the metal layer may use a surface-roughening treatment of the surface contacting the insulator. .

본 발명의 다른 측면에 따르면, 절연층; 절연층의 일면에 형성되는 제1 회로패턴과; 절연층의 타면에 형성되는 제2 회로패턴과; 및 제1 회로패턴에서 연장되며 상기 절연층을 관통하는 제1 범프와,; 제2 회로패턴에서 연장되며, 절연층을 관통하는 제2 범프;를 포함하고, 제2 범프에는 제1 범프가 끼워 맞춰질 수 있는 수용홈이 형성되어 제1 회로패턴과 제2 회로패턴이 전기적으로 상호 연결될 수 있는 것을 특징으로 하는 인쇄회로기판이 제공된다. 이때 제1 범프는 적어도 하나 이상의 핀 형상으로 형성될 수 있다.According to another aspect of the invention, the insulating layer; A first circuit pattern formed on one surface of the insulating layer; A second circuit pattern formed on the other surface of the insulating layer; A first bump extending from the first circuit pattern and penetrating the insulating layer; A second bump extending from the second circuit pattern and penetrating the insulating layer, wherein the second bump is formed with a receiving groove into which the first bump can be fitted so that the first circuit pattern and the second circuit pattern are electrically connected to each other. A printed circuit board is provided which can be interconnected. In this case, the first bump may be formed in at least one fin shape.

전술한 것 외의 다른 측면, 특징, 잇점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. And duplicate description thereof will be omitted.

먼저, 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법에 대해 도 1 및 도 2를 참조하여 설명하도록 한다.First, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.

도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 제조방법을 나타내는 순서도이며, 범프와 금속층으로 구성된 2개의 범프층과 절연층을 제1 범프 와 제2 범프가 대응 하도록 정렬하여 압착함으로써 인쇄회로기판을 제조하는 단계를 개시한다.FIG. 1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, wherein two bump layers and an insulating layer formed of bumps and metal layers are aligned and compressed to correspond to the first bumps and the second bumps. Disclosed is a step of manufacturing a printed circuit board.

도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 제조방법을 나타내는 단면도이며, 도 1의 순서도에 따라 압착하여 인쇄회로 기판 형성 과정을 개략적으로 나타낸 것이다. 도 2를 참조하면 제1 금속층(102)과 제1 범프(103)로 구성된 제1 범프층(104), 절연층(105), 제2 금속층(108)과 제2 범프(107)로 구성된 제2 범프층(110) 및 수용홈(106)이 도시되어 있다. 2 is a cross-sectional view illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, and schematically illustrates a process of forming a printed circuit board by crimping according to the flowchart of FIG. 1. Referring to FIG. 2, the first bump layer 104 including the first metal layer 102 and the first bump 103, the insulating layer 105, the second metal layer 108 and the second bump 107 are formed. 2 bump layer 110 and receiving groove 106 are shown.

단계 S11은 일면에 제1 범프(103)가 형성된 제1 금속층(102)을 포함하는 제1 범프층(104)을 제공하는 단계이다.Step S11 is a step of providing the first bump layer 104 including the first metal layer 102 having the first bump 103 formed on one surface thereof.

제1 금속층(102) 및 제2 금속층(108)은 전기적 신호를 전하는 회로패턴을 구현하기 위한 것으로서 전기전도성이 좋은 금속을 이용하며, 대표적인 실시예로서 동판을 들 수 있다. 제1 범프층(104) 또는 제2 범프층(110)은 범프(103, 107)와 금속층(102, 108)을 일체형으로 하여 주형을 이용하여 제조하거나 금속층에 잉크젯 방식을 이용하여 범프를 형성하는 방법 등으로 제조할 수 있다.As the first metal layer 102 and the second metal layer 108 to implement a circuit pattern for transmitting an electrical signal, a metal having good electrical conductivity is used, and a representative example may include a copper plate. The first bump layer 104 or the second bump layer 110 may be manufactured using a mold by integrally forming the bumps 103 and 107 and the metal layers 102 and 108 or forming bumps using an inkjet method on the metal layer. It can manufacture by a method etc.

단계 S12는 제1 범프(103)에 대응하는 수용홈(106)을 갖는 제2 범프(107)가 형성되어 있는 제2 금속층(108)을 포함하는 제2 범프층(110)을 제공하는 단계이다.Step S12 is a step of providing a second bump layer 110 including a second metal layer 108 on which a second bump 107 having a receiving groove 106 corresponding to the first bump 103 is formed. .

제2 범프(107)는 제1 범프(103)가 끼워질 수 있는 형상의 수용홈(106)을 가진 것을 특징으로 하며, 수용홈(106)의 형상은 제1 범프의 형상에 따라 다양하게 변형이 가능하다. The second bump 107 is characterized in that it has a receiving groove 106 of the shape that the first bump 103 can be fitted, the shape of the receiving groove 106 is variously modified according to the shape of the first bump. This is possible.

한편, 범프간의 전기적 체결의 신뢰성을 더욱 높이기 위하여 제1 범프(103) 및 제2 범프(107)의 표면에, 전기전도성이 좋은 금속으로 표면처리 즉, 도금을 수행할 수 있다. 일반적으로 범프의 재질로 구리가 사용되는 점에 비추어, 그보다 전기전도성이 좋은 은(Ag), 백금(Pt), 금(Au) 등으로 도금을 수행할 수 있다.On the other hand, in order to further improve the reliability of the electrical fastening between the bumps, the surface of the first bump 103 and the second bump 107, the surface treatment, that is, the plating may be performed with a metal having good electrical conductivity. In general, in view of the use of copper as a bump material, plating may be performed with silver (Ag), platinum (Pt), gold (Au), or the like having better electrical conductivity.

단계 S13은 절연층(105)에 미리 제1 범프(103)와 제2 범프(107)에 상응하는 홀을 형성하는 단계이다. 미리 홀을 형성하는 경우 체결 시 위치를 더 정확히 맞출 수 있고, 범프 간의 체결의 신뢰도를 높일 수 있다. 이러한 단계 S13은 드릴링을 통하여 수행될 수 있으며, 이 뿐만 아니라 필요에 따라 다양한 방법을 통해 수행될 수 있음은 물론이다.Step S13 is a step of forming holes corresponding to the first bump 103 and the second bump 107 in the insulating layer 105 in advance. If the hole is formed in advance, the position can be more accurately matched at the time of fastening, and the reliability of the fastening between bumps can be increased. This step S13 may be performed by drilling, as well as may be performed through various methods as necessary.

또한 제1 금속층(102) 및 제2 금속층(108)과 절연층(105)의 접촉면을 표면조화처리(Surface-roughening) 함으로써 결합의 신뢰도를 높일 수 있다. 표면조화처리란 마찰력을 높이기 위한 목적으로 표면을 거칠게 하는 것을 의미한다.In addition, the reliability of the coupling may be improved by surface roughening the contact surfaces of the first metal layer 102, the second metal layer 108, and the insulating layer 105. Surface roughening means roughening a surface for the purpose of increasing frictional force.

단계 S14는 제1 범프층(104)과 절연층(105) 및 제2 범프층(110)을 순서대로 정렬하는 단계이다. 제1 범프(103)가 제2 범프(107)에 형성된 수용홈(106)에 끼워맞춤될 수 있도록 제1 범프(103) 및 제2 범프(107)의 위치를 맞춰서 정렬한다. 도 2의 (a)는 제1 범프(103)와 제2 범프(107)가 끼워맞춤될 수 있도록 위치를 맞추어 정렬된 모습을 나타낸다.Step S14 is a step of aligning the first bump layer 104, the insulating layer 105, and the second bump layer 110 in order. The first bumps 103 and the second bumps 107 are aligned so as to be fitted into the receiving grooves 106 formed in the second bumps 107. FIG. 2A illustrates a state in which the first bumps 103 and the second bumps 107 are aligned to be aligned.

단계 S15는 제1 범프(103)가 제2 범프의 수용홈(106)에 끼워 맞춰지도록 제1 범프층(104)과 제2 범프층(110)을 압착하는 단계이다. 단계 S14를 통해 정렬된 제1 범프(103)는, 압착에 의해 제2 범프(107)의 수용홈(106)에 삽입될 수 있게 된다. 이때, 절연층(105)이 제1 범프층(104)과 제2 범프층(110) 사이에 개재되므로, 제1 범프(103)와 제2 범프(107)는 모두 절연층(105)을 관통하게 되고, 제2 범프(107) 및 제2 범프(107)에 삽입된 제1 범프(103)가 전기적으로 연결되어 인쇄회로기판의 비아홀을 만든다. 도 2의 (b)는 제1 범프(103) 및 제2 범프(107)이 결합에 의해 비아홀이 형성된 단면도를 나타낸다.Step S15 is a step of compressing the first bump layer 104 and the second bump layer 110 so that the first bump 103 is fitted into the receiving groove 106 of the second bump. The first bumps 103 aligned through step S14 may be inserted into the receiving grooves 106 of the second bumps 107 by pressing. At this time, since the insulating layer 105 is interposed between the first bump layer 104 and the second bump layer 110, both the first bump 103 and the second bump 107 penetrate the insulating layer 105. The second bump 107 and the first bump 103 inserted into the second bump 107 are electrically connected to form a via hole of the printed circuit board. 2B illustrates a cross-sectional view in which via holes are formed by combining the first bump 103 and the second bump 107.

단계 S16은 제1 금속층(102) 및 제2 금속층(108)에 회로패턴(102',108')을 형성하는 단계이다. 사용자가 의도하는 바 대로 전기 신호를 주고 받을 수 있도록 회로패턴을 형성하는 것이다. 이러한 회로패턴은 노광 및 에칭을 통해 형성될 수 있으며, 도금 또는 잉크젯 방식 등을 통해서도 형성될 수 있다. 도 2의 (c)는 단계 S16에 의해 회로패턴(102',108')이 형성된 인쇄회로기판을 나타낸다.In operation S16, the circuit patterns 102 ′ and 108 ′ are formed on the first metal layer 102 and the second metal layer 108. The circuit pattern is formed so that the user can send and receive electrical signals as intended. The circuit pattern may be formed through exposure and etching, and may also be formed through plating or an inkjet method. FIG. 2C shows a printed circuit board on which circuit patterns 102 'and 108' are formed by step S16.

다음으로, 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판 제조방법에 대해 도 3 및 도 4를 참조하여 설명한다.Next, a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention will be described with reference to FIGS. 3 and 4.

도 3은 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 순서도로서, 범프(203,207)와 회로패턴(202,208)이 형성된 캐리어층(201,209)으로 구성된 범프층(204,210)과 절연층(205)을 제1 범프(203)와 제2 범프(207)가 대응하도록 정렬하여 압착함으로써 인쇄회로기판을 제조하는 단계를 제시하고 있다.3 is a flowchart illustrating a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention, wherein bump layers 204 and 210 and an insulating layer including bumps 203 and 207 and carrier layers 201 and 209 having circuit patterns 202 and 208 are formed. A step of manufacturing a printed circuit board is shown by pressing 205 to align the first bump 203 and the second bump 207 so as to correspond to each other.

도 4는 도 3의 순서도에 따라 압착하여 인쇄회로 기판 형성 과정을 나타낸 단면도이다. 도 4를 참조하면 제1 캐리어층(201)에 제1 회로패턴(202)과 제1 범프(203)가 미리 형성된 제1 범프층(204), 절연층(205), 제2 캐리어층(209)에 제2 회로패턴(208)과 제2 범프(207)로 구성된 제2 범프층(210) 및 제2 범프(207)에 형성된 수용홈(206)이 도시되어 있다. 4 is a cross-sectional view illustrating a printed circuit board forming process by pressing according to the flowchart of FIG. 3. Referring to FIG. 4, the first bump layer 204, the insulating layer 205, and the second carrier layer 209 in which the first circuit pattern 202 and the first bump 203 are formed in the first carrier layer 201. The second bump layer 210 composed of the second circuit pattern 208 and the second bump 207 and the receiving groove 206 formed in the second bump 207 are shown.

단계 S21은 제1 캐리어층(201)에 제1 회로패턴(202)과 제1 범프(203)가 형성되어 있는 제1 범프층(204)을 제공하는 단계이다. 이때 제1 캐리어층(201) 및 제2 캐리어층(209)은 미리 형성한 제1 회로패턴(202) 및 제1 회로패턴(208)을 절연층에 옮기기 위한 운반체로서의 역할을 한다. 캐리어층으로는 캐리어필름을 이용할 수도 있고, 니켈층과 같은 금속 재질의 것을 이용할 수도 있다.Step S21 is a step of providing the first bump layer 204 in which the first circuit pattern 202 and the first bump 203 are formed in the first carrier layer 201. At this time, the first carrier layer 201 and the second carrier layer 209 serve as a carrier for transferring the first circuit pattern 202 and the first circuit pattern 208 previously formed in the insulating layer. The carrier film may be used as the carrier layer, or a metal material such as a nickel layer may be used.

단계 S22는 제1 범프(203)에 대응하는 수용홈(206)을 갖는 제2 범프(207)와 제2 회로패턴(208)을 포함하는 제2 범프층(210)을 제공하는 단계이다. 제2 범프(107)는 제1 범프(103)가 끼워질 수 있는 형상의 수용홈(106)을 가진 것을 특징으로 하며, 수용홈(106)의 형상은 제1 범프(203)의 형상에 따라 다양하게 변형이 가능하다. In operation S22, a second bump layer 210 including a second bump 207 having a receiving groove 206 corresponding to the first bump 203 and a second circuit pattern 208 may be provided. The second bump 107 is characterized in that it has a receiving groove 106 of the shape that the first bump 103 can be fitted, the shape of the receiving groove 106 according to the shape of the first bump 203 Various modifications are possible.

이때, 전기적 연결성을 더욱 높이기 위하여 제1 범프(203) 및 제2 범프(207)의 표면에, 전기전도성이 좋은 금속으로 표면처리 즉, 도금을 수행할 수 있다. 일반적으로 범프의 재질로 구리가 사용되는 것에 비추어, 그보다 전기전도성이 좋은 은(Ag), 백금(Pt), 금(Au) 등으로 도금을 수행함으로써 접속부위의 전기적 연결성을 높일 수 있다.In this case, in order to further increase the electrical connectivity, the surface of the first bump 203 and the second bump 207 may be surface treated, that is, plated with a metal having good electrical conductivity. In general, copper is used as a bump material, and the electrical connection of the connection portion can be improved by plating with silver (Ag), platinum (Pt), gold (Au), etc. having better electrical conductivity.

단계 S23은 절연층(205)에 미리 제1 범프(203)와 제2 범프(207)에 상응하는 홀을 형성하는 단계이다. 미리 홀을 형성함으로써, 체결 시 위치를 보다 정확히 맞출 수 있고, 범프 간 체결의 신뢰도를 높일 수 있다. 이러한 단계 S23은 드릴링을 통하여 수행될 수 있으며, 이 뿐만 아니라 필요에 따라 다양한 방법을 통해 수행될 수 있음은 물론이다.Step S23 is a step of forming holes corresponding to the first bump 203 and the second bump 207 in the insulating layer 205 in advance. By forming a hole in advance, the position at the time of fastening can be matched more accurately, and the reliability of fastening between bumps can be improved. This step S23 may be performed through drilling, as well as may be performed through various methods as necessary.

또 범프의 절연층과의 접촉면을 표면조화처리(Surface-roughening) 함으로써 체결의 신뢰도를 높일 수 있다. 표면조화처리란 마찰력을 높이기 위한 목적으로 표면을 거칠게 하는 것을 의미한다.Moreover, the reliability of fastening can be improved by surface roughening the contact surface with the insulating layer of bump. Surface roughening means roughening a surface for the purpose of increasing frictional force.

단계 S24는 제1 범프층(204)과 절연층(206) 및 제2 범프층(210)을 순서대로 정렬하는 단계이다. 제1 범프(203)가 제2 범프(207)에 형성되는 수용홈(206)에 수용될 수 있도록 제1 범프(204) 및 제2 범프(207)의 위치를 맞춰서 정렬한다. 도 4의 (a)은 제1 범프(203)가 제2 범프(207)에 삽입될 수 있도록 위치를 맞추어 정렬된 단면을 나타낸다.Step S24 is a step of aligning the first bump layer 204, the insulating layer 206, and the second bump layer 210 in order. The first bump 203 and the second bump 207 are aligned to be aligned so that the first bump 203 can be accommodated in the receiving groove 206 formed in the second bump 207. FIG. 4A illustrates a cross section aligned in position so that the first bump 203 can be inserted into the second bump 207.

단계 S25는 제1 범프(203)가 제2 범프의 수용홈(206)에 수용되도록 제1 범프층(204)과 제2 범프층(210)을 압착하는 단계이다. 단계 S24를 통해 정렬된 제1 범프(203)는, 압착에 의해 제2 범프(201)의 수용홈(206)에 수용될 수 있게 된다. 이때, 절연층(205)이 제1 범프층(204)과 제2 범프층(210) 사이에 개재되므로, 제1 범프(203)와 제2 범프(207)는 모두 절연층(205)을 관통하게 되고, 제2 범프(207) 및 제2 범프에 삽입된 제1 범프(203)가 전기적으로 연결되어 인쇄회로기판의 비아홀을 만든다. 도 3의 (b)는 제1 범프(203) 및 제2 범프(207)의 체결에 의해 절연층(205)에 비아홀이 형성된 인쇄회로기판의 단면도를 나타낸다. 도 3의 (b) 및 (c)를 참조하면 제1 회로패턴(202) 및 제2 회로패턴(208)이 압착에 의해 절연층(205)에 일부 매몰되어 기판전체의 두께가 얇아진 것을 확인할 수 있다.Step S25 is a step of compressing the first bump layer 204 and the second bump layer 210 so that the first bump 203 is accommodated in the receiving groove 206 of the second bump. The first bumps 203 aligned through the step S24 may be accommodated in the accommodation grooves 206 of the second bumps 201 by pressing. At this time, since the insulating layer 205 is interposed between the first bump layer 204 and the second bump layer 210, both the first bump 203 and the second bump 207 pass through the insulating layer 205. The second bump 207 and the first bump 203 inserted into the second bump are electrically connected to each other to form a via hole of the printed circuit board. 3B illustrates a cross-sectional view of a printed circuit board in which via holes are formed in the insulating layer 205 by fastening the first bump 203 and the second bump 207. Referring to FIGS. 3B and 3C, the first circuit pattern 202 and the second circuit pattern 208 are partially buried in the insulating layer 205 due to compression, thereby reducing the thickness of the entire substrate. have.

단계 S26은 제1 캐리어층(201) 및 제2 캐리어층(209)을 제거하는 단계이다. 제1 캐리어층(201) 및 제2 캐리어층(209)이 캐리어필름인 경우 떼어내는 방법으로 제거 할 수 있고, 그 외에 제1 캐리어층(201) 및 제2 캐리어층(209)을 니켈과 같은 금속인 경우에는 에칭을 통해 캐리어층만 떼어 내고 제1 회로패턴(202) 및 제2 회로패턴(208)은 절연층(205)에 매몰되어 있는 형태로 남기는 방법으로 제1 캐리어층(201) 및 제2 캐리어층(209)을 제거할 수도 있다. 이렇게 제1 캐리어층(201) 및 제2 캐리어층(209)을 제거함으로써, 절연체(205)상에 회로패턴을 형성할 수 있게 된다. 도 4의 (c)는 제1 캐리어층(201) 및 제2 캐리어층(209)을 제거하고 제1 회로패턴(202) 및 제2 회로패턴(208)이 드러난 인쇄회로기판의 모습을 나타낸다. Step S26 is removing the first carrier layer 201 and the second carrier layer 209. In the case where the first carrier layer 201 and the second carrier layer 209 are carrier films, the first carrier layer 201 and the second carrier layer 209 may be removed. In the case of the metal, only the carrier layer is removed through etching, and the first circuit pattern 202 and the second circuit pattern 208 are left buried in the insulating layer 205. The second carrier layer 209 may be removed. By removing the first carrier layer 201 and the second carrier layer 209 in this manner, a circuit pattern can be formed on the insulator 205. 4C illustrates a printed circuit board on which the first carrier layer 201 and the second carrier layer 209 are removed and the first circuit pattern 202 and the second circuit pattern 208 are exposed.

다음으로, 본 발명의 일 실시예에 따른 인쇄회로기판에 대해 도 5 및 도 6을참조하여 설명한다.Next, a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 5 and 6.

도 5는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 단면도이다. 도 5의 (a)를 참조하면, 절연층(305)의 일면에 형성되는 제1 회로패턴(302(a))과 그로부터 연장되어 절연층(305)을 관통하는 제1 범프(303), 절연층(305)의 타면에 형성되는 제2 회로패턴(308(a))과 그로부터 연장되어 절연층(305)을 관통하되, 제1 범프(303)에 상응하는 수용홈이 형성되는 제2 범프(307)가 결합하여 형성된 인쇄회로기판이 도시되어 있다.5 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 5A, the first circuit pattern 302 (a) formed on one surface of the insulating layer 305 and the first bump 303 extending therefrom and penetrating the insulating layer 305 are insulated from each other. The second circuit pattern 308 (a) formed on the other surface of the layer 305 and the second bumps extending therefrom to penetrate the insulating layer 305 and having receiving grooves corresponding to the first bumps 303 are formed. Shown is a printed circuit board formed by combining 307.

도 5의 (b)는 범프체결에 의한 인쇄회로기판의 바람직한 다른 실시예를 나타낸 단면도이다. 회로패턴(302(b), 308(b))이 절연층(305)으로 함몰되어 있어 기판 전체의 두께가 얇고, 제1 회로패턴(302(b)) 및 제2 회로패턴(308(b))의 박리가 어렵게 된다. Figure 5 (b) is a cross-sectional view showing another preferred embodiment of a printed circuit board by bump fastening. The circuit patterns 302 (b) and 308 (b) are recessed with the insulating layer 305, so that the overall thickness of the substrate is thin, and the first circuit pattern 302 (b) and the second circuit pattern 308 (b) ) Peeling becomes difficult.

절연층(305)은, 인쇄회로기판의 양면을 전기적으로 분리시켜주는 역할을 하며, 범프에 의하여 절연층(305)의 일면과 타면이 전기적으로 연결이 된다. 종래기술에 따른 범프를 이용한 인쇄회로기판과 달리, 본 실시예에 따른 인쇄회로기판은, 상하에 모두 범프를 형성하되, 이를 맞물리면서 체결되도록 함으로써 물리적 형상에 의해 체결강도가 단면 범프에 비해 높고, 타 측면과의 연결시 접속이 안되는 오류를 최소화 할 수 있다. The insulating layer 305 serves to electrically separate both sides of the printed circuit board, and one surface and the other surface of the insulating layer 305 are electrically connected by bumps. Unlike a printed circuit board using bumps according to the prior art, the printed circuit board according to the present embodiment forms bumps both above and below, and is engaged with each other so that the fastening strength is higher than that of the cross-section bumps. When connecting with the side, the error that can not be connected can be minimized.

도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 범프의 형상을 나타낸 단면도이다. 범프를 단단히 체결할 수 있도록 수 개의 단위범프로 구성되는 제1 범프와 그에 상응하는 제2 범프간의 결합 실시예를 나타내고 있다.6 is a cross-sectional view illustrating the shape of a bump of a printed circuit board according to an exemplary embodiment of the present invention. An embodiment of the coupling between the first bump and the corresponding second bump composed of several unit bumps to securely fasten the bumps is shown.

도 6의 (a)를 참조하면 범프는 3 X 3 의 원기둥 형태의 핀 9개로 구성되어 있으며, 그 중 4개의 모서리부분과 가운데 부분의 핀은 제1 범프층(도 2의 104 또는 도4의 204)의 제1 범프(303(a))로서 형성되어 있고 나머지 4개의 원기둥형 핀은 제2 범프층(도 2의 110 또는 도4의 210)에 형성되어 있는 제2 범프(307(a))인 것을 특징으로 하며, 서로 끼워 맞춰질 수 있는 범프의 실시예가 제시되어 있다.Referring to (a) of FIG. 6, the bump is composed of nine 3 × 3 cylindrical cylindrical pins, four of which are formed at the corners and at the center of the first bump layer (104 or 4 of FIG. 2). The second bump 307 (a) formed as the first bump 303 (a) of 204 and the remaining four cylindrical fins are formed in the second bump layer (110 in FIG. 2 or 210 in FIG. 4). An embodiment of the bump that can be fitted to each other is characterized in that) is presented.

도 6의 (b)를 참조하면 범프는 3 X 3 의 사각기둥 형태의 핀 9개중에서 모서리 부분의 핀은 제1 범프층(104 또는 204)에 형성되어 있는 제1 범프(403(b))이고 나머지 4개의 사각기둥형 핀은 제2 범프층(110 또는 210)에 형성되어 있는 제2 범프(407(b))인 것을 특징으로 하며, 서로 맞춰질 수 있는 범프의 실시예가 제시되어 있다.Referring to (b) of FIG. 6, the bump is the first bump 403 (b) in which the fin at the corner portion is formed in the first bump layer 104 or 204 among the nine pins having a 3 × 3 square pillar shape. And the remaining four quadrangular pins are second bumps 407 (b) formed in the second bump layers 110 or 210, and embodiments of bumps that can be fitted to each other are provided.

도 6의 (c) 및 (d)를 참조하면 제1 범프층(104 또는 204)에 형성되어 있는 제1 범프(403(c), 403(d))는 4개 또는 5개의 원기둥 형태의 핀으로 되어 있고 이에 끼워지는 형태로 부정형의 십자모양의 제2 범프(407(c), 407(d))가 제2 범프층(110 또는 210)에 형성되어 있어 맞물려서 체결될 수 있는 범프의 실시예가 제시되어 있다.Referring to FIGS. 6C and 6D, the first bumps 403 (c) and 403 (d) formed on the first bump layer 104 or 204 may have four or five cylindrical pins. The bumps that can be engaged and fastened by forming the second bumps 407 (c) and 407 (d) having an indefinite cross shape in the form of being fitted thereto are formed in the second bump layers 110 or 210. Presented.

위에 제시된 범프간의 체결 구조에 대한 실시예에 의하는 경우 접촉저항을 낮출 수 있고, 접촉면적을 넓힘으로써 범프간의 체결 강도를 높일 수 있다. According to the embodiment of the above-described fastening structure between bumps, the contact resistance can be lowered, and the contact strength can be increased by increasing the contact area.

본 발명의 기술사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above-described embodiment, the above-described embodiment is for the purpose of description and not of limitation, and a person of ordinary skill in the art of the present invention It will be understood that various embodiments are possible within the scope.

본 발명은 신뢰성이 향상되고, 미세라인 구현이 유리하며, 공정과정을 줄일 수 있는 인쇄회로 기판 및 그 제조방법을 제공할 수 있다.The present invention can provide a printed circuit board and a method of manufacturing the same, which improves reliability, advantageously realizes fine lines, and can reduce a process.

Claims (9)

(a) 제1 범프가 형성되는 제1 범프층을 제공하는 단계; (a) providing a first bump layer in which the first bump is formed; (b) 상기 제1 범프가 삽입될 수 있는 수용홈을 구비한 제2 범프가 형성된 제2 범프층을 제공하는 단계; (b) providing a second bump layer having a second bump having a receiving groove into which the first bump can be inserted; (c) 상기 제1 범프층 및 상기 제2 범프층을 절연층의 양면에 각각 배치한 후 압착하여 상기 제1 범프가 상기 수용홈에 삽입되도록 하는 단계;(c) disposing the first bump layer and the second bump layer on both sides of the insulating layer and compressing the first bump layer and the second bump layer so as to be inserted into the receiving groove; 를 포함하는 인쇄회로기판 제조방법.Printed circuit board manufacturing method comprising a. 제1항에 있어서, The method of claim 1, 상기 (c) 단계에서 상기 절연층에 상기 제1 범프와 제2 범프에 상응하는 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법The method of manufacturing the printed circuit board further comprises the step of forming a hole corresponding to the first bump and the second bump in the insulating layer in the step (c). 제1항에 있어서,The method of claim 1, 상기 제1 범프 또는 상기 제2 범프 중 적어도 하나에는 그 표면에 은, 백금,금 중 적어도 하나 이상의 재료에 의해 코팅된 것을 특징으로 하는 인쇄회로기판 제조방법.At least one of the first bump and the second bump is coated on at least one material of silver, platinum, and gold on a surface thereof. 제 1항에 있어서,The method of claim 1, 상기 제1 범프층은 상기 제1 범프가 형성된 제1 금속층을 포함하고,The first bump layer includes a first metal layer on which the first bump is formed, 상기 제2 범프층은 상기 제2 범프가 형성된 제2 금속층을 포함하며, The second bump layer includes a second metal layer on which the second bump is formed, 상기 단계(c) 이후 상기 제1 금속층 및 상기 제2 금속층 중 적어도 어느 하나에 회로패턴을 형성하는 (d) 단계를 더 포함하는 인쇄회로 기판 제조방법.And (d) forming a circuit pattern on at least one of the first metal layer and the second metal layer after the step (c). 제1항에 있어서,The method of claim 1, 상기 제1 범프층은 제1 회로패턴이 형성된 제1 캐리어층을 포함하고, 상기 제2 범프층은 제2 회로패턴이 형성된 제2 캐리어층을 포함하며,The first bump layer includes a first carrier layer on which a first circuit pattern is formed, and the second bump layer includes a second carrier layer on a second circuit pattern, 상기 단계 (c) 이후 상기 제1 캐리어층 및 상기 제2 캐리어층을 제거하는 단계 (d)를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.And removing (d) the first carrier layer and the second carrier layer after step (c). 제4항에 있어서, The method of claim 4, wherein 상기 제1 금속층은 상기 절연층과 접촉되는 면이 표면조화(surface-roughening) 처리되는 것을 특징으로 하는 인쇄회로기판 제조방법.The surface of the first metal layer is in contact with the insulating layer is a manufacturing method of the printed circuit board, characterized in that the surface roughening (surface-roughening) treatment. 제5항에 있어서, The method of claim 5, 상기 제1 범프는 상기 절연층과 접촉되는 면이 표면조화(surface-roughening)처리되는 것을 특징으로 하는 인쇄회로기판 제조방법.The first bump has a surface-roughening treatment of the surface in contact with the insulating layer. 절연층;Insulating layer; 상기 절연층의 일면에 형성되는 제1 회로패턴과;A first circuit pattern formed on one surface of the insulating layer; 상기 절연층의 타면에 형성되는 제2 회로패턴과; 및A second circuit pattern formed on the other surface of the insulating layer; And 상기 제1 회로패턴에서 연장되며 상기 절연층을 관통하는 제1 범프와,;A first bump extending from the first circuit pattern and penetrating the insulating layer; 상기 제2 회로패턴에서 연장되며, 상기 절연층을 관통하는 제2 범프;를 포함하고, 상기 제2 범프에는 상기 제1 범프가 끼워 맞춰질 수 있는 수용홈이 형성되어 상기 제1 회로패턴과 상기 제2 회로패턴이 전기적으로 상호 연결될 수 있는 것을 특징으로 하는 인쇄회로기판.And a second bump extending from the second circuit pattern and penetrating the insulating layer, wherein the first bump is formed with a receiving groove into which the first bump can be fitted. Printed circuit board, characterized in that the two circuit patterns can be electrically interconnected. 제8항에 있어서,The method of claim 8, 상기 제1 범프는 복수의 핀 형상으로 구성된 것을 특징으로 하는 인쇄회로기판.The first bump is a printed circuit board, characterized in that composed of a plurality of pin shapes.
KR1020060098808A 2006-10-11 2006-10-11 Printed Circuit Board and the method of manufacturing thereof KR100827310B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060098808A KR100827310B1 (en) 2006-10-11 2006-10-11 Printed Circuit Board and the method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098808A KR100827310B1 (en) 2006-10-11 2006-10-11 Printed Circuit Board and the method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20080032815A KR20080032815A (en) 2008-04-16
KR100827310B1 true KR100827310B1 (en) 2008-05-06

Family

ID=39573183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098808A KR100827310B1 (en) 2006-10-11 2006-10-11 Printed Circuit Board and the method of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100827310B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556879B (en) * 2020-04-23 2023-12-12 源秩科技(上海)有限公司 Circuit board manufacturing method and circuit layer processing device thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774466A (en) * 1993-09-03 1995-03-17 Toshiba Corp Manufacture of printed wiring board
JPH10117066A (en) 1996-10-09 1998-05-06 Toshiba Corp Multilayer printed circuit board and manufacture of the same
JPH10190231A (en) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd Multilayer wiring board
JP2004207377A (en) 2002-12-24 2004-07-22 Nippon Mektron Ltd Multilayer printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774466A (en) * 1993-09-03 1995-03-17 Toshiba Corp Manufacture of printed wiring board
JPH10117066A (en) 1996-10-09 1998-05-06 Toshiba Corp Multilayer printed circuit board and manufacture of the same
JPH10190231A (en) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd Multilayer wiring board
JP2004207377A (en) 2002-12-24 2004-07-22 Nippon Mektron Ltd Multilayer printed circuit board

Also Published As

Publication number Publication date
KR20080032815A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP4767269B2 (en) Method for manufacturing printed circuit board
JP5010737B2 (en) Printed wiring board
JPWO2004103039A1 (en) Double-sided wiring board and method for manufacturing double-sided wiring board
WO2007086498A1 (en) Substrate with built-in semiconductor element and built-in semiconductor element type multilayered circuit board
US20100032202A1 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
JP2008124247A (en) Substrate with built-in component and its manufacturing method
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JPH10190232A (en) Multilayer interconnection board and its manufacture
JP3592129B2 (en) Manufacturing method of multilayer wiring board
JP2002111205A (en) Multilayered wiring board and method of manufacturing the same
JP4485975B2 (en) Manufacturing method of multilayer flexible circuit wiring board
KR100827310B1 (en) Printed Circuit Board and the method of manufacturing thereof
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR101109287B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
KR100722604B1 (en) Manufacturing method of printed circuit board
JP3694708B2 (en) Printed wiring board manufacturing method and printed wiring board
KR100797669B1 (en) Printed Circuit Board and Fabricating Method of the same
JP4347143B2 (en) Circuit board and manufacturing method thereof
JP2004327940A (en) Wiring board and its manufacturing process
JP2006049536A (en) Multilayer circuit board
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP3112885B2 (en) Semiconductor component mounting module
KR20100132358A (en) Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure
JP4397793B2 (en) Circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee