KR100817065B1 - 미세패턴의 설계방법 및 그 장치 - Google Patents

미세패턴의 설계방법 및 그 장치 Download PDF

Info

Publication number
KR100817065B1
KR100817065B1 KR1020060097409A KR20060097409A KR100817065B1 KR 100817065 B1 KR100817065 B1 KR 100817065B1 KR 1020060097409 A KR1020060097409 A KR 1020060097409A KR 20060097409 A KR20060097409 A KR 20060097409A KR 100817065 B1 KR100817065 B1 KR 100817065B1
Authority
KR
South Korea
Prior art keywords
pattern
auxiliary
patterns
fine
fine pattern
Prior art date
Application number
KR1020060097409A
Other languages
English (en)
Inventor
신재필
김영일
유문현
이종배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097409A priority Critical patent/KR100817065B1/ko
Priority to US11/590,399 priority patent/US7610574B2/en
Priority to CNA2007100856375A priority patent/CN101158807A/zh
Priority to TW096126061A priority patent/TWI439802B/zh
Priority to JP2007214023A priority patent/JP5213222B2/ja
Application granted granted Critical
Publication of KR100817065B1 publication Critical patent/KR100817065B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

미세패턴이 피전사물에 그대로 전사되기 위한 미세패턴의 설계방법 및 그 장치를 제공한다. 그 방법은 노광용 미세패턴의 원본 데이터를 판독한다. 그후, 미세패턴을 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 구분한다. 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성하여 미세패턴을 보정한다. 제1, 제2 및 보조패턴이 포함된 프로그램을 실행하여 피전사물에 전사될 미세패턴을 예측한다. 예측된 미세패턴과 원본 데이터를 비교하여 차이가 없으면 보정된 미세패턴을 최종 미세패턴으로 결정한다.
Figure R1020060097409
미세패턴, 설계, 보정, 보조패턴

Description

미세패턴의 설계방법 및 그 장치{Method of layout of the fine pattern and apparatus of the same}
도 1은 본 발명에 의한 미세패턴의 설계방법을 나타낸 흐름도이다.
도 2a 내지 도 2i는 도 1을 보충적으로 설명하기 위한 평면도들이다.
도 3은 본 발명에 의해 작성된 미세패턴의 설계도를 나타내는 화면이다.
*도면의 주요부분에 대한 부호의 설명*
100; 분리가 필요하지 않은 패턴 102; 분리가 필요한 패턴
110; 제1 보조패턴 112; 제2 보조패턴
114; 트리밍 패턴 116; 노치된 부분
본 발명은 미세패턴의 설계방법 및 그 장치에 관한 것으로, 특히 기판 위에 노광되는 미세패턴을 프로그램을 이용하여 설계하는 방법 및 그 장치에 관한 것이다.
최근, 고집적화의 추세에 따라, 반도체소자를 형성하기 위한 패턴이 점차로 미세해지고 있다. 미세한 패턴을 포함한 개별소자의 크기가 줄어들므로, 원하는 패턴의 폭 및 간격의 합인 피치(pitch)를 작게 하여야 한다. 그런데, 소자의 디자인 룰(design rule)의 감소가 급격하게 진행됨에 따라, 반도체소자의 구현에 필요한 패턴, 예컨대 라인 앤드 스페이스 패턴(line and space 패턴, 이하, 라인 패턴이라 함)을 형성하기 위한 포토리소그래피의 공정의 해상도 한계로 인하여 미세패턴을 형성하는 데 한계가 있다.
미세패턴은 다양한 방법으로 구현될 수 있으나, 작은 피쳐사이즈(feature size)의 스페이서를 형성하는 방법(예를 들면, 미국등록특허 6,603,688 참조) 및 자기정합(Self-align) 방식(예를 들면, 한국출원특허 2005-0032297) 등에 상세하게 개시되어 있다. 그런데, 상기 미세패턴을 전사하기 위한 마스크 상의 상기 패턴들이 실질적으로 피전사물에 전사되어야 한다. 하지만, 미세패턴을 그대로 전사하기 위한 노광패턴의 설계방법 및 그 장치는 아직 없는 실정이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 미세패턴이 피전사물에 그대로 전사되기 위한 미세패턴의 설계방법을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 설계방법을 수행하는 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 설계방법은 먼저 노광용 미세패턴의 원본 데이터를 판독한다. 그후, 상기 미세패턴을 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 구분한다. 상기 제2 패턴과 제1 간 격(D1)을 유지하도록 하는 보조패턴을 형성하여 상기 미세패턴을 보정한다. 상기 제1, 제2 및 보조패턴이 포함된 프로그램을 실행하여 피전사물에 전사될 미세패턴을 예측한다. 상기 예측된 미세패턴과 상기 원본 데이터를 비교하여 차이가 없으면 상기 보정된 미세패턴을 최종 미세패턴으로 결정한다.
상기 보조패턴은 폭이 W1인 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴일 수 있다. 또한, 상기 보조패턴은 상기 제1 패턴과 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴일 수 있다.
본 발명의 상기 보조패턴을 형성하는 단계 이후에, 상기 제1, 제2 및 보조패턴들 사이에 형성될 불필요한 물질을 제거하기 위한 트리밍(trimming) 패턴을 더 형성할 수 있다.
상기 미세패턴을 예측하는 단계 이후에, 상기 2 패턴에 노치(notch)된 부분이 있는 지를 확인하는 단계 및 상기 노치된 부분이 있으면 상기 보조패턴을 형성하는 단계를 수행하는 단계를 더 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 설계장치는 미세패턴의 데이터를 판독하는 수단과, 상기 미세패턴을 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 구분하는 수단을 포함한다. 또한, 상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성하여 상기 미세패턴을 보정하는 수단을 포함한다. 상기 제1, 제2 및 보조패턴이 포함된 프로그램을 실행하여 피전사물에 전사될 미세패턴을 예측하는 수단 및 상기 예측된 미세패턴과 상기 원본 데이터와 비교하여 차이가 없으면 상기 보정된 미세패턴을 최종 미세패턴으로 결정 하는 수단을 포함한다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예는 미세패턴을 프로그램을 이용하여 설계하는 방법 및 그 장치를 제공할 것이다. 즉, 최초 설계자가 작성한 설계도를 실제 공정에 적용하기 위하여 상기 설계도를 프로그램을 이용하여 보정하는 것이다. 따라서, 본 발명의 실시예는 최초 설계자가 작성한 노광용 미세패턴 데이터를 실제 공정에 적용할 때, 발생할 수 있는 결함을 제거하기 위하여 새로운 패턴들을 추가하는 것이다. 이와 같은 패턴의 추가는 표시장치의 화면 상의 결과로 나타난다. 이후에 설명될 미세패턴은 분리가 필요하지 않은 패턴, 분리가 필요한 패턴, 주변에 패턴을 추가할 필요가 없는 제1 패턴 및 추가패턴이 필요한 제2 패턴으로 구분될 것이다. 특히, 분리가 필요한 패턴은 단계별로 다르게 지칭될 수 있다.
도 1은 본 발명의 실시예에 의한 미세패턴의 설계방법을 나타낸 흐름도이고, 도 2a 내지 도 2i는 도 1을 보충적으로 설명하기 위한 화면들이다. 여기서, 미세패턴은 라인패턴을 중심으로 살펴보기로 한다.
도 1 및 도 2a를 참조하면, 최초 설계자가 작성한 노광용 미세패턴 데이 터(이하, 원본 설계도)를 판독한다. 그후, 분리가 필요하지 않은 미세패턴(100)과 분리가 필요한 미세패턴(102)을 선정한다. 여기서, 분리가 필요한 미세패턴(102)은 사각형 이상의 다각형 형태의 패턴이다. 미세패턴(102)의 분리는 상기 다각형 형태의 패턴을 사각형 형태의 패턴으로 분리하는 것이다. 이를 위해, 분리가 필요한 미세패턴(102)을 사각형 형태로 만들기 위해 연결부위(a)를 선정한다(S10). 연결부위(a)는 다각형 패턴의 꺾인 부분에 위치하며, 이를 제거하여 사각형 형태의 패턴으로 분리시키기 위한 곳이다.
도 1 및 도 2b를 참조하면, 연결부위(a)를 제거하여 미세패턴(102)을 분리한다(S12). 다각형 형태의 미세패턴(102)을 분리하는 이유는, 다각형 형태의 패턴을 단순한 형태의 사각형 형태의 패턴으로 변환함으로써, 미세패턴(102)에 대한 정보를 단순화하기 위함이다. 여기서, 단순화한다는 것은, 연결부위(a)에 대한 정보를 제거함으로써, 패턴형태에 대한 정보를 간략하게 할 수 있는 것이다. 만일, 미세패턴을 설계할 때 패턴을 분리하지 않는다면, 연결부위(a)에 대한 정보를 항상 동반하여야 하는 문제가 있다. 이에 따라, 미세패턴(102)을 분리하여 미세패턴에 대한 정보를 단순화하는 것이 바람직하다.
이때, 분리된 패턴(102)는 이후에 설명될 보조패턴에 의해 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 나뉜다. 제2 패턴은 분리가 필요하지 않은 패턴일 수도 있고 분리된 패턴(102) 중의 일부 또는 전부일 수도 있다.
이어서, 분리된 패턴(102)을 포함하는 화면 상의 미세패턴을 확인한다(S14). 즉, 분리된 패턴(102)의 분리가 제대로 이루어졌는 지를 확인하고, 사진 식각공정으로 형성할 수 없는 패턴인 지를 검사한다. 왜냐하면, 분리된 패턴(102)이 사진식각공정으로 형성되지 않으면, 분리된 패턴(102)을 마스크 상에 형성할 수 없기 때문이다. 만일, 사진식각공정으로 형성이 안된 패턴이 존재하면, 도 2a와 같이 연결부위(a)를 다시 선정한다(S16).
또한, 분리가 되어야 할 미세패턴(102)이 누락되거나 불필요한 패턴의 추가가 있는 지를 확인하다. 이때, 불필요한 패턴의 추가는 원본 데이터와 비교하면 알 수 있다. 만일, 패턴의 누락이나 불필요한 패턴의 추가가 있으면, 이를 수정하여 도 2a의 단계를 다시 시작한다.
선택적으로, 다각형 형태의 미세패턴(102)이 존재하여도 실제 미세패턴 형성공정, 예컨대 자기정합 방식의 이중 패터닝을 진행하면, 제1 패턴과 제2 패턴이 산화막 두께만큼 떨어진다. 이러한 경우에는 도 2c에서와 같이 앞에서 제거된 연결부위(a)를 굳이 분리할 필요가 없다. 이때에는, 연결부위(a)를 재결합한다(S18). 즉, 미세패턴의 제조방식에 따라, 연결부위(a)을 재결합하지 않고 패턴이 분리된 상태에서 추후 공정을 진행할 수 있다. 여기서는, 연결부위(a)가 재결합된 상태를 가정하여 설명하기로 한다.
도 1 및 도 2d를 참조하면, 피전사물으로 패턴을 전사할 때 결함(defect)을 야기할 수 있는 제2 패턴과 제1 간격(D1)을 유지하는 제1 보조패턴(110)을 형성한다(S 20). 여기서, 제2 패턴은 도 2a에서의 분리가 필요하지 않은 패턴(100) 및 분리된 패턴(102) 중의 일부 또는 전부일 수 있다. 예를 들어, 화면의 좌측 상부의 분리가 필요하지 않은 패턴(100)은 돌출된 부분의 전부, 우측 상부의 분리된 패 턴(102)의 일부가 보정이 필요한 제2 패턴이다.
제1 보조패턴(110)은 폭이 W1인 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치될 수 있다. 제1 보조패턴(110) 사이의 간격은 (W1 + 2*D1)일 수 있다. 제1 보조패턴(110)은 라인 형태의 상기 제2 패턴의 둘레를 따라서 제1 간격(D1)이 유지되도록 이격될 수 있다. 또한, 제1 보조패턴(110)의 폭(W2)은 상기 제2 패턴의 폭(W1)과 동일할 수 있다. 제1 보조패턴(110)은 인접하는 미세패턴 사이의 간격이 제1 보조패턴(110)의 폭(W2)와 제1 간격(D1)의 두 배를 합한 (W2 + 2*D1) 보다 크거나 같을 때 형성한다.
도 1 및 도 2e를 참조하면, 피전사물으로 패턴을 전사할 때 결함(defect)을 야기할 수 있는 제2 패턴과 제1 간격(D1)을 유지하는 제2 보조패턴(112)을 형성한다(S20). 여기서, 제2 패턴은 도 2a에서의 분리가 필요하지 패턴(100) 및 분리된 패턴(102) 중의 일부 또는 전부일 수 있다. 제2 보조패턴(112)은 제2 패턴과 제1 간격(D1)을 유지하도록 상기 제1 및 제2 패턴에 부착될 수 있다. 제2 보조패턴(112)은 인접하는 미세패턴 사이의 간격이 제1 간격(D1)보다 크고 (W2 + 2*D1) 보다 작을 때 형성한다.
선택적으로, 도 1 및 도 2f에 도시된 바와 같이, 피전사물의 패터닝과정, 예컨대 식각과정에 발생할 것으로 예상된 불필요한 부분을 제거하는 트리밍(trimming) 패턴(114)을 형성한다(S22). 예를 들어, 트리밍 패턴(114)은, 자기정합 이중 패터닝의 경우에, 산화막 사이에 도포된 폴리실리콘 중에서 습식식각 과정에 잔존하는 불필요한 부분을 제거하기 위해, 다시 습식식각으로 제거할 부분을 결 정한다.
도 1 및 도 2g를 참조하면, 제1 패턴, 제2 패턴 및 보조패턴의 미세패턴을 포함(선택적으로 연결부위(a) 및 트리밍 패턴을 더 포함)하는 설계도를 실제 피전사물에 전사될 수 있는 지를 확인하기 위하여, 통상적인 프로그램으로 실행(emulation)한다(S24). 경우에 따라, 도시된 바와 같이, 미세패턴에 노치(notch)된 부분(116)이 발생할 수 있다. 노치된 부분(116)은 화면 상의 미세패턴이 원본 설계도에 비해 작거나 가늘게 형성된 것이다.
따라서, 미세패턴 중에 노치된 부분(116)을 확인한다(S26). 만일, 노치된 부분(116)이 있으면, 도 2d 및 도 2e를 참조하여 설명한 보조패턴을 형성하는 단계를 다시 실시한다(S28). 최종적으로, 도 2h와 같이 노치된 부분(116)이 제거된 최종 설계도를 완성한다.
도 1 및 도 2i를 참조하면, 완성된 최종 설계도를 원본 설계도와 비교한다(S30). 필요한 경우, 디자인룰과 같은 검사를 진행할 수도 있다. 원본 설계도와 추가된 패턴 부분을 제외하고 동일하면, 최종적인 설계도로 결정한다(S34). 만일 원본 설계도와 최종 설계도가 다르다면 보조패턴을 형성하는 단계부터 다시 실시한다(S32).
도 3은 본 발명의 실시예에 의해 작성된 미세패턴의 설계도를 나타내는 화면이다. 이때, 해칭이 없는 패턴은 본 발명의 미세패턴이고, 십자형상으로 채워진 부분은 제1 보조패턴, 빗금친 부분은 제2 보조패턴, 음영으로 처리한 부분은 본 발명의 트리밍 패턴이다. 제1 보조패턴은 인접하는 미세패턴과 제1 간격(D1)을 유지 하도록 이격되어 배치되고, 제2 보조패턴은 인접하는 미세패턴과의 거리를 제1 간격(D1)을 유지하도록 인접하는 미세패턴 중의 하나에 부착되어 있다.
보조패턴이 있으면, 본 발명의 미세패턴이 피전사물에 전사되지 않는 것을 방지할 수 있고, 트리밍 패턴에 의해 공정 중에 발생할 수 있는 불필요한 부분을 제거할 수 있다. 이에 따라, 원본 설계도가 실제 공정에 적용될 때, 미흡한 부분을 보강할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 미세패턴 설계방법 및 그 장치에 의하면, 노광을 위한 미세패턴을 실질적으로 전사하기 위한 보조패턴을 형성함으로써, 피전사물에 그대로 전사되기 위한 미세패턴의 설계할 수 있다.
또한, 실제 공정에서 발생할 것으로 예상된 불순물을 제거하기 위한 트리밍 패턴을 추가함으로써, 피전사물에 불순물이 잔존하는 것을 방지할 수 있다.

Claims (19)

  1. 노광용 미세패턴의 원본 데이터를 판독하는 단계;
    상기 미세패턴을 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 구분하는 단계;
    상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성하여 상기 미세패턴을 보정하는 단계;
    상기 제1, 제2 및 보조패턴이 포함된 프로그램을 실행하여 피전사물에 전사될 미세패턴을 예측하는 단계; 및
    상기 예측된 미세패턴과 상기 원본 데이터를 비교하여 차이가 없으면 상기 보정된 미세패턴을 최종 미세패턴으로 결정하는 단계를 포함하는 미세패턴의 설계방법.
  2. 제1항에 있어서, 상기 제1 및 제2 패턴을 구분하는 단계에서,
    다각형 형태의 미세패턴 중에서 상기 구분이 필요한 패턴을 선정하는 단계;
    상기 다각형 형태의 미세패턴을 사각형 형태의 미세패턴으로 분리하기 위한 연결부위를 결정하는 단계; 및
    상기 연결부위를 제거하여, 상기 제1 및 제2 패턴을 분리하는 단계를 포함하는 것을 특징으로 하는 미세패턴의 설계방법.
  3. 제2항에 있어서, 상기 제1 및 제2 패턴을 분리한 단계 이후에,
    상기 제1 및 제2 패턴의 분리가 제대로 이루어졌는 지를 확인하는 단계;
    상기 분리가 제대로 이루어지지 않았다면, 상기 구분이 필요한 패턴을 다시 선정하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴의 설계방법.
  4. 제2항에 있어서, 상기 제1 및 제2 패턴을 분리한 단계 이후에,
    상기 제1 및 제2 패턴의 분리가 제대로 이루어졌는 지를 확인하는 단계;
    상기 분리가 제대로 이루어졌다면, 상기 연결부위를 재결합하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴의 설계방법.
  5. 제2항에 있어서, 상기 제1 및 제2 패턴을 분리한 단계 이후에,
    상기 제1 및 제2 패턴이 사진식각공정에 의해 형성될 수 있는 지를 판단하는 단계; 및
    상기 패턴들이 사진식각공정에 의해 형성될 수 없으면, 상기 구분이 필요한 패턴을 다시 선정하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴의 설계방법.
  6. 제1항에 있어서, 상기 보조패턴을 형성하는 단계에 있어서,
    상기 보조패턴은 폭이 W1인 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴인 것을 특징으로 하는 미세패턴의 설계방법.
  7. 제6항에 있어서, 상기 제1 보조패턴 사이의 간격은 (W1 + 2*D1)인 것을 특징으로 하는 미세패턴의 설계방법.
  8. 제6항에 있어서, 상기 제1 보조패턴은 라인 형태의 상기 제2 패턴의 둘레를 따라서 상기 제1 간격(D1)이 유지되도록 이격되어 있는 것을 특징으로 하는 미세패턴의 설계방법.
  9. 제6항에 있어서, 상기 제1 보조패턴의 폭(W2)은 상기 제2 패턴의 폭(W1)과 동일한 것을 특징으로 하는 미세패턴의 설계방법.
  10. 제1항에 있어서, 상기 보조패턴을 형성하는 단계에 있어서,
    상기 보조패턴은 상기 제1 패턴과 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴인 것을 특징으로 하는 미세패턴의 설계방법.
  11. 제10항에 있어서, 상기 제2 보조패턴은 라인 형태의 상기 제2 패턴의 적어도 일측에 상기 제1 간격(D1)이 유지하도록 이격되어 있는 것을 특징으로 하는 미세패턴의 설계방법.
  12. 제10항에 있어서, 상기 제2 보조패턴의 폭(W3)은 상기 제2 패턴의 폭(W1)보다 작은 것을 특징으로 하는 미세패턴의 설계방법.
  13. 제1항에 있어서, 상기 보조패턴을 형성하는 단계 이후에,
    상기 제1, 제2 및 보조패턴들 사이에 형성될 불필요한 물질을 제거하기 위한 트리밍(trimming) 패턴을 더 형성하는 것을 특징으로 하는 미세패턴의 설계방법.
  14. 제13항에 있어서, 상기 트리밍 패턴으로 제거해야 하는 물질은 식각과정에서 잔류하는 물질인 것을 특징으로 하는 미세패턴의 설계방법.
  15. 제13항에 있어서, 상기 미세패턴을 예측하는 단계 이후에,
    상기 2 패턴에 노치(notch)된 부분이 있는 지를 확인하는 단계를 더 포함하고,
    상기 노치된 부분이 있으면 노치된 부분이 형성되지 않도록 보조패턴을 형성하는 단계를 다시 수행하는 것을 특징으로 하는 미세패턴의 설계방법.
  16. 노광용 미세패턴의 데이터를 판독하는 수단;
    상기 미세패턴을 보정이 필요하지 않은 제1 패턴과 보정이 필요한 제2 패턴으로 구분하는 수단;
    상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성하여 상 기 미세패턴을 보정하는 수단;
    상기 제1, 제2 및 보조패턴이 포함된 프로그램을 실행하여 피전사물에 전사될 미세패턴을 예측하는 수단; 및
    상기 예측된 미세패턴과 상기 원본 데이터와 비교하여 차이가 없으면 상기 보정된 미세패턴을 최종 미세패턴으로 결정하는 수단을 포함하는 미세패턴의 설계장치.
  17. 제16항에 있어서, 상기 보조패턴을 형성하는 단계에 있어서,
    상기 보조패턴은 폭이 W1인 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴인 것을 특징으로 하는 미세패턴의 설계장치.
  18. 제16항에 있어서, 상기 보조패턴을 형성하는 단계에 있어서,
    상기 보조패턴은 상기 제1 패턴과 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴인 것을 특징으로 하는 미세패턴의 설계장치.
  19. 제16항에 있어서, 상기 보조패턴을 형성하는 단계 이후에,
    상기 제1, 제2 및 보조패턴들 사이에 형성될 불필요한 물질을 제거하기 위한 트리밍(trimming) 패턴을 형성하는 수단을 더 포함하는 것을 특징으로 하는 미세패턴의 설계장치.
KR1020060097409A 2006-10-02 2006-10-02 미세패턴의 설계방법 및 그 장치 KR100817065B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060097409A KR100817065B1 (ko) 2006-10-02 2006-10-02 미세패턴의 설계방법 및 그 장치
US11/590,399 US7610574B2 (en) 2006-10-02 2006-10-31 Method and apparatus for designing fine pattern
CNA2007100856375A CN101158807A (zh) 2006-10-02 2007-03-01 用于设计精细图案的方法和设备
TW096126061A TWI439802B (zh) 2006-10-02 2007-07-17 用於設計細緻圖樣之方法以及裝置
JP2007214023A JP5213222B2 (ja) 2006-10-02 2007-08-20 微細パターンの設計方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097409A KR100817065B1 (ko) 2006-10-02 2006-10-02 미세패턴의 설계방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR100817065B1 true KR100817065B1 (ko) 2008-03-27

Family

ID=39262493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097409A KR100817065B1 (ko) 2006-10-02 2006-10-02 미세패턴의 설계방법 및 그 장치

Country Status (5)

Country Link
US (1) US7610574B2 (ko)
JP (1) JP5213222B2 (ko)
KR (1) KR100817065B1 (ko)
CN (1) CN101158807A (ko)
TW (1) TWI439802B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101828492B1 (ko) 2010-10-13 2018-03-29 삼성전자 주식회사 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체
US9009633B2 (en) * 2013-05-06 2015-04-14 United Microelectronics Corp. Method of correcting assist feature

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116529A (ja) 2000-10-06 2002-04-19 Dainippon Printing Co Ltd 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
JP2002357889A (ja) 2001-03-28 2002-12-13 Sony Corp 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法
JP2004219587A (ja) 2003-01-10 2004-08-05 Dainippon Printing Co Ltd 光近接補正パターンを有するフォトマスク用データの作成方法と、光近接補正パターンを有するフォトマスク

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200894B2 (ja) * 1991-03-05 2001-08-20 株式会社日立製作所 露光方法及びその装置
JPH0637138A (ja) 1992-07-16 1994-02-10 Toshiba Corp 半導体装置およびその製造方法
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
KR19990055114A (ko) 1997-12-27 1999-07-15 윤종용 클락 버퍼 셀을 이용한 회로 검증 방법
JP4163829B2 (ja) * 1999-11-09 2008-10-08 松下電器産業株式会社 マスクパターン補正方法及びそれを用いたフォトマスク
JP2001273788A (ja) * 2000-03-29 2001-10-05 Hitachi Ltd 半導体記憶装置
US7073163B2 (en) 2003-02-10 2006-07-04 Toshiba Matsushita Display Technology Co., Ltd. Method of simulating patterns, computer program therefor, medium storing the computer program and pattern-simulating apparatus
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116529A (ja) 2000-10-06 2002-04-19 Dainippon Printing Co Ltd 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
JP2002357889A (ja) 2001-03-28 2002-12-13 Sony Corp 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法
JP2004219587A (ja) 2003-01-10 2004-08-05 Dainippon Printing Co Ltd 光近接補正パターンを有するフォトマスク用データの作成方法と、光近接補正パターンを有するフォトマスク

Also Published As

Publication number Publication date
US20080082954A1 (en) 2008-04-03
CN101158807A (zh) 2008-04-09
JP2008090287A (ja) 2008-04-17
US7610574B2 (en) 2009-10-27
TW200817833A (en) 2008-04-16
TWI439802B (zh) 2014-06-01
JP5213222B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
JP5100625B2 (ja) パターンレイアウト設計方法
US8316329B1 (en) Reticle and technique for multiple and single patterning
US8423923B2 (en) Optical proximity correction method
WO2003067331A1 (fr) Procede d'elaboration de dessin de masque d'exposition, dessin de masque d'exposition, et procede de fabrication de dispositif a semiconducteur
KR20080114402A (ko) 반도체소자의 패턴 검증 방법
US7730445B2 (en) Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method
US7559044B2 (en) Automatic design method of semiconductor integrated circuit, automatic design system of semiconductor integrated circuit, and semiconductor integrated circuit
US6576377B2 (en) Photo mask pattern designing method, resist pattern fabricating method and semiconductor device manufacturing method
US8071278B1 (en) Multiple patterning technique using a single reticle
US20100227444A1 (en) Mask, method for manufacturing the same, and method for manufacturing semiconductor device
JP5580510B2 (ja) エッチングマスク及びその形成方法
KR100817065B1 (ko) 미세패턴의 설계방법 및 그 장치
JP4643302B2 (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
KR100807229B1 (ko) 마스크의 설계 패턴 보정 방법
CN113109992B (zh) 图形的修正方法及掩模版的制作方法
US20090233187A1 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
US7859023B2 (en) Standard cell and semiconductor device including the same
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
KR101216242B1 (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
JP2007123342A (ja) 半導体装置の製造方法。
KR20080018039A (ko) 오프 그리드 방지를 위한 opc 처리방법
Pierrat et al. Full phase-shifting methodology for 65-nm node lithography
US9436081B2 (en) Methods of modifying masking reticles to remove forbidden pitch regions thereof
JP3470369B2 (ja) 半導体装置の回路パターン設計方法及び直接描画装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13