KR100816335B1 - Thin film transistor array panel and a method for attaching the integrated circuit for the same - Google Patents
Thin film transistor array panel and a method for attaching the integrated circuit for the same Download PDFInfo
- Publication number
- KR100816335B1 KR100816335B1 KR1020010057472A KR20010057472A KR100816335B1 KR 100816335 B1 KR100816335 B1 KR 100816335B1 KR 1020010057472 A KR1020010057472 A KR 1020010057472A KR 20010057472 A KR20010057472 A KR 20010057472A KR 100816335 B1 KR100816335 B1 KR 100816335B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- integrated circuit
- driving integrated
- pad
- data
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000002245 particle Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims description 26
- 238000011156 evaluation Methods 0.000 claims description 10
- 230000007547 defect Effects 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 기판의 상부에 구동 집적회로를 직접 실장하는 COG(Chip on glass) 방식이 적용되는 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다. The present invention relates to a thin film transistor substrate for a liquid crystal display device, to which a chip on glass (COG) method of directly mounting a driving integrated circuit is mounted on an upper portion of a substrate.
본 발명에 따른 박막 트랜지스터 기판에는 절연 기판 상부에 게이트선, 게이트선의 끝에 연결되어 외부의 구동 집적회로로부터 게이트 신호를 전달받으며 적어도 둘 이상으로 연결되어 있는 게이트 패드, 게이트 패드에 연결되어 있는 게이트선과 게이트 전극을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있으며 그 상부에는 교차하여 화소 영역을 정의하는 데이터선, 데이터선의 끝에 연결되어 외부의 구동 집적회로로부터 데이터 신호를 전달받으며 적어도 둘 이상으로 연결되어 있는 데이터 패드, 데이터 선에 연결되어 게이트 전극 상부의 반도체층 상부로 연장된 소스전극, 게이트 전극을 중심으로 소스전극과 마주하는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 및 반도체층 상부에는 드레인 전극 및 데이터 패드, 게이트 패드를 드러내는 접촉구멍을 가지는 보호막이 형성되어 있으며, 보호막 상부에는 접촉 구명을 통하여 드레인 전극 및 데이터 패드, 게이트 패드와 연결되는 화소전극 및 보조 데이터 패드, 보조 게이트 패드가 형성되어 있다.In the thin film transistor substrate according to the present invention, a gate line connected to an end of a gate line and a gate line on an insulating substrate receives a gate signal from an external driving integrated circuit, and is connected to at least two gate pads, and a gate line and a gate connected to the gate pad. A gate wiring including an electrode is formed. A semiconductor layer is formed on an upper portion of the gate insulating layer that covers the gate line, and a data line intersecting the gate line and connected to the end of the data line to define a pixel area, receives a data signal from an external driving integrated circuit, and is connected to at least two or more lines. A data line including a data pad, a source electrode connected to the data line and extending over the semiconductor layer on the gate electrode, and a drain electrode facing the source electrode is formed around the gate electrode. A passivation layer having a drain electrode, a data pad, and a contact hole for exposing the gate pad is formed on the data line and the semiconductor layer, and the drain electrode, the data pad, the pixel electrode connected to the gate pad and the auxiliary data through the contact hole on the passivation layer. Pads and auxiliary gate pads are formed.
또한, 게이트 패드 및 데이터 패드를 각각의 배선마다 하나씩 형성할 경우는 패드의 길이를 구동 집적회로 범프의 길이보다 두 배 가량 길게 형성한다. In addition, in the case of forming one gate pad and one data pad for each wiring, the length of the pad is formed to be about twice as long as the length of the driving integrated circuit bump.
따라서, 본 발명에 따른 박막 트랜지스터 기판에 구동 집적회로를 부착하는 공정은 재작업이 가능하다. Therefore, the process of attaching the driving integrated circuit to the thin film transistor substrate according to the present invention can be reworked.
패드, 보조 패드, 이방성 도전 입자, 구동 집적회로Pads, auxiliary pads, anisotropic conductive particles, driving integrated circuits
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1;
도 3은 제1 보조 데이터 패드에 구동 집적회로를 부착시키기 위하여 이방성 도전필름을 부착시켜 놓은 상태를 도시한 도면이고,3 is a view showing a state in which an anisotropic conductive film is attached to attach a driving integrated circuit to a first auxiliary data pad;
도 4는 도 3의 IV-IV'선을 따라 잘라낸 단면으로서, 구동 집적회로가 부착된 상태를 나타낸 도면이고, 4 is a cross-sectional view taken along line IV-IV 'of FIG. 3 and illustrates a state in which a driving integrated circuit is attached;
도 5는 제2 보조 데이터 패드에 구동 집적회로를 부착시키기 위하여 이방성 도전필름을 부착시켜 놓은 상태를 도시한 도면이고,FIG. 5 is a view showing a state in which an anisotropic conductive film is attached to attach a driving integrated circuit to a second auxiliary data pad.
도 6은 도 5의 VI-VI'선을 따라 잘라낸 단면으로서, 구동 집적회로가 부착된 상태를 나타낸 도면이고, FIG. 6 is a cross-sectional view taken along line VI-VI ′ of FIG. 5 and illustrating a state in which a driving integrated circuit is attached;
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,7 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 8은 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.FIG. 8 is a cross-sectional view taken along the line VIII-VIII ′ of FIG. 7.
본 발명은 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착 방법에 관한 것으로 특히, 기판의 상부에 구동 집적회로를 직접 실장하는 COG(Chip on glass) 방식이 적용되는 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate and a method for attaching a driving integrated circuit using the same, and more particularly, to a thin film transistor substrate for a liquid crystal display device, to which a chip on glass (COG) method for directly mounting a driving integrated circuit is mounted on the substrate. .
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. A display device for controlling the amount of light transmitted by rearranging them.
일반적으로 박막 트랜지스터 어레이 기판에는 서로 교차하는 다수의 게이트선과 데이터선이 형성되어 있으며, 게이트선과 데이터선이 교차로 정의되는 매트릭스 형태의 화소영역에는 다수의 박막 트랜지스터와 화소 전극이 형성되어 있다. 게이트선의 끝 부분과 데이터선의 끝 부분에는 게이트 패드 및 데이터 패드가 각각 형성되어 있으며, 패드가 형성되어 있는 패드부는 화소영역의 집합으로 이루어진 표시영역의 밖에 위치하며 컬러 필터 기판에 가리지 않고 드러나 있다.In general, a plurality of gate lines and data lines intersecting with each other are formed on a thin film transistor array substrate, and a plurality of thin film transistors and pixel electrodes are formed in a matrix-type pixel region in which gate lines and data lines are defined as intersections. Gate pads and data pads are formed at the end of the gate line and the end of the data line, respectively, and the pad portion on which the pad is formed is located outside the display area formed of a set of pixel areas and is not covered by the color filter substrate.
이러한 각 패드부는 전기적 신호를 각각 주사 신호 및 데이터 신호로 변환하여 배선으로 출력하게 하는 구동 집적회로와 전기적으로 연결되어야 한다. Each pad portion must be electrically connected to a driving integrated circuit which converts an electrical signal into a scan signal and a data signal, respectively, and outputs the wiring signal.
이러한 구동 집적회로를 액정표시 장치에 실장하는 기술로는 테이프 캐리어 패키지(tape carrier package: TCP)에 구동 집적회로를 실장하여 박막 트랜지스터 어레이 기판과 연결하는 TAB(tape automated bonding) 실장방식과 TCP가 필요없이 직접 유리기판 위에 구동 집적회로를 직접 부착시키는 COG(chip on glass) 실장방식을 들 수 있다. The technology for mounting such a driving integrated circuit in a liquid crystal display device requires a tape automated bonding (TAB) mounting method and a TCP for mounting the driving integrated circuit in a tape carrier package (TCP) to connect to a thin film transistor array substrate. And a COG (chip on glass) mounting method that directly attaches a driving integrated circuit directly onto a glass substrate.
COG 실장방식은 이방성 도전 필름(anisotropic conducting film: ACF)을 이용하여 구동 집적회로를 직접 유리기판에 부착하는 것인데, TCP가 필요 없어 비용이 많이 절감된다는 장점이 있는 대신, 작업상의 오류나 구동회로의 불량이 발생하면 재 작업이 어려워 다른 부품도 함께 사용하지 못하게 되는 단점이 있다. The COG mounting method uses an anisotropic conducting film (ACF) to directly attach the driving integrated circuit to the glass substrate, which does not require TCP and saves a lot of cost. When this happens, it is difficult to rework, so other components cannot be used together.
이는, 종래의 단일 패드를 갖는 박막 트랜지스터 기판에 구동 집적회로를 부착하고, 작업상의 오류 또는 구동 집적회로의 불량 등으로 재 작업을 실시할 경우 최초 작업시의 잔류된 이방성 도전필름을 제거하는 과정에서 패드부의 손상이 발생하는 것에 기인한다. 이러한 구동 집적회로를 부착하는 공정에서 재 작업의 불가능은 수율을 감소시키는 주요 원인이 된다.In the process of attaching the driving integrated circuit to the conventional thin film transistor substrate having a single pad and removing the remaining anisotropic conductive film during the initial work when reworking due to an operation error or a defect of the driving integrated circuit. This is due to the occurrence of damage to the pad portion. The impossibility of rework in the process of attaching such a driving integrated circuit is a major cause of decreasing the yield.
이에 본 발명의 기술적 과제는 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 구동 집적회로를 부착하는 공정에서 재 작업이 가능하도록 하는 박막 트랜지스터 기판을 제공하는 것이다.Accordingly, the technical problem of the present invention is to solve such a problem, and an object of the present invention is to provide a thin film transistor substrate that enables rework in a process of attaching a driving integrated circuit.
본 발명의 다른 목적은 상기한 박막 트랜지스터 기판을 이용한 구동 집적회로 부착 방법을 제공하는 것이다. Another object of the present invention is to provide a method for attaching a driving integrated circuit using the thin film transistor substrate.
이러한 과제를 달성하기 위한 본 발명은 각각의 배선에 대하여 적어도 두 개 이상의 패드가 형성되어 있거나, 패드의 길이가 두 배 이상 길게 형성된 박막 트랜지스터 기판을 마련한다. The present invention for achieving this problem provides a thin film transistor substrate formed with at least two or more pads for each wiring, or formed with a length of the pad more than twice.
구체적으로, 본 발명의 하나의 특징에 따른 박막 트랜지스터 기판은 절연 기판 위에 게이트선이 형성되어 있고, 게이트선의 끝에는 외부로부터 게이트 신호를 전달받아 게이트선으로 전달하는 게이트 패드가 형성되어 있다. 게이트선과 교차하여 화소 영역을 정의하는 데이터선이 게이트선과 절연되어 형성되어 있으며, 데이터선의 끝에는 데이터 신호를 전달받아 데이터선으로 전달하는 데이터 패드가 형성되어 있다. 게이트선 및 데이터선에 연결되는 박막 트랜지스터가 형성되어 있다. 화소 영역에 형성되어 있으며 박막 트랜지스터를 통하여 게이트선 및 데이터선과 연결되는 화소 전극이 형성되어 있다. 여기서, 게이트 패드 또는 데이터 패드는 적어도 둘 이상으로 형성되어 있다. Specifically, in the thin film transistor substrate according to an aspect of the present invention, a gate line is formed on an insulating substrate, and a gate pad is formed at the end of the gate line to receive a gate signal from the outside and transmit the gate signal to the gate line. A data line defining a pixel region intersecting the gate line is insulated from the gate line, and a data pad is formed at the end of the data line to receive the data signal and transmit the data signal to the data line. A thin film transistor connected to the gate line and the data line is formed. A pixel electrode formed in the pixel region and connected to the gate line and the data line through the thin film transistor is formed. Here, at least two gate pads or data pads are formed.
또한, 본 발명의 다른 특징에 따른 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판 위에 게이트선이 형성되어 있고, 게이트선의 끝에 연결되어 외부의 구동 집적회로로부터 게이트 신호를 전달받는 게이트 패드가 형성되어 있다. 게이트선과 교차하여 화소 영역을 정의하는 데이터선이 게이트선과 절연되어 형성되어 있으며, 데이터선의 끝에 연결되어 외부의 구동 집적회로로부터 데이터 신호를 전달받는 데이터 패드가 형성되어 있다. 게이트선 및 데이터선에 연결되는 박막 트랜지스터가 형성되어 있다. 화소 영역에 형성되어 있으며 박막 트랜지스터를 통하여 게이트선 및 데이터선과 연결되는 화소 전극이 형성되어 있다. 여기서, 게이트 패드 또는 데이터 패드는 구동 집적회로의 범프의 길이보다 적어도 두 배 이상 길 게 형성되어 있다. In addition, in the thin film transistor substrate for a liquid crystal display according to another aspect of the present invention, a gate line is formed on an insulating substrate, and a gate pad connected to an end of the gate line to receive a gate signal from an external driving integrated circuit is formed. A data line crossing the gate line and defining a pixel area is formed to be insulated from the gate line, and a data pad connected to an end of the data line to receive a data signal from an external driving integrated circuit is formed. A thin film transistor connected to the gate line and the data line is formed. A pixel electrode formed in the pixel region and connected to the gate line and the data line through the thin film transistor is formed. Here, the gate pad or the data pad is formed at least twice as long as the bump length of the driving integrated circuit.
상기한 본 발명의 하나의 특징에 따른 박막 트랜지스터 기판에 구동 집적회로를 부착하는 방법은 다음과 같다.A method of attaching a driving integrated circuit to a thin film transistor substrate according to one aspect of the present invention is as follows.
먼저, 박막 트랜지스터 기판의 제1 데이터패드 또는 제1 게이트패드에 이방성 도전 필름에 포함되어 있는 이방성 입자를 부착한다. 다음, 이방성 입자가 부착된 제1 데이터패드 또는 제1 게이트패드에 구동 집적회로를 부착한다. 구동 집적회로의 부착상태를 검사하고 전기적인 평가를 하여 불량여부를 판단한다. 불량 발생시에 구동 집적회로를 이방성 입자가 부착된 제1 데이터 패드 또는 제1 게이트패드에서 떼어낸다. 다음, 박막 트랜지스터 기판의 제2 데이터패드 또는 제2 게이트패드에 이방성 도전 필름에 포함되어 있는 이방성 입자를 부착한다. 이방성 입자가 부착된 제2 데이터패드 또는 제3 게이트패드에 구동 집적회로를 부착한다. 구동 집적회로의 부착상태를 검사하고 전기적인 평가를 하여 불량여부 판단 후 구동 집적회로의 부착을 완료한다. First, the anisotropic particles contained in the anisotropic conductive film are attached to the first data pad or the first gate pad of the thin film transistor substrate. Next, the driving integrated circuit is attached to the first data pad or the first gate pad to which the anisotropic particles are attached. The attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether there is any defect. When the failure occurs, the driving integrated circuit is detached from the first data pad or the first gate pad to which the anisotropic particles are attached. Next, anisotropic particles included in the anisotropic conductive film are attached to the second data pad or the second gate pad of the thin film transistor substrate. The driving integrated circuit is attached to the second data pad or the third gate pad to which the anisotropic particles are attached. The attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether it is defective, and then the attachment of the driving integrated circuit is completed.
상기한 본 발명의 다른 특징에 따른 박막 트랜지스터 기판에 구동 집적회로를 부착하는 방법은 다음과 같다.A method of attaching a driving integrated circuit to a thin film transistor substrate according to another aspect of the present invention is as follows.
먼저, 박막 트랜지스터 기판의 데이터패드 또는 게이트패드 한쪽에 이방성 도전 필름에 포함되어 있는 이방성 입자를 부착한다. 다음, 이방성 입자가 부착된 데이터패드 또는 게이트패드 한쪽에 정렬키를 통하여 구동 집적회로를 부착한다. 구동 집적회로의 부착상태를 검사하고 전기적인 평가를 하여 불량여부를 판단한다. 불량 발생시에 구동 집적회로를 이방성 입자가 부착된 데이터 패드 또는 게이트패 드 한쪽에서 떼어낸다. 다음, 데이터패드 또는 게이트패드의 다른 한쪽에 이방성 도전 필름에 포함되어 있는 이방성 입자를 부착한다. 이방성 입자가 부착된 데이터패드 또는 게이트패드의 다른 한쪽에 정렬키를 통하여 구동 집적회로를 부착한다. 구동 집적회로의 부착상태를 검사하고 전기적인 평가를 하여 불량여부 판단 후 구동 집적회로의 부착을 완료한다. First, anisotropic particles contained in the anisotropic conductive film are attached to one of the data pads or gate pads of the thin film transistor substrate. Next, the driving integrated circuit is attached to one of the data pad or gate pad to which the anisotropic particles are attached through the alignment key. The attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether there is any defect. In the event of a failure, the driver integrated circuit is removed from either the data pad or gate pad to which the anisotropic particles are attached. Next, anisotropic particles contained in the anisotropic conductive film are attached to the other side of the data pad or the gate pad. The driving integrated circuit is attached to the other side of the data pad or gate pad to which the anisotropic particles are attached through the alignment key. The attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether it is defective, and then the attachment of the driving integrated circuit is completed.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Next, the thin film transistor substrate according to the embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art can easily implement the present invention.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 제1 및 제2 게이트 패드(23, 24)를 포함하는 게이트 배선이 형성되어 있다. 1 and 2, the
게이트 배선(21, 22, 23, 24)은 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.The
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층 (41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(51, 52)이 게이트 전극(22)을 중심으로 양쪽으로 분리, 형성되어 있다. A
저항성 접촉층(51, 52) 위에는 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 제1 및 제2 데이터 패드(65, 66)를 포함하는 데이터 배선이 형성되어 있다. On the
여기서, 게이트 전극(22), 반도체층(41), 소스 전극(62) 및 드레인 전극(63)은 박막 트랜지스터를 이루고 있다.Here, the
데이터 배선(61, 62, 63, 65, 66) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23, 24)를 드러내는 접촉 구멍(73, 74)을 가지고 있을 뿐만 아니라, 데이터 패드(65, 66)를 드러내는 접촉 구멍(75, 76)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다. A
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 제1 및 제2 보조 게이트 패드(83, 84) 및 제 및 제2 보조 데이터 패드(85, 86)가 형성되어 있다.The
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83, 84)와 보조 데이터 패드(85, 86)는 접촉 구멍(73, 74, 75, 76)을 통해 게이트 패드(23, 24) 및 데이터 패드(65, 66)와 각각 연결되어 있으며, 이들은 패드(23, 24, 65, 66)와 외부 회로 장치와의 접착성 을 보완하고 패드(23, 24, 65, 66)를 보호하는 역할을 한다. The
그러면, 이와 같이 게이트 패드 및 데이터 패드를 각각 두 개씩 이중으로 형성하는 이유에 대하여 도 3 내지 도 6을 참조하여 설명한다. Next, the reason for forming the gate pad and the data pad in duplicate, respectively, will be described with reference to FIGS. 3 to 6.
우선, 본 발명의 제1 실시예에 따른 다중 패드가 형성된 박막 트랜지스터 기판에 COG 실장 방식을 적용하여 구동 집적회로를 패드부에 전기적으로 연결하는 방법에 대하여 설명한다. First, a method of electrically connecting a driving integrated circuit to a pad part by applying a COG mounting method to a thin film transistor substrate having multiple pads according to a first embodiment of the present invention will be described.
도 3은 제1 보조 데이터 패드에 구동 집적회로를 부착시키기 위하여 이방성 도전필름을 부착시켜 놓은 상태를 도시한 도면이고, 도 4는 도 3의 IV-IV'선을 따라 잘라낸 단면으로서, 구동 집적회로가 부착된 상태를 나타낸 도면이다. 도 5는 제2 보조 데이터 패드에 구동 집적회로를 부착시키기 위하여 이방성 도전필름을 부착시켜 놓은 상태를 도시한 도면이고, 도 6은 도 5의 VI-VI'선을 따라 잘라낸 단면으로서, 구동 집적회로가 부착된 상태를 나타낸 도면이다. FIG. 3 is a view illustrating a state in which an anisotropic conductive film is attached to a first auxiliary data pad to attach a driving integrated circuit, and FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3. Is a view showing a state attached. FIG. 5 is a view illustrating a state in which an anisotropic conductive film is attached to a second auxiliary data pad to attach a driving integrated circuit, and FIG. 6 is a cross-sectional view taken along line VI-VI ′ of FIG. 5. Is a view showing a state attached.
COG 실장 방식은 구동 집적회로를 이방성 도전 필름을 이용하여 박막 트랜지스터 기판의 패드와 직접 전기적으로 연결하는 것으로, 보조 패드가 형성되어 있는 유리 기판 위에 도전성 입자를 포함하는 이방성 도전 필름을 부착하고 그 상부에 구동 집적회로를 압착한다.In the COG mounting method, the driving integrated circuit is directly connected to the pad of the thin film transistor substrate by using an anisotropic conductive film. An anisotropic conductive film containing conductive particles is attached on the glass substrate on which the auxiliary pad is formed, and on top of it. Compress the driving integrated circuit.
더욱 상세하게는, 도 3에 도시한 바와 같이, 도 1 및 도 2에 나타낸 완성된 박막 트랜지스터 기판의 제1 보조 데이터 패드(85)에 도전 입자를 포함하는 이방성 도전필름을 부착시킨다. 여기서, 도전 입자는 이방성 도전 필름에 포함되어 있는 것으로 상하 방향으로 박막 트랜지스터의 패드부와 구동 집적회로를 전기적으로 연 결하여 구동 집적회로의 신호가 패드부로 흐를 수 있도록 하는 도전성 물질이다. More specifically, as shown in FIG. 3, an anisotropic conductive film containing conductive particles is attached to the first
다음, 도 4에 도시한 바와 같이, 이방성 입자가 부착된 제1 보조 데이터 패드(85) 상부에 구동 집적회로를 부착한다. 이때, 구동 집적회로로부터 돌출 되어 나온 범프가 압착된 이방성 입자와 접착되도록 한다. Next, as shown in FIG. 4, the driving integrated circuit is attached to the upper portion of the first
이어, 구동 집적회로의 부착상태를 검사하고, 전기적인 평가를 하여 제1 보조 데이터 패드와 구동 집적회로간의 접촉불량 여부를 판단하고 불량이 없을 경우 구동 집적회로의 부착공정을 완료한다. Subsequently, the attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether there is a poor contact between the first auxiliary data pad and the driving integrated circuit, and if there is no defect, the attachment process of the driving integrated circuit is completed.
하지만, 구동 집적회로의 부착상태가 불량으로 판단되면 구동 집적회로를 제1 보조 데이터 패드에서 떼어낸다. 이때, 제1 보조 데이터 패드(85)에는 이방성 도전 입자들이 완전히 제거되지 않고 남을 수 있어, 다시 제1 보조 데이터 패드(85)의 상부에는 구동 집적회로를 부착하기 어렵다. However, if it is determined that the attachment state of the driving integrated circuit is bad, the driving integrated circuit is detached from the first auxiliary data pad. In this case, the anisotropic conductive particles may remain in the first
다음, 도 5에 도시한 바와 같이, 제2 보조 데이터 패드(85)에 도전 입자를 포함하는 이방성 도전필름을 부착한다.Next, as shown in FIG. 5, an anisotropic conductive film including conductive particles is attached to the second
다음, 도 6에 도시한 바와 같이, 이방성 입자가 부착된 제2 보조 데이터 패드(85) 상부에 구동 집적회로를 부착한다. 이때, 구동 집적회로로부터 돌출 되어 나온 범프가 압착된 이방성 입자와 접착되도록 한다. Next, as shown in FIG. 6, the driving integrated circuit is attached to the second
구동 집적회로의 부착상태를 검사하고, 전기적인 평가를 하여 제2 보조 데이터 패드와 구동 집적회로간의 접촉불량 여부를 판단하고 불량이 없을 경우 구동 집적회로의 부착공정을 완료한다. The attachment state of the driving integrated circuit is inspected and the electrical evaluation is performed to determine whether there is a poor contact between the second auxiliary data pad and the driving integrated circuit, and if there is no defect, the attachment process of the driving integrated circuit is completed.
본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 대하여 구동 집적회 로를 부착하는 공정은 보조 데이터 패드(85, 86)에 대해서만 설명하였으나 보조 게이트 패드(83, 84)에서도 마찬가지의 방법으로 진행될 수 있다. The process of attaching the driving integrated circuit to the thin film transistor substrate according to the first exemplary embodiment of the present invention has been described only with respect to the
또한, 본 발명의 제1 실시예에서는 각각의 패드가 두 개 형성되어 있지만 두 개 이상으로 형성될 수 있다. In addition, in the first embodiment of the present invention, two pads may be formed, but two or more pads may be formed.
본 발명에서의 구동 집적회로를 부착하는 공정은 처음 작업시에 도 3과 같이 이방성 도전 입자를 제1 보조 패드에 압착하여 구동 집적회로를 부착하였다가 재 작업이 필요할 경우 구동 집적회로를 떼어내고, 다음 도 5와 같이 제2 보조 패드를 이용하여 구동 집적회로를 부착한다. 따라서, 본 발명에서는 구동 집적회로를 부착하는 공정에서 재 작업이 이루어질 수 없었던 종래의 문제점을 개선하여 재 작업이 가능하도록 하였고, 이에 따른 공정 수율을 향상시킬 수 있다. In the process of attaching the driving integrated circuit according to the present invention, the anisotropic conductive particles are adhered to the first auxiliary pad as shown in FIG. 3 at the first operation, and the driving integrated circuit is detached when rework is necessary. Next, as shown in FIG. 5, the driving integrated circuit is attached using the second auxiliary pad. Therefore, in the present invention, the rework is possible by improving the conventional problem that the rework cannot be performed in the process of attaching the driving integrated circuit, and thus the process yield can be improved.
한편, 앞의 제1 실시예에서는 패드부에 구동 집적회로를 부착하는 공정을 재 작업할 수 있도록 각각의 패드가 둘 이상 형성된 박막 트랜지스터를 설명하였으나 하나의 패드가 길게 형성된 박막 트랜지스터 기판에 대해서도 구동 집적회로의 부착 공정을 재 작업할 수 있으며, 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다. Meanwhile, the first embodiment described above has described thin film transistors in which two or more pads are formed so as to rework the process of attaching the driving integrated circuit to the pad portion. The process of attaching the circuit can be reworked, which will be described in detail with reference to the drawings.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8은 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.FIG. 7 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view taken along the line VIII-VIII ′ of FIG. 7.
패드부를 제외한 모든 구조가 제1 실시예와 동일하다. 하지만, 본 발명의 제2 실시예에서는 각각의 배선마다 하나씩 연결되어 있는 각각의 패드는 구동 집적회로의 범프의 길이보다 두 배 이상 길게 형성되어 있다. All structures except the pad portion are the same as in the first embodiment. However, in the second embodiment of the present invention, each pad connected to each of the wirings is formed at least twice as long as the bump length of the driving integrated circuit.
따라서, 구동 집적회로를 패드에 부착할 때에 처음 작업시 길게 형성된 패드의 한쪽 부분에 이방성 도전 필름을 통하여 구동 집적회로를 부착하였다가, 재 작업이 필요하면 구동 집적회로를 떼어 내고 길게 형성된 패드의 다른 한쪽에 이방성 도전 필름을 통한 구동 집적회로를 부착하는 재 작업이 이루어질 수 있도록 하였다. 이러한 길게 형성된 패드의 각각 다른 부분에 구동 집적회로를 부착하는 공정은 정렬키(align key)를 통하여 해당 위치에 정확하게 구동 집적회로가 부착되도록 한다. Therefore, when attaching the driving integrated circuit to the pad, the driving integrated circuit is attached to one portion of the pad formed long during the first operation through the anisotropic conductive film. The rework of attaching the driving integrated circuit through the anisotropic conductive film on one side was made possible. The process of attaching the driving integrated circuit to each other portion of the elongated pad allows the driving integrated circuit to be accurately attached to the corresponding position through an alignment key.
본 발명의 제1 및 제2 실시예와 같이 각각의 패드를 두 개 또는 그 이상을 형성하거나, 패드의 길이를 구동 집적회로의 범프에 대하여 두 배 이상 길게 하여 재 작업이 가능하도록 하였으며, 다음의 기술되는 청구 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 실시가 가능하다. As in the first and second embodiments of the present invention, two or more pads may be formed, or the length of the pad may be longer than twice the bump of the driving integrated circuit to enable reworking. Various changes and implementations can be made without departing from the scope of the claims set out.
이와 같이 본 발명에서는 COG 실장 방식으로 구동 집적회로를 부착할 때에 작업시의 오류나 구동 집적회로의 불량이 발생하여도 처음 작업시의 이방성 도전 입자를 일일이 제거하지 않고 재 작업을 할 수 있어 이에 따른 제품 수율을 향상시킬 수 있다. As described above, in the present invention, even when an operation error or a defect of the driving integrated circuit occurs when the driving integrated circuit is attached by the COG mounting method, the work can be reworked without removing the anisotropic conductive particles during the first operation. Yield can be improved.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010057472A KR100816335B1 (en) | 2001-09-18 | 2001-09-18 | Thin film transistor array panel and a method for attaching the integrated circuit for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010057472A KR100816335B1 (en) | 2001-09-18 | 2001-09-18 | Thin film transistor array panel and a method for attaching the integrated circuit for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030024359A KR20030024359A (en) | 2003-03-26 |
KR100816335B1 true KR100816335B1 (en) | 2008-03-24 |
Family
ID=27724447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010057472A KR100816335B1 (en) | 2001-09-18 | 2001-09-18 | Thin film transistor array panel and a method for attaching the integrated circuit for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100816335B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984344B1 (en) | 2003-03-13 | 2010-09-30 | 삼성전자주식회사 | Thin film transistor array panel |
KR20130053280A (en) * | 2011-11-15 | 2013-05-23 | 엘지디스플레이 주식회사 | Chip on glass type flexible organic light emitting diodes |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101006438B1 (en) | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | Liquid crystal display |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000033047A (en) * | 1998-11-19 | 2000-06-15 | 윤종용 | Method of manufacturing thin film transistor |
-
2001
- 2001-09-18 KR KR1020010057472A patent/KR100816335B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000033047A (en) * | 1998-11-19 | 2000-06-15 | 윤종용 | Method of manufacturing thin film transistor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984344B1 (en) | 2003-03-13 | 2010-09-30 | 삼성전자주식회사 | Thin film transistor array panel |
KR20130053280A (en) * | 2011-11-15 | 2013-05-23 | 엘지디스플레이 주식회사 | Chip on glass type flexible organic light emitting diodes |
KR101860036B1 (en) * | 2011-11-15 | 2018-06-28 | 엘지디스플레이 주식회사 | Chip on glass type flexible organic light emitting diodes |
Also Published As
Publication number | Publication date |
---|---|
KR20030024359A (en) | 2003-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763408B1 (en) | liquid crystal display devices | |
KR100244182B1 (en) | Liquid crystal display device | |
US7522225B2 (en) | Chip-on-glass array substrate of liquid crystal display device and method of fabricating the same | |
US9001300B2 (en) | Liquid crystal display | |
JP5311531B2 (en) | Display panel with semiconductor chip mounted | |
US7388641B2 (en) | Liquid crystal display and method for manufacturing the same having particular pad unit | |
KR100239749B1 (en) | Tft fabrication method structure of lcd, test apparatus and method for gross test | |
KR20100048002A (en) | Liquid crystal display and method of manufacturing the same | |
KR100675630B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR20080059836A (en) | Cof and lcd with the same | |
US6839120B2 (en) | Reflective or transflective liquid crystal display device and method for manufacturing the same | |
JP2014240934A (en) | Liquid crystal display device and inspection method of liquid crystal display device | |
KR101119184B1 (en) | Array substrate, display apparatus having the same and method of manufacturing the same | |
KR100701896B1 (en) | Liquid Crystal Display Device and Fabricating Method thereof | |
US5818562A (en) | Liquid crystal display device | |
KR100816335B1 (en) | Thin film transistor array panel and a method for attaching the integrated circuit for the same | |
KR19980015037A (en) | Liquid crystal display (LCD) panel having inspection common line and common pad, inspection method of liquid crystal display panel, and manufacturing method of liquid crystal display module | |
KR20060035179A (en) | Flexible printed circuit board and display device having the same | |
KR20000066953A (en) | Data pad region of liquid crystal panel | |
KR101147260B1 (en) | Liquid Crystal Display and Fabricating Method thereof | |
KR101010394B1 (en) | Liquid crystal display and fabrication method thereof | |
KR20050003511A (en) | A ipt testing pad, the fabrication method and the testing method for cog of lcd | |
KR20060087712A (en) | Liquid crystal display | |
KR100694577B1 (en) | Array substrate for Liquid crystal display and method for fabricating thereof | |
KR100257125B1 (en) | Protection layer for input line of lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |