KR100694577B1 - Array substrate for Liquid crystal display and method for fabricating thereof - Google Patents

Array substrate for Liquid crystal display and method for fabricating thereof Download PDF

Info

Publication number
KR100694577B1
KR100694577B1 KR1020000086335A KR20000086335A KR100694577B1 KR 100694577 B1 KR100694577 B1 KR 100694577B1 KR 1020000086335 A KR1020000086335 A KR 1020000086335A KR 20000086335 A KR20000086335 A KR 20000086335A KR 100694577 B1 KR100694577 B1 KR 100694577B1
Authority
KR
South Korea
Prior art keywords
pad
gate
data
liquid crystal
contact hole
Prior art date
Application number
KR1020000086335A
Other languages
Korean (ko)
Other versions
KR20020058273A (en
Inventor
최승규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000086335A priority Critical patent/KR100694577B1/en
Publication of KR20020058273A publication Critical patent/KR20020058273A/en
Application granted granted Critical
Publication of KR100694577B1 publication Critical patent/KR100694577B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

본 발명은 액정표시장치에 관한 것으로, 액정표시장치용 어레이기판의 입력부인 패드부에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a pad portion which is an input portion of an array substrate for liquid crystal display devices.

액정패널에 신호를 인가하기 위해서는, 데이터배선에 신호를 인가하는 데이터패드와 게이트배선에 신호를 인가하는 게이트패드에 다양한 방법으로 구동회로를 연결하여 구성하게 된다.In order to apply a signal to the liquid crystal panel, a driving circuit is connected to the data pad for applying the signal to the data wiring and the gate pad for applying the signal to the gate wiring in various ways.

종래에는 상기 회로를 부착하기 위한 한 방법 중 하나로, 고분자 필름 위에 구동회로를 부착하고, 상기 구동회로가 부착된 고분자필름을 도전성 접착제를 이용하여, 상기 게이트 패드부와 데이터 패드부에 접착하는 방식으로, 상기 액정패널에 회로를 실장 하였다. 이때, 상기 다수의 패드는 별도로 패턴된 각각의 투명전극을 통해 신호를 인가 받는 구조이다. 그러나, 상기 투명전극 패턴은 평면적으로 서로 근접하여 구성되는 형태이므로, 세정 후에 남겨진 수분이나 이물질에 의해 서로 단락 될 수 있는 문제가 발생한다.Conventionally, as one method for attaching the circuit, a driving circuit is attached on a polymer film, and the polymer film with the driving circuit is attached to the gate pad part and the data pad part by using a conductive adhesive. The circuit was mounted on the liquid crystal panel. In this case, the plurality of pads have a structure in which a signal is applied through each transparent electrode separately patterned. However, since the transparent electrode patterns are formed in a planar proximity to each other, there is a problem that may be short-circuited with each other by moisture or foreign matter left after cleaning.

전술한 바와 같은 문제를 해결하기 위한 본 발명은, 상기 각 패드에 투명전극 패턴을 형성하지 않는 구조를 제안하여, 수분 또는 이물질에 의한 각 패드간의 단락발생을 방지하는 것을 목적으로 한다.
The present invention for solving the above problems is to propose a structure that does not form a transparent electrode pattern on each of the pads, to prevent the occurrence of a short circuit between each pad due to moisture or foreign matter.

Description

액정표시장치용 어레이기판과 그 제조방법{Array substrate for Liquid crystal display and method for fabricating thereof} Array substrate for liquid crystal display device and manufacturing method thereof             

도 1은 일반적인 액정 표시장치를 도시한 도면이고,1 is a view showing a general liquid crystal display device,

도 2는 구동회로가 실장된 액정패널의 구조를 간략히 도시한 평면도이고,2 is a plan view briefly illustrating a structure of a liquid crystal panel in which a driving circuit is mounted;

도 3은 종래의 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,3 is a plan view schematically showing a part of a conventional array substrate for a liquid crystal display device;

도 4는 도 3의 Ⅲ-Ⅲ`, Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단한 단면도이고,4 is a cross-sectional view taken along line III-III ′, IV-IV ′, and V-V ′ of FIG. 3;

도 5a 내지 도 5d는 도 3의 Ⅲ-Ⅲ`, Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여, 본 발명에 따른 공정순서에 따라 도시한 공정 단면도이고,5A through 5D are cross-sectional views taken along the line III-III ′, IV-IV ′, and V-V ′ of FIG. 3, according to a process sequence according to the present invention.

도 6은 본 발명에 따라 제작된 어레이기판에 TCP가 부착된 단면을 도시한 도면이다.
6 is a cross-sectional view showing the TCP attached to the array substrate produced in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

134 : 게이트 패드 138 : 데이터 패드134: gate pad 138: data pad

149 : TCP 151 : 도전성 입자(도전성 볼)
149: TCP 151: conductive particles (conductive balls)

본 발명은 액정표시장치용 어레이기판에 관한 것으로 특히, 구동 회로가 연결되는 데이터배선과 게이트배선의 입력부인 각 패드(pad)의 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for a liquid crystal display device, and more particularly, to a structure of each pad that is an input portion of a data line and a gate line to which a driving circuit is connected.

일반적으로, 액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 액정의 광학적 이방성에 의하여 빛이 굴절하는 특성으로 화상정보를 표현할 수 있다.Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and image information can be expressed by a characteristic that light is refracted by the optical anisotropy of the liquid crystal.

현재에는 스위칭 소자로 사용되는 박막 트랜지스터와, 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, thin film transistors, which are used as switching elements, and active matrix LCDs (AM-LCDs) in which pixel electrodes connected to the thin film transistors are arranged in a matrix manner have received the most attention due to their excellent resolution and video performance. have.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다.1 is a view schematically showing a general liquid crystal display device.

도시한 바와 같이, 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부 기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22)사이에는 액정(14)이 충진되어 있다.As shown, the liquid crystal display includes a color filter 7 including a black matrix 6 and a sub-color filter (red, green, blue) 8 and an upper substrate on which a transparent common electrode 18 is formed on the color filter. And a lower substrate 22 having an array wiring including a pixel region P and a pixel electrode 17 formed on the pixel region, and a switching element T. The upper substrate 5 and the lower substrate are formed of the lower substrate 22. The liquid crystal 14 is filled between the substrates 22.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. The pixel area P is an area defined by the gate line 13 and the data line 15 intersecting each other. The pixel electrode 17 formed on the pixel region P uses a transparent conductive metal having relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 14 disposed on the pixel electrode 17 is oriented by a signal applied from the thin film transistor T, and the liquid crystal layer is aligned according to the degree of alignment of the liquid crystal layer. The image can be represented in a manner that controls the amount of light that passes through layer 14.

전술한 바와 같이 구성되는 액정표시장치에는 상기 게이트배선과 데이터배선에 신호를 인가하는 구동회로가 실장 되며, 실장방식 또한 다양하다.In the liquid crystal display device configured as described above, a driving circuit for applying a signal to the gate wiring and the data wiring is mounted, and various mounting methods are also provided.

상기 구동회로를 액정패널에 실장 하는 기술은 TCP, COG기술 등을 예를 들 수 있다.Examples of the technology for mounting the driving circuit on the liquid crystal panel include TCP and COG technology.

상기 TCP(tape carrier package)기술은 고분자 필름 위에 구동회로 칩을 실장 하는 패키지이다. The TCP (tape carrier package) technology is a package for mounting a driving circuit chip on a polymer film.                         

액정표시장치에서는 모듈측면을 따른 구부러짐 등이 용이하기 때문에 모듈의 전체 면적대 유효면적의 비를 크게 할 수 있어 널리 쓰이고 있는 기술이다.In a liquid crystal display device, since it is easy to bend along the module side, etc., the ratio of the total area to the effective area of a module can be enlarged, and it is a technique widely used.

또한, 다른 기술에 비해 수리가 용이한 장점이 있다.In addition, there is an advantage that the repair is easier than other technologies.

상기 COG(chip on glass)기술은 상기 TCP기술과는 다르게, 액정패널에 상기 구동회로 칩이 직접 실장 된다.In the COG (chip on glass) technology, unlike the TCP technology, the driving circuit chip is directly mounted on the liquid crystal panel.

상기 COG방식은 비용이 절감되고, 신뢰성이 향상된다는 장점이 있다.The COG method is advantageous in that cost is reduced and reliability is improved.

그러나, 불량수리가 어렵고 회로 실장을 위한 패드영역 때문에 패널의 크기가 커지는 문제가 있다.However, there is a problem that the repair of the defect is difficult and the size of the panel increases due to the pad area for circuit mounting.

현재에는 상기 TCP기술의 비약적인 발전으로 신뢰성 문제를 개선하였고, 대량생산에 의해 비용문제를 개선하여, 구동회로를 실장 하는 데 있어서 상기 TCP를 널리 사용하고 있다.Nowadays, the TCP technology is used to improve the reliability problem due to the rapid development of the TCP technology, to improve the cost problem by mass production, and to use the TCP in mounting the driving circuit.

도 2는 상기 TCP 방식으로 구동회로가 실장된 액정패널의 구성을 도시한 평면도이다.2 is a plan view showing a configuration of a liquid crystal panel in which a driving circuit is mounted in the TCP method.

도시한 바와 같이, 액정패널(11)의 일 측 또는 양측에 상기 구동회로(31)를 포함한 TCP(33)를 부착한다.As shown, the TCP 33 including the driving circuit 31 is attached to one side or both sides of the liquid crystal panel 11.

이때, 상기 TCP(33)는 회로가 구성된 PCB기판(35)과, 상기 액정패널(11)에 동시에 부착되어, 상기 PCB기판(35)에서 전달하는 게이트 신호와 데이터신호를 상기 액정패널에 전달하게 된다.At this time, the TCP 33 is attached to the PCB substrate 35 and the liquid crystal panel 11 at which the circuit is configured to transfer the gate signal and the data signal transmitted from the PCB substrate 35 to the liquid crystal panel. do.

이를 위해, 상기 구동회로 칩(31)과 연결된 상기 TCP(33)의 신호배선(리드선)은 액정패널의 게이트패드 또는 데이터패드에 도전성 접착제로 부착된다. For this purpose, the signal wiring (lead line) of the TCP 33 connected to the driving circuit chip 31 is attached to the gate pad or data pad of the liquid crystal panel with a conductive adhesive.                         

도 3은 상기 TCP가 부착되는 액정패널의 제 1 기판인 어레이 기판의 일부를 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a portion of an array substrate that is a first substrate of a liquid crystal panel to which the TCP is attached.

도시한 바와 같이, 어레이기판(22)은 게이트배선(13)과 데이터배선(15)이 교차하여 화소영역(P)을 정의하며 구성된다.As shown in the drawing, the array substrate 22 is configured such that the gate wiring 13 and the data wiring 15 cross each other to define the pixel region P. As shown in FIG.

상기 게이트배선(13)의 끝단에는 소정면적으로 구성된 게이트패드(14)가 구성되며, 상기 데이터배선(15)의 끝단에는 소정면적으로 구성된 데이터패드(16)가 구성된다.A gate pad 14 having a predetermined area is formed at the end of the gate wiring 13, and a data pad 16 having a predetermined area is formed at the end of the data wiring 15.

상기 각 패드부는 상기 TCP(도 3의 33)와 연결되어 게이트신호와 데이터 신호를 받는 신호 입력부이다.Each pad unit is a signal input unit connected to the TCP (33 in FIG. 3) to receive a gate signal and a data signal.

도 1에서 설명한 바와 같이, 상기 두 배선이 교차하는 지점에는, 상기 게이트배선(13)과 연결되어 게이트 신호를 받는 게이트전극(27)과, 상기 데이터배선(15)과 연결되어 데이터신호를 받는 소스전극(21) 및 드레인 전극(23)과, 액티브층(25)을 포함하는 박막트랜지스터(T)가 구성된다.As described with reference to FIG. 1, a gate electrode 27 connected to the gate line 13 to receive a gate signal and a source connected to the data line 15 to receive a data signal at a point where the two wires cross each other. The thin film transistor T including the electrode 21, the drain electrode 23, and the active layer 25 is formed.

또한, 상기 화소영역(P)에는 상기 드레인 전극(23)과 연결되어 데이터 신호가 인가되는 투명한 화소전극(17)이 구성된다.In addition, the pixel region P includes a transparent pixel electrode 17 connected to the drain electrode 23 to which a data signal is applied.

도 4는 도 3의 Ⅲ-Ⅲ`와 Ⅳ-Ⅳ`와 Ⅴ-Ⅴ`를 따라 절단한 어레이기판의 단면과 전술한 TCP의 부착상태를 도시한 단면도이다.4 is a cross-sectional view showing a cross section of the array substrate cut along lines III-III ′, IV-IV ′, and V-V ′ of FIG. 3 and the attachment state of the aforementioned TCP.

도시된 부분은, 상기 어레이기판(22)의 박막트랜지스터(T)와, 상기 게이트 패드(14)와 데이터패드(16)부이다.The portion shown is the thin film transistor T of the array substrate 22, the gate pad 14, and the data pad 16.

액정패널이 제작되면, 도시한 바와 같이, 상기 게이트패드(14)와 데이터패드(16)에 각각 TCP(33)가 부착된다.When the liquid crystal panel is manufactured, TCP 33 is attached to the gate pad 14 and the data pad 16, respectively, as shown.

즉, 상기 TCP(33)에 구성된 신호배선이 각 패드(14, 16)에 연결되는 것이다. 이때, 궁극적으로는 상기 TCP(33)의 신호배선(19)과 상기 각 패드(14,16)를 접착하는 도전성 접착제에 의해 상기 신호가 전달된다.That is, the signal wiring formed in the TCP 33 is connected to each of the pads 14 and 16. At this time, the signal is ultimately transmitted by a conductive adhesive bonding the signal wiring 19 of the TCP 33 and the pads 14 and 16.

상기 도전성 접착제는 이방성 도전막으로서 ACF(Anisotropic conductive film)라 칭한다. 상기 도전성 접착제는 일종의 열 경화성 수지에 도전성 입자(도전성 볼)(25)가 들어 있어 도전성 접착을 하려는 패널과 TCP를 정렬하고 열 압착을 하면 수직방향으로 전기적 접촉이 되게 된다.The conductive adhesive is referred to as an anisotropic conductive film (ACF) as an anisotropic conductive film. The conductive adhesive contains conductive particles (conductive balls) 25 in a kind of heat curable resin, and when the panel and the TCP to be conductively bonded are aligned and thermally compressed, electrical contact is made in the vertical direction.

이때, 상기 도전성 입자의 구경은 50㎛까지 가능하다.At this time, the diameter of the said electroconductive particle can be up to 50 micrometers.

전술한 어레이 기판의 구성에서 종래에는 상기 각 패드에 투명 도전성금속(17a, 17b)을 패턴하여, 상기 도전성 입자(25)가 상기 투명전극 패턴(17a, 17b)과 전기적 접촉을 하도록 구성하였다.In the above-described configuration of the array substrate, the transparent conductive metals 17a and 17b are patterned on the respective pads so that the conductive particles 25 are in electrical contact with the transparent electrode patterns 17a and 17b.

이와 같은 방식으로, 상기 TCP(33)와 액정패널(22)의 부착이 이루어진다.
In this manner, the TCP 33 and the liquid crystal panel 22 are attached.

그러나, 종래의 어레이기판(22)구조에서, 상기 도전성 볼(도전성 입자)(25)과 접촉하는 투명전극 패턴(17a, 17b)은 평면적으로 소정간격 이격하여 구성하게된다.However, in the conventional array substrate 22 structure, the transparent electrode patterns 17a and 17b in contact with the conductive balls (conductive particles) 25 are configured to be spaced apart by a predetermined interval in plan view.

이때, 상기 액정패널을 세정한 후, 건조 불량에 의해 수분이 남아 있거나, 상기 각 투명전극 패턴간에 이물질(34)이 존재하게 된다면, 상기 패드와 패드가 서 로 전기적으로 접촉되어 단락불량이 발생하게 된다.At this time, after cleaning the liquid crystal panel, if moisture remains due to poor drying or foreign matter 34 exists between the transparent electrode patterns, the pad and the pad are electrically contacted with each other to cause short circuit failure. do.

따라서, 이와 같은 문제를 해결하기 위한 본 발명은, 단락불량의 원인이 되는 상기 투명전극 패턴(17a,17b)을 형성하지 않는 구성으로 어레이기판(22)을 제작하여, 상기 신호가 입력되는 패드부에서의 단락불량을 방지하는 것을 목적으로 한다.
Therefore, in order to solve the above problem, the pad portion to which the signal is input is manufactured by fabricating the array substrate 22 in such a configuration that the transparent electrode patterns 17a and 17b which cause the short circuit are not formed. The purpose is to prevent short circuit defects.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은, 기판과; 상기 기판에 일 방향으로 구성되고, 일 끝단에 게이트패드를 포함하는 게이트배선과; 상기 게이트 배선과의 사이에 절연막을 개재하여 교차 형성되고, 일 끝단에 데이트 패드를 포함하는 데이터 배선과; 상기 게이트 배선과 상기 데이터 배선이 교차하는 지점에 형성되는 박막 트랜지스터와; 상기 박막 트랜지스터, 상기 데이터 배선, 상기 데이터 패드, 상기 게이트 배선 및 상기 게이트 패드를 포함한 상기 기판 상에 형성되며, 상기 박막 트랜지스터의 드레인 전극, 상기 데이터 패드, 및 상기 게이트 패드의 각각을 노출시키는 드레인 콘택홀, 데이터 패드 콘택홀, 및 게이트 패드 콘택홀을 가지는 보호막과; 상기 보호막 상에 형성되며, 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 투명 화소전극과; 상기 데이터 패드 콘택홀과 상기 게이트 패드 콘택홀과 각각 대응되는 신호배선 상의 도전성 입자가 상기 데이터 패드와 상기 게이트 패드와 직접 접촉하는 TCP(tape carrier package);를 포함한다.An array substrate for a liquid crystal display device according to the present invention for achieving the above object is a substrate; A gate wiring formed in one direction on the substrate and including a gate pad at one end thereof; A data line intersecting with the gate line via an insulating film, the data line including a data pad at one end thereof; A thin film transistor formed at a point where the gate line and the data line cross each other; A drain contact formed on the substrate including the thin film transistor, the data line, the data pad, the gate line, and the gate pad, and exposing each of the drain electrode, the data pad, and the gate pad of the thin film transistor. A protective film having a hole, a data pad contact hole, and a gate pad contact hole; A transparent pixel electrode formed on the passivation layer and contacting the drain electrode through the drain contact hole; And a tape carrier package (TCP) in which conductive particles on signal wirings respectively corresponding to the data pad contact hole and the gate pad contact hole are in direct contact with the data pad and the gate pad.

상기와 같은 액정표시장치용 어레이기판에 있어서, 상기 박막트랜지스터는 상기 게이트 배선에서 연결되는 게이트 전극과, 소스 전극 및 상기 드레인 전극과 액티브층으로 구성된다. In the array substrate for a liquid crystal display device as described above, the thin film transistor includes a gate electrode connected to the gate wiring, a source electrode, the drain electrode, and an active layer.

본 발명의 특징에 따른 액정표시장치용 어레이기판의 제조방법은, 기판 상에 일 방향으로 구성되고, 일 끝단에 게이트패드를 포함하는 게이트배선을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 패드를 포함한 상기 기판 상에 절연막을 형성하고, 상기 절연막 상에 상기 게이트 배선과 교차되며, 일 끝단에 데이트 패드를 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선이 교차하는 지점에 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터, 상기 데이터 배선, 상기 데이터 패드, 상기 게이트 배선 및 상기 게이트 패드를 포함한 상기 기판 상에 상기 박막 트랜지스터의 드레인 전극, 상기 데이터 패드, 및 상기 게이트 패드의 각각을 노출시키는 드레인 콘택홀, 데이터 패드 콘택홀, 및 게이트 패드 콘택홀을 가지는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계와; 상기 데이터 패드 콘택홀과 상기 게이트 패드 콘택홀과 각각 대응되는 신호배선 상의 도전성 입자가 상기 데이터 패드와 상기 게이트 패드와 직접 접촉하는 TCP(tape carrier package)를 부착하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including: forming a gate wiring on one end of a substrate and including a gate pad at one end thereof; Forming an insulating film on the substrate including the gate wiring and the gate pad, and forming a data wiring on the insulating film, the data wiring including a data pad at one end thereof and crossing the gate wiring; Forming a thin film transistor at a point where the gate line and the data line cross each other; A drain contact hole and data exposing each of the drain electrode, the data pad, and the gate pad of the thin film transistor on the substrate including the thin film transistor, the data line, the data pad, the gate line, and the gate pad. Forming a protective film having a pad contact hole and a gate pad contact hole; Forming a transparent pixel electrode on the passivation layer, the transparent pixel electrode contacting the drain electrode through the drain contact hole; And attaching a tape carrier package (TCP) in which conductive particles on signal wires respectively corresponding to the data pad contact hole and the gate pad contact hole are in direct contact with the data pad and the gate pad.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

전술한 바와 같은 본 발명에 따른 어레이기판의 구성은 이하, 도 5a 내지 도 5d의 공정을 통해 제작될 수 있다.The configuration of the array substrate according to the present invention as described above can be manufactured through the process of Figure 5a to 5d below.

이하, 도 5a 내지 도 5d는 도 3의 Ⅲ-Ⅲ`와 Ⅳ-Ⅳ`와 Ⅴ-Ⅴ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.5A through 5D are cross-sectional views illustrating a process sequence by cutting along lines III-III ′, IV-IV ′, and V-V ′ of FIG. 3.

(본 발명에 따른 어레이기판의 평면적인 구조는 도 3과 유사함으로, 도 3을 참조한다.)(The planar structure of the array substrate according to the present invention is similar to that of FIG. 3, see FIG. 3).

먼저, 도 5a에 도시한 바와 같이, 투명한 기판(100)상에 제 1 도전성 금속을 증착하고 패턴하여, 게이트전극(132)을 포함하는 게이트배선(도 3의 13)과, 상기 게이트배선의 끝단에 소정 면적을 가지는 게이트 패드(134)를 형성한다.First, as shown in FIG. 5A, a first conductive metal is deposited and patterned on a transparent substrate 100 to form a gate wiring including the gate electrode 132 (13 in FIG. 3) and an end of the gate wiring. A gate pad 134 having a predetermined area is formed in the.

상기 제 1 도전성 금속은 알루미늄(Al), 구리(Cu), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)을 포함하는 도전성 금속그룹 중 하나를 선택하여 형성한다. The first conductive metal is formed by selecting one of conductive metal groups including aluminum (Al), copper (Cu), tungsten (W), chromium (Cr), and molybdenum (Mo).                     

상기 게이트전극(132)등이 형성된 기판(100)상에 절연층(141)과 비정질실리콘(a-Si:H)층과 불순물이 함유된 비정질실리콘(n+a-Si:H)층을 적층하여, 아일랜드 형상의 액티브층(135)과 오믹 콘택층(137)을 형성한다.An insulating layer 141, an amorphous silicon (a-Si: H) layer, and an amorphous silicon (n + a-Si: H) layer containing impurities are stacked on the substrate 100 on which the gate electrode 132 is formed. The island-like active layer 135 and the ohmic contact layer 137 are formed.

도 5b에 도시한 바와 같이, 상기 오믹콘택층(137)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성 금속 그룹 중 하나를 선택하여, 도전성 금속막을 형성한다. As shown in FIG. 5B, one of the conductive metal groups as described above is selected on the entire surface of the substrate 100 on which the ohmic contact layer 137 is formed to form a conductive metal film.

상기 도전성 금속막을 패턴하여, 상기 게이트배선(도 3의 15)과 교차하여 화소영역(도 3의 P)을 정의하는 데이터배선(도 3의 15)과, 상기 데이터배선과 연결되는 소스전극(133)과, 이와는 소정간격 이격된 드레인 전극(136)을 형성한다. The conductive metal film is patterned to intersect the gate wiring (15 in FIG. 3) to define a pixel region (P in FIG. 3), and a source electrode 133 connected to the data wiring. ) And drain electrodes 136 spaced apart from each other by a predetermined interval.

이때, 상기 데이터배선의 끝단에는 소정면적의 데이터패드(138)를 형성한다.In this case, a data pad 138 having a predetermined area is formed at the end of the data line.

다음으로, 도 5c에 도시한 바와 같이, 상기 데이터패드 등이 형성된 기판(100)의 전면에 보호층(139)을 형성한다.Next, as shown in FIG. 5C, a protective layer 139 is formed on the entire surface of the substrate 100 on which the data pad and the like are formed.

연속하여, 상기 보호층(139)을 패턴하여, 상기 드레인 전극(136)의 일부를 노출하는 드레인 콘택홀(141)과, 상기 게이트 패드(134)의 일부를 노출하는 게이트 패드 콘택홀(143)과, 상기 데이터 패드(138)의 일부를 노출하는 데이터패드 콘택홀(145)을 형성한다.Successively, the protective layer 139 is patterned to form a drain contact hole 141 exposing a portion of the drain electrode 136 and a gate pad contact hole 143 exposing a portion of the gate pad 134. And a data pad contact hole 145 exposing a portion of the data pad 138.

다음으로, 도 5d에 도시한 바와 같이, 상기 패턴된 보호층(139)상에 투명 도전성 금속을 증착하고 패턴하여, 상기 드레인 전극(136)과 접촉하는 화소전극(147)을 구성한다.Next, as illustrated in FIG. 5D, a transparent conductive metal is deposited and patterned on the patterned protective layer 139 to form the pixel electrode 147 in contact with the drain electrode 136.

이와 같은 방법으로, 본 발명에 따른 어레이기판을 제작할 수 있다. In this way, the array substrate according to the present invention can be manufactured.                     

전술한 구성에서, 본 발명의 특징은 종래와는 다르게 상기 게이트 패드와 상기 데이터 패드에 접촉하는 투명전극 패턴을 형성하지 않는 것이다.In the above-described configuration, a feature of the present invention is not to form a transparent electrode pattern in contact with the gate pad and the data pad, unlike the prior art.

도 6은 도 5d의 구성을 가지는 본 발명에 따른 어레이기판에 상기 TCP를 부착한 형상을 도시한 도면이다.FIG. 6 is a view showing a shape in which the TCP is attached to an array substrate according to the present invention having the configuration of FIG. 5D.

도시한 바와 같이, 상기 TCP(149)의 리드선(150)과 패드부(P1,P2)를 접착하는 도전성 접착제의 도전성 입자(151)는 상기 게이트패드(134)와 데이터 패드(138)에 직접 접촉되는 형상이 된다.As shown, the conductive particles 151 of the conductive adhesive bonding the lead wire 150 of the TCP 149 and the pad portions P1 and P2 are in direct contact with the gate pad 134 and the data pad 138. It becomes the shape that becomes.

이와 같이 하면, 상기 각 패드 사이에 수분 또는 이물질이 존재하더라고 각 패드는 전기적으로 접촉할 수 없게 된다.
In this way, even if water or foreign matter exists between the pads, the pads cannot be electrically contacted.

따라서, 본 발명에 따른 어레이기판 구성은, 상기 각 패드와 패드사이에 이물질에 의한 단락불량이 발생하지 않기 때문에, 액정패널의 수율을 개선하는 효과가 있다.





Therefore, the arrangement of the array substrate according to the present invention has an effect of improving the yield of the liquid crystal panel because short circuit defects due to foreign matter do not occur between the pads and the pads.





Claims (3)

기판과;A substrate; 상기 기판에 일 방향으로 구성되고, 일 끝단에 게이트패드를 포함하는 게이트배선과;A gate wiring formed in one direction on the substrate and including a gate pad at one end thereof; 상기 게이트 배선과의 사이에 절연막을 개재하여 교차 형성되고, 일 끝단에 데이트 패드를 포함하는 데이터 배선과;A data line intersecting with the gate line via an insulating film, the data line including a data pad at one end thereof; 상기 게이트 배선과 상기 데이터 배선이 교차하는 지점에 형성되는 박막 트랜지스터와;A thin film transistor formed at a point where the gate line and the data line cross each other; 상기 박막 트랜지스터, 상기 데이터 배선, 상기 데이터 패드, 상기 게이트 배선 및 상기 게이트 패드를 포함한 상기 기판 상에 형성되며, 상기 박막 트랜지스터의 드레인 전극, 상기 데이터 패드, 및 상기 게이트 패드의 각각을 노출시키는 드레인 콘택홀, 데이터 패드 콘택홀, 및 게이트 패드 콘택홀을 가지는 보호막과;A drain contact formed on the substrate including the thin film transistor, the data line, the data pad, the gate line, and the gate pad, and exposing each of the drain electrode, the data pad, and the gate pad of the thin film transistor. A protective film having a hole, a data pad contact hole, and a gate pad contact hole; 상기 보호막 상에 형성되며, 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 투명 화소전극과;A transparent pixel electrode formed on the passivation layer and contacting the drain electrode through the drain contact hole; 상기 데이터 패드 콘택홀과 상기 게이트 패드 콘택홀과 각각 대응되는 신호배선 상의 도전성 입자가 상기 데이터 패드와 상기 게이트 패드와 직접 접촉하는 TCP(tape carrier package);A tape carrier package (TCP) in which conductive particles on a signal line corresponding to the data pad contact hole and the gate pad contact hole are in direct contact with the data pad and the gate pad; 를 포함하는 액정표시장치용 어레이기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 박막 트랜지스터는 상기 게이트 배선에서 연결되는 게이트 전극과, 소스 전극 및 상기 드레인 전극과 액티브층으로 구성된 액정표시장치용 어레이기판.And the thin film transistor includes a gate electrode connected to the gate wiring, a source electrode, the drain electrode, and an active layer. 기판 상에 일 방향으로 구성되고, 일 끝단에 게이트패드를 포함하는 게이트배선을 형성하는 단계와;Forming a gate wiring on the substrate in one direction and including a gate pad at one end thereof; 상기 게이트 배선과 상기 게이트 패드를 포함한 상기 기판 상에 절연막을 형성하고, 상기 절연막 상에 상기 게이트 배선과 교차되며, 일 끝단에 데이트 패드를 포함하는 데이터 배선을 형성하는 단계와;Forming an insulating film on the substrate including the gate wiring and the gate pad, and forming a data wiring on the insulating film, the data wiring including a data pad at one end thereof and crossing the gate wiring; 상기 게이트 배선과 상기 데이터 배선이 교차하는 지점에 박막 트랜지스터를 형성하는 단계와;Forming a thin film transistor at a point where the gate line and the data line cross each other; 상기 박막 트랜지스터, 상기 데이터 배선, 상기 데이터 패드, 상기 게이트 배선 및 상기 게이트 패드를 포함한 상기 기판 상에 상기 박막 트랜지스터의 드레인 전극, 상기 데이터 패드, 및 상기 게이트 패드의 각각을 노출시키는 드레인 콘택홀, 데이터 패드 콘택홀, 및 게이트 패드 콘택홀을 가지는 보호막을 형성하는 단계와;A drain contact hole and data exposing each of the drain electrode, the data pad, and the gate pad of the thin film transistor on the substrate including the thin film transistor, the data line, the data pad, the gate line, and the gate pad. Forming a protective film having a pad contact hole and a gate pad contact hole; 상기 보호막 상에 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계와;Forming a transparent pixel electrode on the passivation layer, the transparent pixel electrode contacting the drain electrode through the drain contact hole; 상기 데이터 패드 콘택홀과 상기 게이트 패드 콘택홀과 각각 대응되는 신호배선 상의 도전성 입자가 상기 데이터 패드와 상기 게이트 패드와 직접 접촉하는 TCP(tape carrier package)를 부착하는 단계;Attaching a tape carrier package (TCP) in which conductive particles on signal wirings respectively corresponding to the data pad contact hole and the gate pad contact hole are in direct contact with the data pad and the gate pad; 를 포함하는 액정표시장치용 어레이기판의 제조방법.Method of manufacturing an array substrate for a liquid crystal display device comprising a.
KR1020000086335A 2000-12-29 2000-12-29 Array substrate for Liquid crystal display and method for fabricating thereof KR100694577B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086335A KR100694577B1 (en) 2000-12-29 2000-12-29 Array substrate for Liquid crystal display and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086335A KR100694577B1 (en) 2000-12-29 2000-12-29 Array substrate for Liquid crystal display and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20020058273A KR20020058273A (en) 2002-07-12
KR100694577B1 true KR100694577B1 (en) 2007-03-13

Family

ID=27689369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086335A KR100694577B1 (en) 2000-12-29 2000-12-29 Array substrate for Liquid crystal display and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR100694577B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710158B1 (en) * 2002-07-23 2007-04-20 엘지.필립스 엘시디 주식회사 Method for fabricating of liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004060A (en) * 1998-06-30 2000-01-25 구본준, 론 위라하디락사 Pad manufacturing method of lcd and lcd thereof
KR20000065687A (en) * 1999-04-08 2000-11-15 윤종용 Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004060A (en) * 1998-06-30 2000-01-25 구본준, 론 위라하디락사 Pad manufacturing method of lcd and lcd thereof
KR20000065687A (en) * 1999-04-08 2000-11-15 윤종용 Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020000004060
1020000065687

Also Published As

Publication number Publication date
KR20020058273A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
US6366331B1 (en) Active matrix liquid-crystal display device having improved terminal connections
KR101195688B1 (en) Flexible substrate and electric circuit structure
US6741309B2 (en) Liquid crystal display
KR100763408B1 (en) liquid crystal display devices
KR100510810B1 (en) Liquid crystal display device
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
EP3037875B1 (en) Array substrate for display device and display device
CN111367125A (en) Array substrate and display panel
KR20080059836A (en) Cof and lcd with the same
KR100961268B1 (en) array substrate for liquid crystal display device
US7443479B2 (en) Liquid crystal display device preventing electronic corrosion and method of fabricating the same
US8111367B2 (en) Display device
KR20070102048A (en) Liquid crystal display
US6791634B2 (en) Display device having connecting pads crossing a spare line
KR20060134662A (en) Chip on glass type liquid crystal display device
KR100694577B1 (en) Array substrate for Liquid crystal display and method for fabricating thereof
KR100839149B1 (en) Liquid crystal display device and method for manufacturing thereof
KR100734232B1 (en) method for fabricating liquid crystal display device
KR101218088B1 (en) Liquid crystal display device
KR100475837B1 (en) The substrate for LCD with a repair line and method for fabricating the same
KR100816335B1 (en) Thin film transistor array panel and a method for attaching the integrated circuit for the same
KR101093511B1 (en) Flexible Printed Circuit and method for fabricating of the same
CN218995843U (en) Array substrate, display panel and display device
KR100679514B1 (en) Liquid crystal display device
KR20050097000A (en) Liquid crystal display device and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee