KR100816051B1 - 전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법 - Google Patents

전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법 Download PDF

Info

Publication number
KR100816051B1
KR100816051B1 KR1020060049559A KR20060049559A KR100816051B1 KR 100816051 B1 KR100816051 B1 KR 100816051B1 KR 1020060049559 A KR1020060049559 A KR 1020060049559A KR 20060049559 A KR20060049559 A KR 20060049559A KR 100816051 B1 KR100816051 B1 KR 100816051B1
Authority
KR
South Korea
Prior art keywords
memory
clock signal
temperature
memory device
pulse
Prior art date
Application number
KR1020060049559A
Other languages
English (en)
Other versions
KR20060125596A (ko
Inventor
마르틴 페르너
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060125596A publication Critical patent/KR20060125596A/ko
Application granted granted Critical
Publication of KR100816051B1 publication Critical patent/KR100816051B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 복수의 메모리 디바이스들(10), 복수의 온도 센서들(8) 및 제어 유닛을 갖는 전자 메모리 장치(1)에 관한 것으로, 상기 메모리 디바이스들(10)은 각각 상기 전자 메모리 장치(1)의 작동 시에 재생되는 다수의 비휘발성 메모리 셀들(100)을 갖고, 상기 제어 유닛(5)은 상기 메모리 디바이스들(10)의 각각에 표준 주기적 클록 신호(S)를 전달하며, 상기 클록 신호는 상기 메모리 셀들(100)이 상기 메모리 디바이스들(10)내에서 재생되도록 유도하고, 각각의 온도 센서(8)는 메모리 디바이스(10)에 각각 할당되고, 작동 시 그 각각의 메모리 디바이스(10)의 부근의 국부적 온도(T)를 측정하며, 각각의 메모리 디바이스(10)는, 상기 메모리 디바이스에 할당된 상기 온도 센서(8)에 의해 측정된 상기 온도(T)에 기초하여, 메모리 셀들이 재생되는 경우에 얼마나 많은 그 메모리 셀들이 동시에 재생되는지를 개별적으로 결정한다. 전자 메모리 장치는, 표준 클록 신호(S)의 주기를 변화시키기 않고도, 온도-의존적 재생 시간을 이용하여 당해 메모리 디바이스(10)의 온도에 따라, 복수의 메모리 디바이스들(10)내 메모리 셀들이 재생될 수 있게 한다. 이는 전자 메모리 장치(1)의 저장 안정성(storage security)을 감소시키지 않고 전력 소비를 감소시킨다.

Description

전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법{Electronic memory apparatus and method for operating an electronic memory apparatus}
이하, 도면들을 참조하여 본 발명을 설명한다.
도 1은 복수의 메모리 디바이스를 갖는 본 발명의 전자 메모리 장치의 개략적 평면도;
도 2는 도 1에 예시된 4개의 메모리 디바이스 중 하나의 개략적 평면도;
도 3은 메모리 디바이스의 평균 온도의 경우에, 워드 라인들에 연결된 메모리 셀들을 재생하는 경우의 시간적 시퀀스의 개략적 예시도;
도 4는 메모리 디바이스의 증가된 온도의 경우에 메모리 셀들을 재생하는 시간적 시퀀스의 개략적인 예시도;
도 5는 메모리 디바이스의 감소된 온도의 경우에 메모리 셀들을 재생하는 시간적 시퀀스의 개략적인 예시도;
도 6은 도 2에 도시된 바와 같은 메모리 디바이스의 메모리 블록의 확대 상세도;
도 7은 본 발명의 대안적인 실시예에 따른 메모리 셀들을 재생하는 시간적 시퀀스의 개략적인 예시도;
도 8은 본 발명의 메모리 장치의 대안적인 실시예를 나타내는 도면;
도 9 내지 도 11은 각각 평균 온도, 증가된 온도 및 감소된 온도의 경우에, 도 8에 도시된 메모리 장치의 메모리 셀들을 재생하는 경우의 시간적 시퀀스의 개략적인 예시도; 및
도 12는 온도 스케일(temperature scale)을 나타내는 도면이다.
<참조 부호 목록>
1 전자 메모리 장치
2; 20 메모리 모듈
5 제어 유닛
8 온도 센서
10 메모리 디바이스
11; 22; 22a, ..., 22d 집적 메모리 칩
12; 12a, ..., 12d 메모리 뱅크
13 서브유닛(subunit)
14 메모리 세그먼트(memory segment)
19 워드 라인
19a 첫번째 워드 라인
19z 마지막 워드 라인
21, 31 워드 라인 세그먼트
23 부분 영역
25 메인 보드(main board)
100 메모리 셀
A 제 1 작동 모드
B 제 2 작동 모드
B1, B2, B3 작동 온도의 대역폭
G2 상한값(upper limiting value)
G3 하한값(lower limiting value)
P 주기
S 클록 신호
t 클록 신호의 펄스
T; T1, T2, T3 온도
z1 첫번째 수(first number)
z2 두번째 수(second number)
z3 세번째 수(third number)
본 발명은, 청구항 제 1 항에 청구된 전자 메모리 장치 및 청구항 제 24 항에 청구된 전자 메모리 장치를 작동시키는 방법에 관한 것이다.
전자 메모리 장치, 예를 들어 메모리 모듈, 또는 복수의 메모리 모듈을 갖는 수퍼오디네이트 구조 유닛(superodinate structural unit)은, 통상적으로 전자 메 모리 장치내에 함께 배치되고 서로 병렬식(parallel manner)으로 구동되는 복수의 동일한 메모리 디바이스들을 갖는다. 이들 메모리 디바이스는, 예를 들어 메모리 모듈의 전자 인쇄 회로 기판상에 배치되는 메모리 칩들일 수 있다. 메모리 칩들은, 특히 DRAM(Dynamic Random Access Memory) 또는 다른 타입의 휘발성 반도체 메모리일 수 있다.
휘발성 반도체 메모리에서는, 누설 전류가 메모리 정보의 손실을 유발하기 때문에, 메모리 셀들에 저장된 정보는 최대 수백 ms의 제한된 시간 주기 동안에만 보유(retain)된다. 이를 방지하기 위해서, 휘발성 메모리 셀들은 규칙적인 간격으로 재생(refresh)된다. 이 경우, 메모리 정보가 판독되며 증폭된 형태로 메모리 셀들에 다시 기록된다. 통상적으로, 이러한 재생 작동은 주기적으로, 즉 연속적인 등거리 시간 세그먼트(successive equidistant time segment)로 수행된다. 동일한 메모리 셀상에서의 연속적인 재생 작동들간의 시간적 간격(temporal interval)은 각각의 개개의 메모리 셀의 재생 시간에 대응한다. 재생 시간은 메모리 셀내의 데이터 손실을 방지할 정도로 충분히 짧아야 한다. 메모리 셀을 재생하기 위해서, 메모리 셀이 재생되도록 유도하는 클록 신호가 메모리 장치내에 제공된다. 주기적인 클록 신호는, 예를 들어 메모리 장치의 제어 유닛에 의해 제공된다. 또한, 메모리 장치는, 예를 들어 제어 유닛을 이용하여, 그 메모리 디바이스들의 각각으로 클록 신호를 전송한다. 클록 신호는 휘발성 메모리 셀들의 콘텐츠(contents)가 재생되도록 유도하고, 전반적으로 메모리 장치를 작동시키기 위해 생성되는 상당히 더 높은 주파수에서 그 클록 신호로부터 구별(distinguish)되어야 하며, 가장 높은 가능한 클 록 속도를 나타낸다. 이와 대조적으로, 여기서 처리되고 재생 작동을 위해 사용되는 클록 신호는 상당히 더 큰 시간적 주기를 갖는다. 이러한 클록 신호의 주기는 모든 메모리 셀들이 의도된 재생 시간내에서 또는 더 짧은 시간적 간격으로 주기적으로 재생되도록 치수화(dimension)된다.
클록 신호의 주기는 개개의 메모리 셀의 재생 시간과 대체로 동일하지 않다. 이는, 재생 시간이 경과한 이후에 처음 재생된 메모리 셀들이 다시 재생될 때까지, 메모리 셀들의 각각의 그룹들이 연속적으로 재생, 부연하면 상이한 사이클 타임, 정확하게는 사이클 순서로 연속적으로 재생되기 때문이다. 따라서, 클록 신호의 시간적 주기는 개개의 메모리 셀들의 재생 주기보다 더 짧은 정수 인자(integer factor)이다.
메모리 셀들이 그들의 정보를 손실하는 속도는 메모리 셀의 주위환경(surrounding)의 온도에 의존한다. 메모리 장치 또는 각각의 메모리 디바이스의 국부적으로 가열된 영역들내의 메모리 셀들은, 일반적으로 더 낮은 온도(degree)로 가열된 메모리 장치의 영역들에서 작동되거나, 심지어 실온에서도 작동되는 메모리 셀들보다 더 빠르게 그들의 정보를 손실한다. 그 결과로, 메모리 셀내의 데이터의 손실을 방지하기에 여전히 충분한, 메모리 셀의 2개의 연속적인 재생 작동들간의 시간적 간격(즉, 재생 시간)은, 메모리 셀마다 상이한 크기(magnitude)로 되어 있고 본질적으로 국부적 온도에 의해 영향을 받는다.
하지만, 복수의 동일한 메모리 디바이스들을 갖는 전자 메모리 장치는, 재생 작동들을 유도하기 위해서 경제적인 작동(operating economy)의 이유로 항상 표준 클록 속도로 작동된다. 따라서, 모든 메모리 디바이스에 대해 표준인 주기적인 클록 신호는 내부적으로 상기 신호를 대응하는 재생 작동들로 변환시키는 이들 메모리 디바이스로 전달(pass)된다. 따라서, 모바일 라디오(mobile radio) 또는 또 다른 모바일 전자 디바이스의 PDA(Personal Digital Assistant)의 메모리 모듈의 모든 메모리 칩들에는, 예를 들어 표준 재생 신호가 공급된다. 또한, 모바일 디바이스들의 경우, 특히 적절한 주기를 갖는 클록 신호가 모든 메모리 디바이스들, 예컨대 반도체 메모리 칩들에서의 재생 작동을 위해 내부적으로 생성되는 온도-제어된 자기-재생(self-refresh) TCSR(Temperature Compensated Self-Refresh)도 가능하다. 이 경우, 메모리 장치에 의해 외부적으로 제공되고 각각의 메모리 칩으로 전송될 재생 신호는 필요하지 않다. 온도 센서가 각각의 메모리 칩(예를 들어, DDRAM)내에 내장(fit)되어 있는 경우, 그것이 적절히 캘리브레이션(calibration)되어 있다면, 그 자체가 재생 속도가 증가 또는 감소되는 온도 임계 값들을 제어한다. 심지어 온도 센서들이 존재하거나 연결되지 않은 경우에도, 개개의 메모리 칩들의 이러한 "자기-재생"이 행해져야 하는 클록 속도를 외부적으로 규정(prescribe)할 수 있다.
하지만, 메모리 장치의 활성 작동 시에 온도-제어된 자기-재생 메커니즘(mechanism)은 중요하지 않다; 그 후, 모든 메모리 디바이스들은 요구되는 재생 속도로 작동된다. 메모리 제어기가 센서 데이터에 기초하여 메모리 칩들 주변(prevail)의 온도를 알고 있는 경우, 온도에 의존적인 방식으로 순응(adapt)되는 재생 속도는 클록 신호에 대해 결정될 수 있고, 이에 대응하여 더 빠르거나 더 느 린 속도에서 맥동(pulsate)하는 클록 신호가 생성될 수 있으며 모든 메모리 칩들로 전달될 수 있다. 메모리 칩들의 실제 국부적 온도가 제어 유닛(또는 메모리 제어기)에 의해 검출된 온도와 일치(match)되지 않는 경우(이는 보편적임), 데이터가 손실된 위험이 있거나, 많은 양의 전류가 재생 작동을 위해 불필요하게 사용된다.
따라서, 상기 언급된 제어는 표준 주기적 클록 신호가 모든 메모리 디바이스에 대한 재생 작동에 대해 항상 제공되어야 한다는 단점을 갖는다. 이러한 표준 클록 신호의 클록 속도가 온도에 의존적인 방식으로 변화될 수 있지만, 특정한 클록 속도로 제한된다면 모든 메모리 디바이스들에 대해 여전히 표준이며, 따라서 메모리 디바이스들간의 온도 변동(temperature fluctuation)들이 고려되지 않는다. 따라서, 다른 것들보다 쿨(cool)한 몇몇 메모리 디바이스들은 예를 들어 과도한 전력 소모를 초래하는 불필요하게 높은 클록 속도에서 재생된다. 하지만, 절전 작동(power-saving operation)은 특히 모바일 디바이스들에서 바람직할 것이다. 또한, 메모리 셀들의 더 빠른 또는 더 느린 재생이 요구되는 경우에는 메모리 디바이스를 재생하는 표준 클록 신호의 클록 속도가 외부로부터 변화되어야만 한다는 것이 단점이다. 따라서, 메모리 셀들의 재생 시간이 온도에 의존적인 방식으로 변화될 수 있도록 의도되는 경우, 종래에는 표준 클록 신호의 온도-독립적 주기 지속기간을 갖는 작동이 불가능하다.
본 발명의 목적은, 메모리 셀들을 재생하는 표준 클록 신호의 온도-독립적 일정 주기가 주어진다면, 온도에 의존적인 방식으로 메모리 셀들의 재생 시간을 단 축하거나 연장할 수 있는 메모리 장치를 제공하는 것이다. 특히, 각각의 메모리 디바이스의 재생 시간은, 이러한 목적으로 재생 작동을 위한 표준 클록 신호의 주기를 변화시킬 필요 없이, 각각의 메모리 디바이스의 국부적 온도에 기초하여 변화될 수 있도록 의도된다.
본 발명에 따르면, 본 발명은 복수의 메모리 디바이스들, 복수의 온도 센서들 및 제어 유닛을 갖는 전자 메모리 장치에 의해 달성되며,
- 상기 메모리 디바이스들은 각각 상기 전자 메모리 장치의 작동 시에 재생되는 다수의 비휘발성 메모리 셀들을 갖고,
- 상기 제어 유닛은 상기 메모리 디바이스들의 각각에 표준 주기적 클록 신호를 전달하며, 상기 클록 신호는 메모리 셀들이 상기 메모리 디바이스들내에서 재생되도록 유도하고,
- 각각의 온도 센서는 메모리 디바이스에 각각 할당되고, 작동 시 각각의 메모리 디바이스의 부근의 국부적 온도를 측정하며, 및
- 각각의 메모리 디바이스는, 상기 메모리 디바이스에 할당된 상기 온도 센서에 의해 측정된 온도에 기초하여, 메모리 셀들이 재생되는 경우에 얼마나 많은 그 메모리 셀들이 재생 작동 시에 동시에 재생되는지를 결정한다.
본 발명에 따르면, 측정된 온도에 기초하여 또한 다른 메모리 디바이스들과 독립적으로, 얼마나 많은 수의 메모리 셀들이 모든 메모리 디바이스들에 대해 표준인 클록 신호의 각각의 펄스 시에 재생되는지를 개별적으로 결정하도록 제공이 행해진다. (통상적인 경우에) 클록 속도 또는 표준 클록 신호 자체의 주기를 변화시 키고 이에 따라 모든 메모리 디바이스의 재생 시간에 영향을 주는 대신에, 본 발명에 따르면, 각각의 메모리 디바이스에 대한 개개의 재생 시간은 동시에 재생될 수 있는 메모리 셀들의 개수(number)를 변화시킴으로써 달성된다. 메모리 셀들이 사이클 순서로, 통상적으로 메모리 셀들이 연결되는 워드 라인들의 순서로 재생되기 때문에, 클록 신호의 펄스 중에 동시에 재생될 수 있는 메모리 셀들의 개수는, 예를 들어 병렬식으로 동시에 어드레스(address)될 수 있는 워드 라인들의 개수를 증가 또는 감소시킴으로써 변화될 수 있다. 동시에 어드레스되고 활성화되며 연결된 메모리 셀이 재생되게 하는 워드 라인들의 개수를 배가(double)시키면, 예를 들어 각각의 메모리 디바이스의 메모리 셀들의 재생 시간이 절반으로 단축된다. 이는 비교적 큰 정도(extent)로 가열된 메모리 디바이스의 더 높은 작동 신뢰성(operational reliability)을 달성한다.
메모리 디바이스들은 주기적 클록 신호의 각각의 펄스 중에 재생 작동을 수행하도록 제공되는 것이 바람직하며, 주기적 클록 신호의 펄스 중에 재생되는 메모리 셀들의 개수는 국부적 온도에 기초하여 변화된다. 이 경우, 재생 작동은, 예를 들면 통상적인 경우보다 더 적은 수의 메모리 셀들이 동시에 재생되도록 의도되는 경우에도, 주기적 클록 신호의 각각의 사이클 타임으로 수행된다. 예시의 방식으로, 예를 들어 각각의 제 2 펄스내에서만, 재생 작동이 없는 대신에 더 적은 수의 메모리 셀들만이 각각의 재생 작동 시에 재생된다. 그 결과, 재생 신호의 각각의 펄스는 재생 작동을 유도하는데 사용될 수 있다; 표준 클록 신호의 주기를 변화시킬 필요는 없다.
메모리 디바이스들은 증가된 국부적 온도의 경우에 2n의 팩터(factor)만큼 동시에 재생될 수 있는 메모리 셀들의 개수를 증가시키도록 제공되는 것이 바람직하며, n은 자연수이다. 또한, 동시에 재생될 수 있는 메모리 셀들의 개수는 메모리 디바이스에서 국부적으로 측정되고 의도된 평균 온도 미만인 온도의 경우에 이러한 2n의 팩터만큼 감소되도록 제공된다.
메모리 디바이스들은 메모리 셀들이 워드 라인들에 연결된 그 각각이 복수의 메모리 뱅크들을 갖는 휘발성 메모리 칩들이도록 제공되는 것이 바람직하며, 클록 신호의 각각의 선행 펄스(preceding pulse)내의 메모리 셀들 이외의 메모리 셀들은 주기적 클록 신호의 각각의 펄스 중에 재생된다. 메모리 디바이스들은, 특히 집적 메모리 셀들이 각각 워드 라인들 및 비트 라인들에 연결된 반도체 메모리 회로들을 가질 수 있다. 메모리 뱅크들은 그들만의 워드 라인들 및 비트 라인들을 각각 갖는 동일한 메모리 셀 어레이들이다.
메모리 디바이스들은 그 각각이 복수의 메모리 뱅크들을 가지고, 주기적 클록 신호가 항상 모든 메모리 뱅크들로 동시에 포워드(forward)되도록 제공되는 것이 바람직하다. 이 실시예에서, 주기적 클록 신호는 전체 메모리 디바이스내에서 동시에 재생될 수 있는 메모리 셀들의 개수가 증가 또는 감소되었는지의 여부에 관계없이, 각각의 사이클 타임에서 각각의 메모리 디바이스의 모든 메모리 뱅크들로 내부적으로 포워드된다. 따라서, 표준 클록 신호는 메모리 셀들의 재생을 제어하기 위해 각각의 메모리 뱅크내에서 항상 이용가능하다.
메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 작동 온도에 대해 규정된 대역폭내에 있는 경우, 메모리 셀들의 각각의 첫번째 수는 클록 신호의 각각의 펄스 중의 각각의 메모리 디바이스의 모든 메모리 뱅크들내에서 동시에 재생되도록 제공되는 것이 바람직하다. 메모리 디바이스에 할당된 온도 센서가 예상된 작동 온도를 측정하는 경우, 메모리 셀들의 특정하게 규정된 개수가 클록 신호의 펄스당 재생된다. 메모리 뱅크당 일 워드 라인은 클록 신호의 펄스당 각각 어드레스될 수 있으며, 그 결과 상기 워드 라인에 연결된 메모리 셀들이 재생된다.
메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 작동 온도에 대한 상한값(upper limiting value) 이상인 경우, 메모리 셀들의 각각의 두번째 수가 클록 신호의 각각의 펄스 중의 각각의 메모리 디바이스의 모든 메모리 뱅크들내에 동시에 재생되도록 제공되는 것이 바람직하며, 두번째 수는 첫번째 수보다 더 크다. 그러므로, 1이상의 메모리 디바이스들 부근의 국부적으로 증가된 온도의 경우, 예상된 작동 온도에서 관행적인 경우보다 더 많은 수의 메모리 셀들이 클록 신호의 각각의 펄스 중의 상기 메모리 디바이스들내에서 동시에 재생된다.
또한, 메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 작동 온도에 대한 하한값(lower limiting value) 이하인 경우, 메모리 셀들의 세번째 수가 클록 신호의 각각의 펄스 중에 동시에 재생되도록 제공되며, 세번째 수는 첫번째 수보다 더 작으며, 각각의 펄스 중에, 재생될 메모리 셀들의 양(quantity)은 메모리 뱅크들을 포괄하는 방식으로 복수의 메모리 뱅크 중 1이상의 메모리 뱅크들로부터 선택된다. 그러므로, 개개의 메모리 디바이스들의 비교적 낮은 온도들의 경우, 상기 디바이스들내에서 동시에 재생되는 메모리 셀들의 개수가 감소된다. 상술된 방식(measure)은, 이를 위해 표준 주기 클록 신호의 주기를 변화시키지 않고도 당해(in question) 메모리 디바이스의 온도에 의존하는 각각의 개개의 메모리 셀의 재생 시간을 변화시킨다. 또한, 메모리 셀들의 재생 시간은 각각의 메모리 디바이스에 대해 개별적으로 최적화된다.
메모리 디바이스들은 워드 라인들을 카운트(count)하고 어드레스하기 위해 주기적 클록 신호를 이용하도록 제공되는 것이 바람직하며, 각각의 어드레스된 워드 라인들에 연결된 메모리 셀들이 재생되고, 클록 신호의 각각의 선행하는 펄스내의 워드 라인들 이외의 워드 라인들은 클록 신호의 각각의 펄스 중에 어드레스된다.
메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 규정된 대역폭내에 있는 경우, 정확히 하나의 워드 라인이 클록 신호의 각각의 펄스 중에 모든 메모리 뱅크들내에서 병렬식으로 각각 어드레스되도록 제공되는 것이 바람직하며, 어드레스될 각각의 메모리 뱅크의 워드 라인들은 상기 각각의 메모리 뱅크의 첫번째 워드 라인으로부터 시작하여 마지막 워드 라인까지 각각 카운트되며, 상기 각각의 메모리 뱅크의 마지막 워드 라인이 어드레스된 후에, 상기 각각의 메모리 뱅크의 첫번째 워드 라인은 클록 신호의 다음 펄스 중에 다시 어드레스된다.
따라서, 당해 메모리 디바이스의 국부적인 온도가 규정된 원하는 값 범위내에 있는 동안에는, 메모리 뱅크내의 메모리 셀들은 그들이 연결되는 워드 라인들의 사이클 순서로 재생되며, 하나의 워드 라인은 상기 워드 라인에 연결된 메모리 셀들을 재생하기 위해서 사이클 타임당 각각 어드레스된다. 이는 당해 메모리 뱅크의 첫번째 워드 라인으로부터 마지막 워드 라인으로의 메모리 뱅크의 모든 워드 라인들을 통해 나 있는(run) 후에, 첫번째 워드 라인은 클록 신호의 후속 펄스내에서 다시 어드레스되고, 그 후 두번째 워드 라인은 다음 이후의 펄스에 다시 어드레스되며, 그 다음도 이와 같다.
메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 상한값 이상인 경우, 2n개의 워드 라인들은 상기 클록 신호의 각각의 펄스 중에 모든 메모리 뱅크들내에 각각 어드레스되도록 제공되는 것이 바람직하고, n은 자연수이며, 상기 워드 라인들은 메모리 뱅크들의 서브 유닛들내에서 첫번째 워드 라인으로부터 시작하여 마지막 워드 라인까지 카운트되고, 상기 메모리 뱅크의 각각의 서브유닛의 상기 마지막 워드 라인이 어드레스된 후에, 각각의 메모리 뱅크의 각각의 서브유닛의 첫번째 워드 라인은 클록 신호의 다음 펄스 중에 다시 어드레스된다. 그러므로, 사이클 타임당 2개, 4개, 8개, 16개 또는 그 이상의 워드 라인들은 메모리 셀들의 동시 재생의 병렬성(parallelism)을 증가시키기 위해 클록 신호의 각각의 펄스 중에 어드레스된다.
또한, 메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 하한값 이하인 경우, 클록 신호의 각각의 펄스 중에 평균적으로(on average) 메모리 뱅크당 1 미만의 워드 라인이 어드레스되도록 제공되고, 워드 라 인들은 메모리 뱅크들을 포괄하는 방식으로 카운트되며, 메모리 뱅크의 마지막 워드 라인이 어드레스된 후에, 동일한 메모리 디바이스의 또 다른 메모리 뱅크의 첫번째 워드 라인은 클록 신호의 다음 펄스내에서 어드레스된다. 본 발명에 따르면, 메모리 뱅크당 1 미만의 워드 라인이 클록 신호의 펄스당 어드레스되도록 의된 경우, 그러므로 워드 라인들은 메모리 뱅크들을 포괄하는 방식으로 카운트되고 사이클 순대로 어드레스되고 활성화된다. 하지만, 이 경우, 어드레싱 사이클들은 1 보다 큰 메모리 뱅크에 걸쳐 연장되며, 따라서 평균적으로 모든 메모리 뱅크들에 걸쳐 평균화된, 클록 신호의 펄스당 또한 메모리 뱅크당 1 미만의 워드 라인을 활성화할 수 있다.
메모리 뱅크들은 복수의 메모리 세그먼트를 각각 갖도록 제공되는 것이 바람직하며, 각각의 메모리 세그먼트의 메모리 셀들이 연결되는 워드 라인들의 그룹은 각각의 메모리 세그먼트내에 배치딘다. 또한, 증가된 온도의 경우에 더 높은 병렬도(degree of parallelism)를 달성하기 위해서, 워드 라인을 활성화하는 어드레싱 사이클들이 제한되는 메모리 뱅크들의 서브유닛들이 각각의 메모리 세그먼트들이도록 또는 복수의 메모리 세그먼트들을 포함하도록 제공되는 것이 바람직하다. 각각의 메모리 세그먼트는, 크기가 비트 라인들의 길이 및 워드 라인들의 길이에 기인한 메모리 뱅크의 영역이다. 비트 라인당 메모리 셀들의 개수 및 워드 라인당 메모리 셀들의 개수는 서로 곱해지는 경우에 메모리 세그먼트당 메모리 셀들의 개수가 된다. 클록 신호의 펄스당 동시에 재생되는 메모리 셀들의 (본 발명에 따른) 가장 큰 가능한 개수는 메모리 세그먼트당 또한 사이클 타임당 각각 어드레스되고 활성 화되는 경우에 얻게 된다.
대안적인 실시예에서, 워드 라인들은 그 각각이 복수의 워드 라인 세그먼트들을 갖는 세그먼트된 워드 라인들이도록 제공되며, 메모리 뱅크들의 서브유닛들은 각각의 메모리 뱅크의 모든 워드 라인들의 정확히 하나의 각각의 워드 라인 세그먼트에 연결된 그들 메모리 셀들을 각각 포함하도록 제공된다. 그러므로, 동시에 재생될 수 있는 메모리 셀들의 개수는 클록 신호의 각각의 펄스 중에, 예를 들어 완전한 워드 라인들 보다는, 단지 워드 라인 세그먼트들을 활성화함으로써 감소될 수 있다.
메모리 장치의 제 1 작동 모드 또는 제 2 작동 모드는 선택적으로 설정될 수 있도록 제공되는 것이 바람직하며, 상기 클록 신호의 펄스당 동시에 재생되는 메모리 셀들의 개수는 상기 제 1 작동 모드에서 온도-의존적이고, 클록 신호의 펄스당 동시에 재생되는 메모리 셀들의 개수는 상기 제 2 작동 모드에서 각각의 메모리 디바이스에 할당된 상기 온도 센서에 의해 측정된 온도에 의존적이다. 각각의 작동 모드의 선택은 특정 코드(EMRS: Extended Mode Register Set)를 이용하여 설정될 수 있다. 제 2 작동 모드에서, 메모리 장치는, 국부적인 작동 온도에 의존하여, 당해 메모리 디바이스들내에서, 온도로 인해 필요한 재생 시간의 가능한 연장 또는 재생 시간의 단축을 자동으로 개별적으로 순응(adapt)하는 자동 절전 모드에서 작동된다.
메모리 장치는 메모리 모듈이도록 제공되는 것이 바람직하다. 메모리 디바이스는 메모리 모듈상에 배치된 메모리 칩들, 예컨대 DRAM인 것이 바람직하다.
대안적으로, 메모리 장치는, 예를 들어 공통 메인 보드(common main board)에 연결된 복수의 메모리 모듈들을 갖도록 제공된다. 이 경우, 메모리 모듈들 자체가 메모리 디바이스들을 형성한다. 이 경우, 각각의 메모리 모듈은 메모리 셀들이 워드 라인들에 연결된 복수의 휘발성 메모리 칩들을 갖도록 제공되는 것이 바람직하며, 클록 신호의 각각의 선행하는 펄스내의 메모리 셀들 이외의 메모리 셀들은 클록 신호의 각각의 펄스 중에 재생된다. 각각의 메모리 모듈은, 정확하게는 클록 신호의 각각의 펄스 중에, 그 메모리 칩 모두에 클록 신호를 각각 포워드하는 것이 바람직하다.
메모리 모듈들은 각각의 메모리 모듈의 메모리 칩들의 워드 라인들을 카운트하고 어드레스하기 위해 주기적 클록 신호를 이용하도록 제공되는 것이 바람직하며, 어드레스된 워드 라인들에 연결된 메모리 셀들이 재생되며, 클록 신호의 각각의 선행하는 펄스내에 있는 워드 라인들 이외의 워드 라인들은 클록 신호의 각각의 펄스 중에 어드레스된다.
각각의 메모리 모듈에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 규정된 대역폭내에 있는 경우, 정확히 하나의 워드 라인은 클록 신호의 각각의 펄스 중에 각각의 메모리 모듈의 모든 메모리 칩들내에 각각 어드레스되도록 제공되는 것이 바람직하며, 각각의 메모리 칩들의 워드 라인들은 상기 각각의 메모리 칩의 첫번째 워드 라인으로부터 시작하여 마지막 워드 라인까지 카운트되며, 각각의 메모리 칩의 마지막 워드 라인이 어드레스된 후에, 각각의 메모리 칩의 첫번째 워드 라인은 클록 신호의 다음 펄스 중에 다시 어드레스된다. 이 실시예에 서, 각각의 메모리 칩의 워드 라인들은 사이클 순서로 어드레스되고 활성화되며, 클록 신호의 선행하는 펄스내의 워드 라인들 이외의 워드 라인들은 클록 신호의 각각의 펄스 중에 어드레스되고 활성화된다. 또한, 연속적으로 어드레스되는 워드 라인들의 사이클들은 메모리 칩들의 부분 영역들 상에서만, 예컨대 메모리 칩들의 개개의 메모리 뱅크들 상에서만 연장될 수 있다. 이 실시예에서, 중요한 요인은, 클록 신호의 펄드들에 의해 연속적으로 구동되고 연속적으로 카운트되는 워드 라인들의 사이클들이 동일한 각각의 칩내에 모두 배치된다는 것이다.
각각의 메모리 모듈에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 상한값 이상인 경우, 2n개의 워드 라인들은 클록 신호의 각각의 펄스 중에 각각의 메모리 모듈의 각각의 메모리 칩내에 각각 어드레스되도록 제공되는 것이 바람직하고, n은 자연수이며, 워드 라인들은 메모리 칩들의 부분 영역들내에서 첫번째 워드 라인으로부터 시작하여 마지막 워드 라인까지 카운트되고, 메모리 칩의 각각의 부분 영역의 상기 마지막 워드 라인이 어드레스된 후에, 메모리 칩의 상기 각각의 부분 영역의 첫번째 워드 라인은 클록 신호의 다음 펄스 중에 다시 어드레스된다. 이 경우, 연속적으로 어드레스되는 워드 라인들의 사이클이 메모리 칩의 1개의 부분 영역만을 각각 커버(cover)하거나, 또는 워드 라인들의 각각의 활성화 시퀀스가 정상 작동 온도에서도 여전히 메모리 칩의 1개의 부분 영역만을 커버하는 경우, 메모리 셀들의 재생 시간을 훨씬 더 증가시키기 위해서 이러한 부분 영역들이 더 높은 온도들에서 훨씬 더 작도록 선택되는 방식으로 워드 라인들이 어드레스 되거나 카운트된다.
각각의 메모리 모듈에 할당된 온도 센서에 의해 측정된 온도가 상기 작동 온도에 대한 하한값 이하인 경우, 클록 신호의 각각의 펄스 중에 평균적으로 메모리 칩당 1 미만의 워드 라인이 어드레스되도록 제공되는 것이 바람직하며, 워드 라인들은 메모리 칩들을 포괄하는 방식으로 카운트되며, 메모리 칩의 마지막 워드 라인이 어드레스된 후에, 각각의 메모리 모듈의 또 다른 메모리 칩의 첫번째 워드 라인은 클록 신호의 다음 펄스 중에 어드레스된다. 그러므로, 비교적 낮은 온도에서, 감소된 온도가 측정된 복수의 메모리 칩들의 워드 라인들은 메모리 칩들을 포괄하는 방식으로 카운트된다. 이는, 동시에 어드레스된 워드 라인들의 개수 및 이에 따른 동시에 재생되는 메모리 셀들의 개수를 사이클 타임당 또한 메모리 칩당 1 미만의 단일 워드 라인까지(및 각각 재생된 메모리 셀들의 대응적으로 더 작은 수까지) 감소시킬 수 있다.
또한, 본 발명에 기초한 본 발명의 목적은 전자 메모리 장치를 작동하는 방법에 의해 달성되며, 상기 전자 메모리 장치는,
- 휘발성 메모리 셀들을 갖는 복수의 메모리 디바이스들을 갖고,
- 복수의 온도 센서들을 가지며, 그 각각은 메모리 디바이스에 각각 할당되고 각각의 메모리 디바이스의 부근에서 온도를 측정하며,
- 메모리 디바이스들의 각각에 표준 주기적 클록 신호를 전달하는 제어 유닛을 갖고,
상기 메모리 장치는, 각각의 메모리 디바이스가 할당된 온도 센서에 의해 측 정된 온도에 기초하여, 각각의 메모리 디바이스의 각각의 개개의 메모리 셀이 재생되는 시간적 주기를 개별적으로 결정하는 방식으로 제어된다.
본 발명에 따르면, 할당된 온도 센서의 측정 결과에 의존하여, 재생 사이클 타임당 동시에 재생될 수 있는 메모리 셀들의 개수는 전자 메모리 장치의 각각의 메모리 디바이스내에서, 정확하게는 각각의 메모리 디바이스에 대해 개별적으로, 또한 각각의 다른 메모리 디바이스들과 독립적으로 변결될 수 있다. 이는, 메모리 셀들의 재생 시간들이, 차별된 방식(differentiated manner)으로, 메모리 셀들이 배치되는 각각의 메모리 디바이스의 국부적인 작동 온도까지 순응되게 할 수 있다.
주기적 클록 신호의 펄스 중에 동시에 재생되는 메모리 셀들의 개수는, 메모리 디바이스에 할당된 온도 센서에 의해 측정된 온도에 기초하여, 각각의 메모리 디바이스에 대해 변화되도록 제공되는 것이 바람직하다.
메모리 디바이스들은 클록 신호의 각각의 펄스 중에 클록 신호의 선행하는 펄스내의 메모리 셀들 이외의 메모리 셀들을 재생하도록 제공되는 것이 바람직하며, 메모리 장치는 클록 신호의 펄스당 동시에 재생되는 메모리 셀들의 개수가 국부적 온도에 기초하여 각각의 메모리 디바이스내에서 2n의 팩터만큼 증가 또는 감소되는 방식으로 제어되고, n은 측정된 각각의 온도에 의존하는 자연수이다.
메모리 장치는 제어 유닛이 표준 주기적 클록 신호를 전달하는 방식으로 제어되도록 제공되는 것이 바람직하며, 상기 클록 신호의 시간적 주기는 모든 메모리 디바이스에 대해 온도에 독립적이다.
도 1은 복수의 메모리 디바이스(10)를 갖는 본 발명의 전자 메모리 장치(1)의 개략적 평면도이다. 상기 메모리 장치(1)는 예를 들어 메모리 모듈(2)일 수 있으며, 상기 메모리 디바이스들은 예를 들어 집적 메모리 칩들, 예컨대 하우징(housing)내에 패키징(package)되거나 하우징되지 않은(unhouse) DRAM일 수 있다. 또한, 상기 메모리 장치는 모바일 디바이스, 예컨대 모바일 라디오(mobile radio)(모바일 폰: mobile phone)일 수도 있다. 메모리 장치(1)는 복수의 온도 센서(8)를 가지며, 그 각각은 메모리 디바이스(10)에 각각 할당된다. 도 1에서, 온도 센서들(8)은 점선으로 표시되어 있으며, 그들이 할당된 각각의 메모리 디바이스(10)와 메모리 장치(1)의 메인 보드(main board) 사이에 위치될 수도 있다. 또한, 메모리 장치(1)는 모든 메모리 디바이스들(10)에 표준 주기적 클록 신호(S)를 전달하는 제어 유닛(5)을 갖는다. 이러한 목적을 위한 대응하는 연결 라인들은 개략적으로 예시되어 있다. 본 발명의 메모리 장치는, 도 1에 개략적으로 예시된 바와 같이 스위치를 이용하여 제 1 작동 모드(A) 또는 제 2 작동 모드(B)에서 선택적으로 작동될 수 있다. 제 1 작동 모드(A)에서, 재생 시간, 즉 여하한의 원하는 메모리 셀이 그 후 다시 재생되는 시간적 간격 및 표준 주기적 클록 신호(S)의 클록 속도는 각각 온도에 독립적이며, 특히 메모리 디바이스들(10)에 있는 또는 그 부근에 있는 온도 센서들(8)에 의해 국부적으로 측정된 온도들(T1, T2, T3)에 독립적이다.
도 2는 도 1로부터의 메모리 장치(1)의 메모리 디바이스들(10) 중 하나의 개 략적 평면도를 나타낸다. 메모리 디바이스(10)는, 특히, 예를 들어 DRAM의 휘발성 메모리 회로와 같은 휘발성 메모리 회로를 갖는 집적 메모리 칩(11)이다. 개략적으로 예시된 메모리 칩(11)은 복수의 메모리 뱅크들(12; 12a, ..., 12d)을 갖는다. 다음, 메모리 뱅크들(12)은 도 2의 하부 오른쪽에 예시된 메모리 뱅크(12d)를 이용하여 예시된 바와 같이 메모리 세그먼트(memory segment: 14)들로 하위분할(subdivide)된다. 다수의 메모리 셀들이 각각 연결된 워드 라인들(19)은 각각의 메모리 세그먼트(14)내에서 연장(run)된다.
도 3은 메모리 디바이스(10)의 메모리 뱅크들(12; 12a, ..., 12d)내에 배치된 워드 라인들(19)이 주기적 클록 신호(S)의 각각의 펄스(t)에 의해 유도된, 시간적 연속(temporal succession)으로 카운트되고 어드레스되며 활성화되는 순서를 개략적으로 나타낸다. 이 경우, 어드레스되고 활성화된 워드 라인들에 연결된 메모리 셀들이 각각 재생된다. 도 3은 메모리 뱅크(12)당 8개의 각각의 워드 라인들(19)을 개략적으로 예시하며, 상기 워드 라인들은 각각의 메모리 뱅크(12)의 모든 워드 라인들(19)을 각각 나타낸다. 도 3에 예시되고 일 워드 라인(19)으로부터 다음 워드 라인으로 각각 지향(point)되며 또한 대체로 인접해 있는 곡선 화살표들은, 연결된 메모리 셀들을 재생하기 위해서 워드 라인들이 연속적으로 활성화되는 시간적 순서를 나타낸다. 도 3은 메모리 디바이스(10)의 온도(T1)가 작동 온도에 대한 규정된 범위(B1)내에 있는 경우의 활성화 사이클 및 이에 따른 재생 사이클을 예시한다. 이 경우, 첫번째 수; z1 = 1의 워드 라인들(즉, 정확히 하나의 단일 워드 라인)이 클록 신호의 펄스(t)당 그리고 메모리 뱅크(12)당 동시에 활성화된다.
따라서, 예시의 방식으로, 메모리 뱅크(12a)의 첫번째 워드 라인(19a)은 숫자 1을 갖는 펄스 중에 메모리 뱅크(12a)내에서 활성화되며, 그 후 메모리 뱅크(12a)의 인접한 제 2 워드 라인은 메모리 뱅크(12a)의 마지막 워드 라인(19z)이 펄스 8에서 활성화될 때까지 펄스 2 등등(etc)에서 활성화된다. 각각의 활성화된 워드 라인에 연결된 메모리 셀들은 관련된 사이클 타임(t)에서 각각 재생된다. 후속 사이클 타임 9에서, 첫번째 워드 라인(19a)은 다시 어드레스되며, 그 결과로 상기 워드 라인에 연결된 메모리 셀들은 주기(P)가 클록 신호(S)의 1개의 펄스(t)의 지속기간의 8배(도 1)인 재생 시간으로 재생된다.
메모리 뱅크(12a)의 워드 라인이 활성화됨과 동시에, 다른 메모리 뱅크들(12b, 12c, 12d)의 대응하는 워드 라인들이 활성화되며, 다른 메모리 뱅크들의 활성화 순서는 메모리 뱅크(12a)에서와 정확히 동일하다.
도 4는 메모리 디바이스(10)의 온도(T2)가 메모리 디바이스(10)의 작동 온도에 대한 상한값(G2)보다 더 큰 경우의 워드 라인들의 활성화 순서를 개략적으로 나타낸다. 상기 상한값(G2)은 메모리 디바이스(10)내에서 사이클 타임당 동시에 재생될 수 있는 메모리 셀들의 개수를 여전히 변화시킬 필요가 없는 최고 온도를 특정화(specify)한다. 하지만, 온도(T2)가 상한값(G2)보다 더 크기 때문에, 표준 주기적 신호의 펄스당 동시에 재생될 수 있는 메모리 셀들의 개수는 본 발명에 따라 메모리 디바이스(10)에서 증가되는데, 정확히 두번째 수; z2 = 2로 증가된다. 이 때문에, 메모리 디바이스(10)의 메모리 뱅크들(12)의 서브유닛(subunit:13)들 상에서만 각각 연장되는 감소된 어드레싱 사이클은 메모리 디바이스의 작동 시에 사용된 다. 서브유닛들(13)은 1이상의 메모리 세그먼트들(14)(도 2)을 각각 포함할 수 있다. 도 1에 도시된 바와 같이, 각각의 메모리 뱅크(12)의 (도 4의 왼쪽에 예시된) 제 1 서브유닛(13)의 첫번째 워드 라인(19a)은 펄스 1에서 어드레스되고 활성화된다. 사이클 타임 4만큼 이르게, 메모리 뱅크들(12)의 각각의 서브유닛(13)의 각각의 마지막 워드 라인(19z)이 어드레스되며, 그 결과 첫번째 워드 라인(19a)은 펄스 5에서 다시 활성화된다. 이 사이클에서, 메모리 뱅크(12)당 또한 이에 따라 전체 메모리 칩(11)내에서, 2배 만큼의 다수의 워드 라인들이 도 3에서와 같이 펄스당 활성화된다. 이는 메모리 셀들의 재생 시간을 절반으로 단축시킨다. 훨씬 더 높은 온도의 경우, 도 4와 비교하여 크기가 훨씬 더 감소된 서브유닛들(13)이 사용될 수 있으며, 그 결과 동시에 활성화되는 워드 라인들의 개수는 4개, 8개, 16개 등의 팩터 만큼 전체적으로 증가된다.
도 5는 메모리 디바이스(10)에 할당된 온도 센서가 작동 온도에 대한 하한값(G3)보다 더 낮은 온도(T3)를 측정하는 메모리 디바이스(10)에 대한 어드레싱 사이클을 개략적으로 나타낸다. 이 온도에서, 워드 라인들(19)은 메모리 뱅크들을 포괄하나 이 개개의 메모리 디바이스(10)내에서만 포괄하는 방식으로 카운팅 순서로 카운트되고 어드레스된다. 또 다른 워드 라인들(19)이 다른 메모리 뱅크들(12b; 12c, 12d)내에서 동시에 활성화되지 않고 제 1 메모리 뱅크(12a)의 워드 라인들(19)이 펄스 1 내지 8 동안에 연속적으로 활성화된 후, 또 다른 메모리 뱅크(12b)의 첫번째 워드 라인(19a)은 펄스 9에서 어드레스된다. 그 후, 또 다른 메모리 뱅크(12b)의 또 다른 워드 라인들(19)은 제 2 메모리 뱅크(12b)의 마지막 워 드 라인(19z)까지 어드레스된다. 후속 펄스(펄스 17)에서, 또 다른 메모리 뱅크(12c)의 첫번째 워드 라인(19a)이 활성화된다. 이러한 방식으로, 제 4 메모리 뱅크(12d)의 마지막 워드 라인(19z)(도 5에서 하부 오른쪽에 예시됨)이 펄스 32에서 활성화될 때까지, 워드 라인들(19)은 4개의 메모리 뱅크들(12)을 모두 포괄하는 방식으로 연속적으로 활성화된다. 그 후, 제 1 메모리 뱅크(12a)의 첫번째 워드 라인(19a)은 펄스 33에서 다시 활성화된다. 이러한 활성화 사이클의 주기는 32개의 사이클 타임이며, 당해 메모리 뱅크의 모든 워드 라인들을 나타내는 8개의 워드 라인들은 다시 메모리 뱅크당 예시된다. 도 3에 예시된 의도된 작동 온도에서의 정상 작동(normal operation)에 비해, 이는 평균적으로 세번째 수; z3 = 0.25의 워드 라인들이 펄스당 그리고 메모리 뱅크(12)당 각각 활성화된다는 것을 나타낸다. 따라서, 각각의 개개의 메모리 셀의 재생 시간은 4의 팩터만큼 증가되며, 메모리 디바이스(10)는 도 3 및 도 4에서와 같이 표준 온도-독립적 주기 지속기간에 따라 항상 동일한 주기적 클록 신호(S)(도 1)를 수신한다.
상이한 온도들에서의 워드 라인들에 대한 액세스(access)에 있어서의 새로운 변화 및 그 카운팅은, 온도에 의존하는 방식으로 모든 메모리 셀들로 함께(jointly) 전송되는 주기적 클록 신호의 주기를 변화시킬 필요 없이 메모리 모듈 또는 또 다른 전자 디바이스의 각각의 메모리 칩(11)내의 메모리 셀들의 재생 시간을 변화시킬 수 있다.
도 6은 도 2 내지 도 5에 도시된 메모리 디바이스의 섹션(section)의 개략적인 평면도를 나타내며, 메모리 뱅크(12)의 코너 영역이 예시되어 있다. 도 2를 참 조하여 이미 설명된 바와 같이, 메모리 뱅크(12)는 워드 라인들(19)의 그룹들이 각각 연장되는 복수의 메모리 세그먼트들(14)로 구성되어 있다. 상기 워드 라인들에 연결된 메모리 셀들(100)은 도 6에서 수평 방향으로 연장되는 비트 라인들에 연결되어 있고 도 6에서 직사각형 형태로 예시되어 있는 차동 증폭기(differential amplifier)들 및 신호 증폭기들(감지 증폭기들)에 연결되어 있다. 각각의 메모리 세그먼트(14)로 연장되는 워드 라인들(19) 및 비트 라인들의 개수는 2의 팩터로 다운(down)된 메모리 세그먼트당 메모리 셀들의 총 개수를 나타낸다. 만약, 메모리 셀들을 재생하는 경우에 모든 워드 라인들(19)이 클록 신호(S)(도 1)의 사이클 타임의 리듬으로 카운트된다면, 적어도 메모리 뱅크(12)당 1개의 워드 라인(19)이 각각 활성화된다. 재생된 메모리 셀들(100)은, 그들의 활성화를 따르는 클록 신호의 펄스들 중에, 그들이 재생 시간 이후에 증폭된 형태로 판독되고 다시 기록(write back)된 신호를 수신할 때까지 그들의 전하의 일부분을 손실한다. 도 6에서 단지 도트(dot)의 형태로만 예시되어 있는 메모리 셀들은 선택 트랜지스터 및 집적 저장 캐패시터 예컨대 트렌치 캐패시터 또는 스택 캐패시터(stacked capacitor)를 갖는 DRAM의 메모리 셀들인 것이 바람직하다.
도 7은 대안적인 실시예에 따른 도 2로부터의 메모리 디바이스(10)의 어드레싱 패턴의 개략적인 예시도를 나타낸다. 이 실시예에서, 메모리 뱅크들(12)은 당해 메모리 뱅크(12)의 모든 워드 라인들(19)에 걸쳐 각각 연장되나 워드 라인들(19)의 워드 라인 길이의 일부분만을 차지하는 서브유닛들(13)로 하위분할된다. 특히, 각각의 부분 영역(13)은 각각 워드 라인들(19)의 1이상의 워드 라인 세그먼트들(21, 31) 상에서만 연장된다. 도 7은 각각의 워드 라인이 2개의 워드 라인 세그먼트들(21, 31)을 갖고 각각의 서브유닛(13)이 당해 메모리 뱅크(12)의 워드 라인들(19)의 단일 워드 라인 세그먼트(21; 31)의 메모리 셀들만을 배타적으로 어드레스하는 예시를 나타낸다. 또한, 도 7은 메모리 뱅크(12)당 8개의 워드 라인들(19)을 나타낸다. 도 7에서 상부 왼쪽에 예시된 메모리 뱅크에 대해서만 예시된 화살표들에 따르면, 개개의 워드 라인들의 워드 라인 세그먼트(21, 31)들은, 모든 워드 라인들(19)의 두 워드 라인 세그먼트들(21, 31)이 활성화되고 상기 워드 라인들에 연결된 메모리 셀들이 클록 신호(S)(도 1)의 펄스들 1 내지 16 이후에 재생될 때까지 연속적으로 활성화된다. 도 7의 다른 메모리 뱅크들(12)의 워드 라인 세그먼트들은 도 7의 상부 왼쪽에 예시된 메모리 뱅크에서와 정확히 동일한 방식으로 카운트된다.
도 8은 복수의 메모리 모듈들(20)을 갖는 본 발명의 메모리 장치의 대안적인 실시예를 나타낸다. 메모리 모듈들(20)의 각각은 메모리 디바이스(10)를 형성하며, 예를 들어 각각의 메모리 모듈(20)의 인쇄 회로 기판에 연결된 복수의 집적 메모리 칩들(22)을 갖는다. 메모리 모듈들(20)은 제어 유닛(5)이 또한 배치된 메인 보드에 연결되며, 상기 제어 유닛은 브랜치 라인(branched line)들을 통해 모든 메모리 모듈들(20)상의 모든 메모리 칩들(22)에 주기적 클록 신호(S)를 전달한다. 도 8에 도시된 실시예에서는, 각각의 메모리 모듈(20)의 온도를 측정하는 별도의 온도 센서(8)가 각각의 메모리 모듈(20)에 제공된다. 당해 메모리 모듈(20)은, 국부적으로 측정된 온도가 원하는 값(또는 원하는 값 범위)을 벗어난 경우, 적절하다면, 클록 신호(S)의 사이클 타임당 동시에 재생되는 메모리 셀들의 개수를 변화시킨다. 그 결과, 각각의 메모리 모듈(20)은 표준 클록 신호(S)의 주기를 변화시키지 않고도 그 온도에 일치되는 재생 시간을 개별적으로 달성한다.
도 9 내지 도 11은 메모리 모듈들(20)상에 배치된 집적 메모리 칩들(22)내에 배치된 카운팅 및 어드레싱 워드 라인들의 작동을 개략적으로 예시한다. 도 3과 유사한 방식으로, 도 9는 상이한 사이클 타임에서 다양한 워드 라인들을 어드레싱하는 시간적 시퀀스를 나타내며, 메모리 칩(22; 22a, ..., 22d) 각각 당 1개의 워드 라인은 작동 온도에 대한 규정된 대역폭(B1)내에 있는 온도(T1)의 경우에 어드레스되고, 각각의 메모리 칩(22)의 내부 구조는 도 9 내지 도 11에 간단히 예시되어 있으며 따라서 단지 나타내기만 하였다.
특히, 각각의 메모리 칩의 메모리 영역을 메모리 뱅크들, 메모리 세그먼트 등으로의 하위분할은 예시되어 있지 않다. 하지만, 도 9에서는 예를 들어 50 내지 70℃ 사이의 정상 작동 온도에서 사이클 순서로 연속적으로 활성화되는 워드 라인들의 양은 항상 동일한 메모리 칩(22)상에 배치된다는 것이 중요하다.
도 4와 유사한 방식으로, 메모리 칩(22)의 모든 워드 라인들보다 더 적은 수의 워드 라인들을 포함하는 어드레싱 사이클들은 도 10에 도시된 바와 같이 메모리 칩들(22)의 부분 영역들에서 수행된다. 도 10의 예시에서, z2 = 2 워드 라인들은 증가된 온도(T2)의 경우에 각각의 펄스(t)에서 각각 수행된다; 따라서, 각각의 메모리 셀의 재생 시간은 절반으로 단축된다.
도 11에 도시된 바와 같이, 메모리 칩들을 포괄하는 사이클은 워드 라인 들(19)을 어드레스하도록 의도되는데 사용되며, 여기서 평균적으로 메모리 칩당 0.25개의 워드 라인들은 클록 신호의 펄스당 전체 메모리 모듈(20)상에 동시에 어드레스된다.
도 9 내지 도 11에 특별히 선택된 메모리 칩당 워드 라인들의 개수에 대한 양은 단시 예시일 뿐이다. 하지만, 도 9 내지 도 11은 감소된 온도(T3)에 대해서 도 11에 예시된 바와 같이 메모리 칩들을 포괄하는 방식으로 워드 라인들을 카운트하거나, 증가된 온도의 경우에서 도 10에 예시된 바와 같이 감소된 사이클에서 카운트하는데 사용되는 본 발명의 방법을 예시한다. 그 결과, 펄스당 동시에 재생되는 메모리 셀들의 개수는 각각의 국부적 온도에 기초하여 최적화된다.
도 12는 개개의 메모리 디바이스의 온도에 기초하여, 클록 신호의 펄스당 메모리 디바이스에서 동시에 재생되는 메모리 셀들의 수(z1, z2 또는 z3)를 특정화하는 온도 스케일을 나타낸다. 온도(T1)가 대역폭(B1)내의 원하는 값을 취하고 따라서 상한값(G2)과 하한값(G3) 사이에 있는 경우, 메모리 셀들의 개수 z1은 클록 신호의 각각의 펄스 동안에 각각 동시에 재생된다. 이와 대조적으로, 메모리 디바이스의 온도(T2)가 예를 들어 상부 오른쪽 메모리 디바이스(10)를 이용하는 도 1에서 예시된 바와 같이 상한값(G2)보다 더 큰 경우, 이는 z2개의 메모리 셀들이 클록 신호의 펄스당 그 안에서 동시에 재생된다는 것을 결정하는 영향을 받은 메모리 디바이스(10)의 결과를 가져오며, 상기 개수 z2는 규정된 대역폭(B1)내의 온도(T1)에서의 대응 개수 z1보다 더 크다. 온도가 훨씬 더 높고 또 다른 대역폭(B2) 외부에 있는 경우, z2 개수 이상의(예를 들어, z1의 4배 그리고 z2의 2배) 메모리 셀들이 클 록 신호의 펄스(t)당 각각 동시에 재생되도록 제공될 수 있다. 이와 반대로, 동시에 재생되는 메모리 셀들의 개수는 작동 온도에 대한 하한값(G3) 미만의 더 낮은 온도(T3)의 경우에 더 작은 개수 z3로 감소될 수 있다.
메모리 신호의 클록 속도는, 예를 들어 클록 신호의 펄스가 약 7.81㎲로 지속되도록 치수화될 수 있다. 그 후, 이는 시간적 연속으로 수행되는 재생 작동들간의 시간의 간격이다. 재생 작동들이 도 3에 예시된 바와 같은 4개의 메모리 뱅크들을 갖는 메모리 칩내의 이러한 신호를 이용하여 수행되는 경우, 이는 예를 들어 각각의 메모리 셀에 대해 64ms의 재생 시간에 대응한다. 이와 대조적으로, 어드레싱 사이클들이 도 4에서 예시된 바와 같이 감소되는 경우, 32ms의 재생 시간은 정확하게는 표준 클록 신호의 주기를 7.81㎲에서 절반으로 감소시키지 않고도 각각의 메모리 셀에 대해 결과가 얻어진다. 워드 라인이 도 5에 예시된 바와 같이 메모리 뱅크들을 포괄하는 방식으로 사이클적으로 어드레스되는 경우, 이에 따라 7.81㎲의 클록 속도는 256ms의 재생 시간으로 메모리 셀들을 재생시키는데 사용될 수 있다. 개개의 온도 범위들에 대한 대역폭들(B1, B2, B3)은 상이하게 선택될 수 있다. 메모리 뱅크들은, 예를 들어 16개의 메모리 세그먼트들을 포함할 수 있으며, 그 각각은 512개의 워드 라인들을 갖는다. 이는 메모리 셀들의 동일한 수가 각각 연결되는 8192개의 워드 라인을 갖게 한다. 본 명세서에서 주어진 모든 수치(numerical specification)들은 단지 예시일 뿐이다.
본 발명에 따르면, 온도 의존적 방식으로 메모리 셀들의 재생 시간을 단축하 거나 연장할 수 있는 전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법이 제공된다.

Claims (27)

  1. 전자 메모리 장치(1)에 있어서,
    복수의 메모리 디바이스들(10), 복수의 온도 센서들(8) 및 제어 유닛(5)을 가지며,
    - 상기 메모리 디바이스들(10)은 각각 상기 전자 메모리 장치(1)의 작동 시에 재생되는 다수의 비휘발성 메모리 셀들(100)을 갖고,
    - 상기 제어 유닛(5)은 상기 메모리 디바이스들(10)의 각각에 표준 주기적 클록 신호(S)를 전달하며, 상기 클록 신호는 상기 메모리 셀들(100)이 상기 메모리 디바이스들(10)내에서 재생되도록 유도하고,
    - 각각의 온도 센서(8)는 메모리 디바이스(10)에 각각 할당되고, 작동 시 그 각각의 메모리 디바이스(10)의 부근의 국부적 온도(T)를 측정하며, 및
    - 각각의 메모리 디바이스(10)는, 상기 메모리 디바이스에 할당된 상기 온도 센서(8)에 의해 측정된 상기 온도(T)에 기초하여, 메모리 셀들이 재생되는 경우에 얼마나 많은 그 메모리 셀들이 동시에 재생되는지를 개별적으로 결정하는 것을 특징으로 하는 전자 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 디바이스들(10)은 상기 주기적 클록 신호(S)의 각각의 펄스(t) 중에 재생 작동을 수행하고, 상기 주기적 클록 신호(S)의 펄스(t) 동안에 재생된 메모리 셀들(100)의 개수는 상기 각각의 메모리 디바이스(10)의 상기 온도(T)에 기초하여 변화될 수 있는 것을 특징으로 하는 전자 메모리 장치.
  3. 제 1 항에 있어서,
    온도(T2; T3)가 작동 온도에 대한 규정된 대역폭(prescribe bandwidth: B1) 외부에 있는 그들 메모리 디바이스들(10)은 동시에 재생될 수 있는 메모리 셀들의 개수를 2n의 팩터(factor)만큼 증가 또는 감소시키며, n은 자연수인 것을 특징으로 하는 전자 메모리 장치.
  4. 제 1 항에 있어서,
    상기 메모리 디바이스들은 상기 메모리 셀들(100)이 워드 라인들(19)에 연결된 복수의 메모리 뱅크들(12)을 각각 갖는 집적 메모리 칩들(11)이며, 상기 주기적 클록 신호의 각각의 선행하는 펄스내의 메모리 셀들(100) 이외의 메모리 셀들(100)은 상기 주기적 클록 신호(S)의 각각의 펄스 중에 재생되는 것을 특징으로 하는 전자 메모리 장치.
  5. 제 4 항에 있어서,
    상기 주기적 클록 신호(S)는 각각의 메모리 디바이스내의 모든 상기 메모리 뱅크들(12)로 항상 동시에 포워드(forward)되는 것을 특징으로 하는 전자 메모리 장치.
  6. 제 5 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T1)가 상기 작동 온도에 대한 규정된 대역폭(B1)내에 있는 경우, 메모리 셀들(100)의 각각의 첫번째 수(z1)가 상기 클록 신호(S)의 각각의 펄스(t) 중에 상기 각각의 메모리 디바이스(10)의 모든 상기 메모리 뱅크들(12; 12a, ..., 12d)내에서 동시에 재생되는 것을 특징으로 하는 전자 메모리 장치.
  7. 제 6 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T2)가 상기 작동 온도에 대한 상한값(G2) 이상인 경우, 메모리 셀들(100)의 각각의 두번째 수(z2)가 상기 클록 신호(S)의 각각의 펄스(t) 중에 상기 각각의 메모리 디바이스(10)의 모든 상기 메모리 뱅크들(12; 12a, ..., 12d)내에서 동시에 재생되며, 상기 두번째 수(z2)는 상기 첫번째 수(z1)보다 더 큰 것을 특징으로 하는 전자 메모리 장치.
  8. 제 7 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T3)가 상기 작동 온도에 대한 하한값(G2) 이하인 경우, 메모리 셀들(100)의 세번째 수(z3)가 상기 클록 신호(S)의 각각의 펄스(t) 중에 동시에 재생되며, 상기 세번째 수(z3)는 상기 첫번째 수(z1)보다 더 작으며, 각각의 펄스(t) 중에, 재생될 메모리 셀들의 양은 상기 메모리 뱅크들을 포괄(encompass)하는 방식으로 상기 복수의 메모리 뱅크들 중 1이상의 메모리 뱅크들(12; 12a, ..., 12d)로부터 선택되는 것을 특징으로 하는 전자 메모리 장치.
  9. 제 4 항에 있어서,
    상기 메모리 디바이스들(10)은 워드 라인들(19)을 카운트(count)하고 어드레스(address)하기 위해 상기 주기적 클록 신호(S)를 이용하고, 각각의 어드레스된 워드 라인들(19)에 연결된 메모리 셀들은(100)이 재생되며, 상기 클록 신호(S)의 각각의 선행하는 펄스내에 있는 워드 라인들(19) 이외의 워드 라인들(19)은 상기 클록 신호(S)의 각각의 펄스(t) 중에 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  10. 제 9 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T1)가 상기 작동 온도에 대한 규정된 대역폭(B1)내에 있는 경우, 정확히 하나의 워드 라인(19)이 상기 클록 신호(S)의 각각의 펄스(t) 중에 모든 상기 메모리 뱅크들(12; 12a, ..., 12d)내에서 병렬식(parallel manner)으로 각각 어드레스되고, 어드레스될 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 워드 라인들(19)은 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 첫번째 워드 라인(19a)으로부터 시작하여 마지막 워드 라인(19z)까지 각각 카운트되며, 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 상기 마지막 워드 라인(19z)이 어드레스된 후에, 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 상기 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t) 중에 다시 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  11. 제 9 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T2)가 상기 작동 온도에 대한 상한값(G2) 이상인 경우, 2n개의 워드 라인들(19)은 상기 클록 신호(S)의 각각의 펄스(t) 중에 모든 상기 메모리 뱅크들(12; 12a, ..., 12d)내에 각각 어드레스되고 n은 자연수이며, 상기 워드 라인들(19)은 상기 메모리 뱅크들(12; 12a, ..., 12d)의 서브 유닛(subunit: 13)들내에서 첫번째 워드 라인(19a)으로부터 시작하여 마지막 워드 라인(19z)까지 카운트되고, 상기 메모리 뱅크(12; 12a, ..., 12d)의 각각의 서브유닛(13)의 상기 마지막 워드 라인(19z)이 어드레스된 후에, 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 상기 각각의 서브유닛(13)의 상기 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t) 중에 다시 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  12. 제 9 항에 있어서,
    메모리 디바이스(10)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T3)가 상기 작동 온도에 대한 하한값(G3) 이하인 경우, 상기 클록 신호(S)의 각각의 펄스(t) 중에 평균적으로 메모리 뱅크(12; 12a, ..., 12d)당 1 미만의 워드 라인(19)이 어드레스되고, 상기 워드 라인들(19)은 상기 메모리 뱅크들을 포괄하는 방식으로 카운트되며, 메모리 뱅크(12; 12a, ..., 12d)의 마지막 워드 라인(19z)이 어드레스된 후에, 동일한 메모리 디바이스(10)의 또 다른 메모리 뱅크(12; 12a, ..., 12d)의 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t)내에서 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  13. 제 4 항에 있어서,
    각각의 메모리 뱅크(12; 12a, ..., 12d)는 복수의 메모리 세그먼트(memory segment: 14)들을 각각 갖고, 각각의 메모리 세그먼트(14)의 상기 메모리 셀들(100)이 연결되는 워드 라인들(19)의 그룹은 각각의 메모리 세그먼트(14)내에 배치되는 것을 특징으로 하는 전자 메모리 장치.
  14. 제 13 항에 있어서,
    상기 메모리 뱅크들(12)의 상기 서브유닛들(13)은 각각의 메모리 세그먼트들(14)이거나 복수의 메모리 세그먼트들(14)을 각각 포함하는 것을 특징으로 하는 전자 메모리 장치.
  15. 제 13 항에 있어서,
    상기 워드 라인들(19)은 그 각각이 복수의 워드 라인 세그먼트들(21, 31)을 갖는 세그먼트된 워드 라인들이고, 메모리 뱅크(12; 12a, ..., 12d)의 각각의 서브유닛(13)은 상기 각각의 메모리 뱅크(12; 12a, ..., 12d)의 각각의 워드 라인(19)의 정확히 하나의 워드 라인 세그먼트(21; 31)를 각각 포함하는 것을 특징으로 하는 전자 메모리 장치.
  16. 제 1 항에 있어서,
    상기 메모리 장치(1)의 제 1 작동 모드(A) 또는 제 2 작동 모드(B)는 선택적으로 설정될 수 있으며, 상기 클록 신호(S)의 펄스(t)당 동시에 재생되는 메모리 셀들(100)의 개수는 상기 제 1 작동 모드(A)에서 온도-의존적이고, 상기 클록 신호(S)의 펄스(t)당 동시에 재생되는 메모리 셀들(100)의 개수는 상기 제 2 작동 모드(B)에서 상기 각각의 메모리 디바이스(10)에 할당된 상기 온도 센서(8)에 의해 측정된 상기 온도(T)에 의존하는 것을 특징으로 하는 전자 메모리 장치.
  17. 제 1 항에 있어서,
    상기 전자 메모리 장치는 메모리 모듈(2)인 것을 특징으로 하는 전자 메모리 장치.
  18. 제 1 항에 있어서,
    상기 메모리 디바이스들은, 상기 메모리 셀들(100)이 워드 라인들(19)에 연결된 집적 메모리 칩들(22)이 배치된 복수의 집적 메모리 칩들을 각각 갖는 메모리 모듈이고, 상기 클록 신호(S)의 상기 각각의 선행하는 펄스내의 메모리 셀들 이외의 메모리 셀들은 상기 주기적 클록 신호(S)의 각각의 펄스(t) 중에 재생되는 것을 특징으로 하는 전자 메모리 장치.
  19. 제 18 항에 있어서,
    상기 메모리 모듈(20)들은 모든 상기 집적 메모리 칩들(22)에 상기 클록 신호(S)를 각각 포워드하는 것을 특징으로 하는 전자 메모리 장치.
  20. 제 18 항에 있어서,
    상기 메모리 모듈들(20)은 상기 각각의 메모리 모듈(20)의 상기 메모리 칩들(22)의 상기 워드 라인들(19)을 카운트하고 어드레스하기 위해 상기 주기적 클록 신호(S)를 이용하고, 어드레스된 워드 라인들(19)에 각각 연결된상기 메모리 셀들(100)이 재생되며, 상기 클록 신호(S)의 상기 각각의 선행하는 펄스내의 워드 라인들(19) 이외의 워드 라인들은 상기 클록 신호(S)의 각각의 펄스(t) 중에 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  21. 제 18 항에 있어서,
    각각의 메모리 모듈(20)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T1)가 상기 작동 온도에 대한 규정된 대역폭(B1)내에 있는 경우, 정확히 하나의 워드 라인(19)이 상기 클록 신호(S)의 각각의 펄스(t) 중에 상기 각각의 메모리 모듈(20)의 모든 메모리 칩들(22)내에 각각 어드레스되고, 상기 각각의 메모리 칩들(22)의 워드 라인들(19)은 상기 각각의 메모리 칩(22)의 첫번째 워드 라인(19a)으로부터 시작하여 마지막 워드 라인(19z)까지 카운트되며, 상기 각각의 메모리 칩(22)의 상기 마지막 워드 라인(19z)이 어드레스된 후에, 상기 각각의 메모리 칩(22)의 상기 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t) 중에 다시 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  22. 제 18 항에 있어서,
    각각의 메모리 모듈(20)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T2)가 상기 작동 온도에 대한 상한값(G2) 이상인 경우, 2n개의 워드 라인들(19)은 상기 클록 신호(S)의 각각의 펄스(t) 중에 상기 각각의 메모리 모듈(20)의 각각의 메모리 칩(22)내에 각각 어드레스되고 n은 자연수이며, 상기 워드 라인들은 상기 메모리 칩들(22)의 부분 영역(partial region: 23)들내에서 첫번째 워드 라인(19a)으로부터 시작하여 마지막 워드 라인(19z)까지 카운트되고, 상기 메모리 칩(22)의 각각의 부분 영역(13)의 상기 마지막 워드 라인(19z)이 어드레스된 후에, 상기 메모리 칩(22)의 상기 각각의 부분 영역(13)의 상기 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t) 중에 다시 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  23. 제 18 항에 있어서,
    각각의 메모리 모듈(20)에 할당된 온도 센서(8)에 의해 측정된 상기 온도(T3)가 상기 작동 온도에 대한 하한값(G3) 이하인 경우, 상기 클록 신호(S)의 각각의 펄스(t) 중에 평균적으로 메모리 칩(22)당 1 미만의 워드 라인(19)이 어드레스되고, 상기 워드 라인들(19)은 상기 메모리 칩들을 포괄하는 방식으로 카운트되며, 메모리 칩(22; 22a, ..., 22d)의 마지막 워드 라인(19z)이 어드레스된 후에, 상기 각각의 메모리 모듈(20)의 또 다른 메모리 칩(22; 22a, ..., 22d)의 첫번째 워드 라인(19a)은 상기 클록 신호(S)의 다음 펄스(t)내에서 어드레스되는 것을 특징으로 하는 전자 메모리 장치.
  24. 전자 메모리 장치(1)를 작동시키는 방법에 있어서,
    - 휘발성 메모리 셀들(100)을 갖는 복수의 메모리 디바이스들(10)을 갖고,
    - 복수의 온도 센서들을 가지며, 그 각각은 메모리 디바이스(10)에 각각 할당되고 또한 각각의 메모리 디바이스(10)의 부근에서 온도를 측정하며,
    - 상기 메모리 디바이스들(10)의 각각에 표준 주기적 클록 신호(S)를 전달하는 제어 유닛(5)을 갖고,
    상기 메모리 장치(1)는, 각각의 메모리 디바이스(10)가 할당된 온도 센서(8)에 의해 측정된 온도(T)에 기초하여, 상기 각각의 메모리 디바이스(10)의 각각의 개개의 메모리 셀(100)이 재생되는 시간적 주기(temporal period: P)를 개별적으로 결정하는 방식으로 제어되는 것을 특징으로 하는 전자 메모리 장치를 작동시키는 방법.
  25. 제 24 항에 있어서,
    상기 주기적 클록 신호(S)의 펄스(t) 중에 동시에 재생되는 메모리 셀들(100)의 개수는, 상기 메모리 디바이스(10)에 할당된 상기 온도 센서(8)에 의해 측정된 온도(T)에 기초하여 각각의 메모리 디바이스(10)에 대해 변화되는 것을 특징으로 하는 전자 메모리 장치를 작동시키는 방법.
  26. 제 24 항에 있어서,
    상기 메모리 디바이스들(10)은 상기 클록 신호(S)의 각각의 펄스(t) 중에 상기 클록 신호(S)의 선행하는 펄스내에 있는 메모리 셀들(100) 이외의 메모리 셀들을 재생하고, 상기 메모리 장치(1)는 상기 클록 신호(S)의 펄스당 동시에 재생된 메모리 셀들(100)의 개수(z)가 국부적 온도(T)에 기초하여 각각의 메모리 디바이스(10)내에서 2n의 팩터만큼 증가 또는 감소되도록 제어되며, n은 측정된 각각의 온도에 의존하는 자연수인 것을 특징으로 하는 전자 메모리 장치를 작동시키는 방법.
  27. 제 24 항에 있어서,
    상기 메모리 장치(1)는 상기 제어 유닛(5)이 표준 주기적 클록 신호(S)를 전달하도록 제어되고, 상기 클록 신호의 시간적 주기는 모든 상기 메모리 디바이스들(10)에 대한 온도와 독립적인 것을 특징으로 하는 전자 메모리 장치를 작동시키는 방법.
KR1020060049559A 2005-06-01 2006-06-01 전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법 KR100816051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005025168A DE102005025168B4 (de) 2005-06-01 2005-06-01 Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
DE102005025168.4 2005-06-01

Publications (2)

Publication Number Publication Date
KR20060125596A KR20060125596A (ko) 2006-12-06
KR100816051B1 true KR100816051B1 (ko) 2008-03-21

Family

ID=37401817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049559A KR100816051B1 (ko) 2005-06-01 2006-06-01 전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법

Country Status (3)

Country Link
US (1) US7403440B2 (ko)
KR (1) KR100816051B1 (ko)
DE (1) DE102005025168B4 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
DE102009020731A1 (de) * 2009-05-11 2010-11-25 Continental Automotive Gmbh Verfahren und Steuereinheit zum Betreiben eines flüchtigen Speichers, Schaltungsanordnung und Fahrtenschreiber
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US9159396B2 (en) * 2011-06-30 2015-10-13 Lattice Semiconductor Corporation Mechanism for facilitating fine-grained self-refresh control for dynamic memory devices
KR101885857B1 (ko) 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
US8787105B2 (en) * 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
GB2508920A (en) * 2012-12-17 2014-06-18 Ibm Cooling of a memory device
US9224478B2 (en) * 2013-03-06 2015-12-29 Freescale Semiconductor, Inc. Temperature-based adaptive erase or program parallelism
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
US10241717B2 (en) * 2013-12-30 2019-03-26 Qualcomm Technologies International, Ltd. Memory boosting
KR102445662B1 (ko) * 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
US9984731B2 (en) 2015-09-03 2018-05-29 Toshiba Memory Corporation Storage device and storage method
KR102561346B1 (ko) * 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US9799387B1 (en) * 2016-12-21 2017-10-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory cells and methods for programming the same
US10964624B2 (en) * 2017-01-26 2021-03-30 Intel Corporation Techniques for fluid cooling of integrated circuits in packages
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
JP6890055B2 (ja) * 2017-06-30 2021-06-18 ルネサスエレクトロニクス株式会社 半導体装置
JP7095566B2 (ja) * 2018-11-20 2022-07-05 Tdk株式会社 メモリコントローラ及びこれを備えるフラッシュメモリシステム
US20230207003A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Refresh of Neighboring Memory Cells Based on Read Status

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896575A (ja) * 1994-09-22 1996-04-12 Nec Corp 半導体記憶装置
KR20000066268A (ko) * 1999-04-15 2000-11-15 김영환 온도 감응형 셀프 리프레시 회로
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
JP2005025903A (ja) * 2003-07-01 2005-01-27 Nec Micro Systems Ltd 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896575A (ja) * 1994-09-22 1996-04-12 Nec Corp 半導体記憶装置
KR20000066268A (ko) * 1999-04-15 2000-11-15 김영환 온도 감응형 셀프 리프레시 회로
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템

Also Published As

Publication number Publication date
US7403440B2 (en) 2008-07-22
KR20060125596A (ko) 2006-12-06
DE102005025168B4 (de) 2013-05-29
DE102005025168A1 (de) 2006-12-07
US20060280012A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
KR100816051B1 (ko) 전자 메모리 장치 및 전자 메모리 장치를 작동시키는 방법
KR101125947B1 (ko) 상태 레지스터들의 동시 판독
US8355288B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
US7230876B2 (en) Register read for volatile memory
US7551502B2 (en) Semiconductor device
KR20060113564A (ko) 최적화된 전력 소비를 갖는 재생 회로
US6563757B2 (en) Semiconductor memory device
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US9418711B2 (en) Semiconductor memory device having main word lines and sub-word lines
US7266032B2 (en) Memory device having low Vpp current consumption
TW584857B (en) Semiconductor memory
US11776612B2 (en) Memory with per die temperature-compensated refresh control
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
KR100897252B1 (ko) 반도체 메모리 장치
KR100543914B1 (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US6999369B2 (en) Circuit and method for refreshing memory cells of a dynamic memory
CN100452239C (zh) 半导体存储器
KR100665903B1 (ko) 반도체 메모리 장치
KR970051198A (ko) 반도체 메모리 장치
JPH01241096A (ja) 半導体メモリ
JPH04289583A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee