KR100815993B1 - 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치 - Google Patents

범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치 Download PDF

Info

Publication number
KR100815993B1
KR100815993B1 KR20057001866A KR20057001866A KR100815993B1 KR 100815993 B1 KR100815993 B1 KR 100815993B1 KR 20057001866 A KR20057001866 A KR 20057001866A KR 20057001866 A KR20057001866 A KR 20057001866A KR 100815993 B1 KR100815993 B1 KR 100815993B1
Authority
KR
South Korea
Prior art keywords
ended
input
output
signal
receiver
Prior art date
Application number
KR20057001866A
Other languages
English (en)
Other versions
KR20050048595A (ko
Inventor
튜샤르케이 조헬
Original Assignee
테라딘 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라딘 인코포레이션 filed Critical 테라딘 인코포레이션
Publication of KR20050048595A publication Critical patent/KR20050048595A/ko
Application granted granted Critical
Publication of KR100815993B1 publication Critical patent/KR100815993B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Information Transfer Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Small-Scale Networks (AREA)

Abstract

다양한 종류의 디지털 버스들의 테스트에 용이하게 적용가능한, 버스 테스트 장비의 인터페이스를 제공한다. 상기 인터페이스는 한쌍의 송신라인과 한쌍의 수신라인을 포함한다. 송신기는 싱글엔디드신호 또는 차동신호 어느 쪽이라도 송신하도록 조절할 수 있다. 적어도 하나 이상의 수신기회로는 수신라인 또는 송신라인 어느 쪽을 통해서라도 싱글엔디드 신호 또는 차동신호를 수신할 수 있도록 조절할 수 있다. 상기 인터페이스는 싱글엔디드 및 차동 버스 뿐 아니라, 단방향 및 양방향 통신을 지원하는 버스들을 테스트할 수 있다.

Description

범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치{FLEXIBLE INTERFACE FOR UNIVERSAL BUS TEST INSTRUMENT}
본 발명은 전자 장치들 및 버스들(busses)의 테스트를 위한 장비에 관한 것으로, 특히 광범위한 버스 인터페이스 사양을 포괄하는 전자 장치 및 디지털 버스의 테스트에 적용할 수 있는 테스트 장비에 관한 것이다.
군사 분야 및 상업 분야에서는 전자 시스템들을 제어하기 위해 디지털 버스를 활용하는 것이 보통이다. 응용제품마다 서로 다른 종류의 버스들이 사용된다. 예를 들어, 상업용 항공기들은 항공전자시스템을 위해 대개 ARINC 429 버스를 사용하는 반면에, 군사 분야에서는 항공기와 무장 시스템의 제어를 위해 대개 MIL-STD-1553 버스를 사용한다. 상업용 분야에서는 또 컴퓨터 응용제품에 RS-232 버스를 사용한다. 게다가, 몇몇 군사 분야 및 상업 분야에서는 자체 사용 시스템의 서로 다른 제품들 사이의 통신을 위해 종종 자체 인터페이스 사양과 프로토콜을 가지는 맞춤형 버스를 개발하기도 한다.
디지털 버스 장치 제조사들은 종종 자동화된 테스트 장비(Automatic test equipment)를 이용해서 장비의 성능을 검증한다. 보통, 이런 테스트 장비는 특정한 형태의 버스를 위해 특화되도록 설계된다. 예를 들어, 특화된 ARINC 429 테스트 장비들이 ARINC 429 장치들을 테스트하는데 사용되고, 특화된 MIL-STD-1553 테스트 장비들이 1553 장치들을 테스트하는데 사용된다. 자체적인 버스 장치 제조사들은 자사의 맞춤형 버스 장치를 테스트하기 위해 맞춤형 테스트 장비를 개발하곤 한다. 또는, 일반용 디지털 테스트 장비를 자사의 특정한 테스트 요구 수준에 맞춰 개조할 수도 있다.
버스 테스트 장비를 특화하는 것은 부분적으로는 서로 다른 버스 형태에 대해 인터페이스 사양이 폭넓게 변하기 때문이다. 서로 다른 버스들은 서로 다른 주파수와 에지 속도(edge speed) 및/또는 전압 레벨에서 동작할 수 있다. 버스들은 단방향이거나 양방향 버스가 될 수 있고, 단일 입력이거나 차동입력을 가질 수도 있다. 어떤 버스들은 핸드쉐이킹 기법을 사용하거나 클럭을 사용하는데, 또 다른 버스들은 그렇지 않다.
이런 차이들에도 불구하고, 디지털 버스들에 의한 테스트 문제들은 서로 다른 형태의 버스들을 통틀어 근본적으로 유사하다는 점과, 제조사들이 버스 테스트에 있어서 좀더 일반적인 접근을 통해 혜택을 받게 될 것이라는 점을 인식해 왔다.
본 발명의 목적은 서로 다른 형태의 디지털 버스 장치에 대한 테스트에 용이하게 적용할 수 있는 하드웨어 인터페이스를 제공하는 것이다.
본 발명의 다른 목적은 송신라인들과 수신라인들을 가지는 디지털 버스 테스트 장치들을 위한 플렉시블 인터페이스를 제공하는 것이다. 송신기 회로는 싱글엔 디드 신호 또는 차동신호 어느 쪽이라도 전송선들을 통해 송신할 수 있고, 적어도 하나의 수신기 회로는 (수신라인 또는 송신라인 어느 쪽에서라도) 싱글엔디드 신호 또는 차동신호를 수신할 수 있도록 적용할 수 있다. 상기 인터페이스는 단방향 및 양방향 통신을 지원하는 버스를 테스트할 수 있다.
본 발명의 목적을 달성하기 위한 서로 다른 인터페이스 사양을 가지는 복수의 디지털 버스들의 테스트 장비에 사용되는 플렉시블 인터페이스 장치는, 제1송신노드 및 제2송신노드; 제1수신노드 및 제2수신노드; 상기 제1송신노드와 결합되는 출력을 갖도록 구성된 제1싱글엔디드송신기; 상기 제2송신노드와 결합되는 출력을 갖도록 구성된 제2싱글엔디드송신기; 상기 제1수신노드 또는 상기 제1싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제1싱글엔디드수신기; 상기 제2수신노드 또는 상기 제2싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제2싱글엔디드수신기; 및 제1입력 및 제2입력을 가지며, 상기 제1입력은 상기 제1싱글엔디드수신기의 입력과 결합되고, 상기 제2입력은 상기 제2싱글엔디드수신기의 입력과 결합되도록 구성된 차동수신기를 포함한다.
본 발명의 목적을 달성하기 위한 복수의 디지털 버스 형태들에 대한 테스트 장치를 위한 플렉시블 인터페이스 장치는, 제1송신노드 및 제2송신노드; 제1수신노드 및 제2수신노드; 각각 출력을 가지고 있고, 상기 각 출력은 각각 상기 제1송신노드 및 제2송신노드에 결합되도록 구성된 제1싱글엔디드구동기 및 제2싱글엔디드구동기; 및 제1 입력 및 제2 입력을 가지며, 상기 제1입력은 상기 제1송신노드 및 제2송신노드 중 적어도 하나와 결합되고, 상기 제2입력은 상기 제1수신노드 및 제2수신노드 중 적어도 하나와 결합되도록 구성되고, i)상기 제1입력과 결합되는 입력을 갖도록 구성된 제1싱글엔디드비교기, ii) 상기 제2입력과 결합되는 입력을 갖도록 구성된 제2싱글엔디드비교기 및 iii) 상기 제1입력과 결합되는 제1차동입력을 가지며, 상기 제2입력과 결합되는 제2차동입력을 갖도록 구성된 차동비교기를 포함하는 적어도 하나의 수신기회로를 포함한다. 상기 플렉시블 인터페이스 장치는 상대적으로 대규모인 인터페이스 장치의 제1부분을 이루고, 상기 상대적으로 대규모인 인터페이스 장치는 상기 제1부분과 본질적으로 유사한 제2부분 및 제3부분을 포함할 수 있다. 상기 상대적으로 대규모인 인터페이스 장치의 상기 제1부분, 상기 제2부분 및 상기 제3부분의 송신노드들 및 수신노드들은 단일커넥터모듈을 통해 테스트 대상 장치와 결합될 수 있다.
또한, 본 발명의 목적을 달성하기 위한 복수의 디지털 버스들의 테스트 장치들에 사용되는 플렉시블 인터페이스 장치는, 제1송신노드 및 제2송신노드; 제1수신노드 및 제2수신노드; 각각 하나의 출력을 가지며, 상기 각 출력들이 각각 제1송신노드 및 제2송신노드에 결합되도록 구성된 제1싱글엔디드구동기 및 제2싱글엔디드구동기; 제1 입력 및 제2 입력을 가지며, 상기 제1입력 및 상기 제2입력이 각각 상기 제1송신노드 및 상기 제2송신노드와 결합되도록 구성된 제1수신기회로; 및 제1 입력 및 제2 입력을 가지며, 상기 제1입력 및 상기 제2입력이 각각 상기 제1수신노드 및 상기 제2수신노드와 결합되도록 구성된 제2수신기회로를 포함하되, 상기 제1 및 제2 수신기 회로는 각각 해당 수신기회로의 제1입력에 결합되는 입력 을 갖도록 구성된 제1싱글엔디드비교기; 해당 수신기회로의 제2입력에 결합되는 입력을 갖도록 구성된 제2싱글엔드비교기; 및 해당 수신기회로의 제1입력에 결합되는 제1차동입력을 가지며, 해당 수신기회로의 제2입력에 결합되는 제2차동입력을 갖도록 구성된 제1차동비교기를 포함한다.
또한, 본 발명의 목적을 달성하기 위한 복수의 디지털 버스들을 사용하는 장치들간 인터페이싱하는 인터페이스 방법은, 상기 장치의 신호가 차동 통신을 지원하는지와 싱글엔디드 통신을 지원하는지 여부를 판단하는 단계; 상기 장치의 신호가 차동 통신을 지원한다고 판단되는 경우에 한 쌍의 싱글엔디드구동기를 차동구동하여 제1송신라인 및 제2송신라인을 따라 반대의 위상을 가진 신호들을 생성하는 단계; 상기 장치의 신호가 싱글엔디드 통신을 지원한다고 판단되는 경우에 상기 한 쌍의 싱글엔디드구동기 중 적어도 하나를 상기 제1송신라인 및 제2송신라인 중 적어도 하나를 따라 싱글엔디드 구동하는 단계; 상기 장치의 신호가 단방향 통신을 지원하는지와 양방향 통신을 지원하는지 여부를 판단하는 단계; 상기 장치의 신호가 단방향 통신을 지원한다고 판단되는 경우에 제1수신라인 및 제2수신라인 중 적어도 하나로부터 데이터를 수신하는 단계; 및 상기 장치의 신호가 양방향 통신을 지원한다고 판단되는 경우에 상기 제1송신라인 및 상기 제2송신라인 중 적어도 하나로부터 데이터를 수신하는 단계를 포함한다.
또한, 본 발명의 목적을 달성하기 위한 복수의 디지털 버스를 통해 통신하는 장치들을 테스트하는 플렉시블 테스트 장비의 구동 방법은, 테스트 대상 장치의 신호가 차동 통신을 지원하는지와 싱글엔디드 통신을 지원하는지 판단하는 단계; 상 기 테스트 대상 장치의 신호가 차동 통신을 지원하는 경우 상기 차동 통신을 지원하는 신호와 차동 통신할 수 있도록 상기 테스트 장비를 구성하는 단계; 상기 테스트 대상 장치의 신호가 싱글엔디드 통신을 지원하는 경우 상기 싱글엔디드 통신을 지원하는 신호와 싱글엔디드 통신할 수 있도록 상기 테스트 장비를 구성하는 단계; 상기 테스트 대상 장치의 신호가 단방향 통신을 지원하는지와 양방향 통신을 지원하는지 판단하는 단계; 상기 테스트 대상 장치의 신호가 단방향 통신을 지원하는 경우 상기 단방향 통신을 지원하는 신호와 단방향 통신할 수 있도록 상기 테스트 장비를 구성하는 단계; 및 상기 테스트 대상 장치의 신호가 양방향 통신을 지원하는 경우 상기 양방향 통신을 지원하는 신호와 상기 양방향 통신할 수 있도록 상기 테스트 장비를 구성하는 단계를 포함한다.
또한, 본 발명의 목적을 달성하기 위한 복수 종류의 버스들을 갖는 테스트 장치들을 테스트하는 버스 테스트 장비는, 테스트 대상 장치와 상기 버스 테스트 장비간의 연결을 설정하는 입출력 커넥터; 및 신호들을 싱글엔디드 또는 차동으로 전송하도록 하거나, 신호들을 단방향 또는 양방향으로 통신하도록 프로그램으로 구성 가능한 플렉시블 인터페이스 회로를 포함한다.
도 1은 본 발명의 일 실시예에 따른 다양한 디지털 버스들 및 장치들의 테스트를 위한 플렉시블 인터페이스(flexible interface) 회로의 개략도이다.
도 2는 도 1의 송신 회로에 대한 상세도이다.
도 3은 도 1의 수신 회로에 대한 상세도이다.
도 4는 도 1의 플렉시블 인터페이스의 동작 과정을 보여주는 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 플렉시블 인터페이스 회로의 개략도이다.
이하 본 발명의 실시예를 첨부 도면과 함께 설명한다.
도 1은 본 발명의 일 실시예에 따른 디지털 버스 테스트를 위한 플렉시블 인터페이스 장치(100)를 보여준다.
인터페이스 장치(100)는 테스트 대상 장치(Device Under Test)와 통신하기 위해 제1 송신라인(TX0) 및 제2 송신라인(TX1)을 포함하고, 또한 제1 수신라인(RX0) 및 제2 수신라인(RX1)을 포함한다. 제1송신기(110) 및 제2송신기(112)는 각각 제1송신라인(TX0)과 제2송신라인(TX1)에 출력 신호를 제공한다.
수신기회로(114)는 제1 싱글엔디드수신기(single-ended receiver, 116), 제2 싱글엔디드수신기(118) 및 차동입력수신기(120)를 포함한다. 싱글엔디드수신기들(116 및 118)은 각자 하나의 입력을 갖으며, 상기 두개의 입력은 바람직하게는 하나의 쌍으로써 TX0 및 TX1의 쌍 또는 RX0 및 RX1의 쌍 중에 어느 한 쌍에 연결될 수 있다. 차동입력수신기(120)는 제1입력과 제2입력을 갖는데, 두 입력들은 각자 제1 싱글엔디드수신기(116)의 입력 및 제2 싱글엔디드수신기(118)의 입력에 연결되어 있다. 차동입력수신기(120)는 제1 입력 및 제2 입력간의 차동 전압차에 비례하 는 출력 신호를 발생시킨다.
송신기들(110 및 112) 및 수신기들(116, 118, 및 120)은 제어논리부(122)를 통해 구성이 변경될 수 있다. 또한, 제어논리부(122)는 수신기들(116, 118, 120)의 출력을 수신한다.
도 2는 송신기들(110, 112)의 상세한 모습을 나타낸다.
각각의 송신기는 바람직하게는 디지털-아날로그 변환기(Digital-to-Analog Converter, DAC)와 유사하게 작동하는 가변전압발생기(swing generator, 210)를 포함하며, 원하는 송신기 출력 전압값에 대한 데이터를 입력받는다. 가변전압발생기(210)는 버스 스위치 또는 이와 유사한 장치를 이용하여 기준 전압을 스위칭함으로써 구현할 수도 있다. 바람직하게는 가변전압발생기(210)는 서로 다른 적어도 세 가지의 전압 레벨을 발생시킬 수 있다.
가변전압발생기(210)의 출력은 슬루레이트조정회로(slew rate adjusting circuit, 212)와 연결되고, 슬루레이트조정회로(212)의 출력은 저이득구동기(low gain driver, 214)와 연결된다. 저이득구동기(214)는 제어신호(ENABLE)의 제어에 의한 3상태(3-statable, 다시 말해 출력이 고임피던스 상태에 놓일 수 있다)인 것이 바람직하다. 구동기의 적절한 예가 미국특허출원번호 10/113,179(발명의 명칭: "DRIVER CIRCUIT EMPLOYING HIGH-SPEED TRI-STATE FOR AUTOMATIC TEST EQUIPMENT")에 개시되어 있다.
임피던스(216)는 바람직하게는 직렬 종단(series termination)을 제공하도록 저이득구동기(214)의 출력에 대해 직렬로 연결된다. 본 실시예에서 임피던스(216) 는 3옴(Ω), 50옴, 75옴 및 100옴의 값들에서 선택할 수 있다. 다른 임피던스 값도 사용될 수 있지만, 상기 값들은 대부분의 디지털 버스들의 요구조건을 수용할 수 있다.
송신기(110 또는 112)가 동작하기 위하여 가변전압발생기(210)가 미리 지정되는 새로운 값으로 조정되면 높은 슬루레이트를 갖는 출력 계단 신호가 생성된다. 슬루레이트조정회로(212)는 원하는 슬루레이트(slew rate)를 갖는 출력 신호를 생성하기 위해 (바람직하게는 미리 프로그램하는 방식으로) 슬루레이트를 늦춘다. 저이득구동기(214)는 바람직하게는 전압이득 및 전류이득을 모두 제공하며, 증가된(boosted) 신호를 선택가능한 임피던스(216)를 통해 구동시킨다.
도 3은 도1의 수신기회로(114)의 상세도이다.
각 라인쌍(RX0/TX0 및 RX1/TX1)이 각각 싱글엔디드비교기들(322 및 326)의 입력들에 연결되어 있다. 상기 비교기들(322 및 326)은 바람직하게는 윈도우 비교기(window comparator)이며, 상기 윈도우 비교기는 입력을 제1기준치(H0 및 L0) 및 제2기준치(H1 및 L1)와 비교하여 입력신호와 기준치의 상대적인 크기를 나타내는 2비트의 출력 신호를 발생한다.
라인쌍(RX0/TX0 및 RX1/TX1)이 마찬가지로 차동비교기(120)의 입력들에도 연결되어 있는데, 상기 차동비교기(120)는 아날로그 차동증폭기(320)와 제3비교기(324)를 포함한다. 상기 차동증폭기(320)는 바람직하게는 저이득을 가지며 차동증폭기 입력 단자의 신호 레벨 차이에 비례하는 출력 신호를 생성한다. 제3비교기(324)는 바람직하게는 윈도우 비교기로서, 입력신호와 기준치(HD 및 LD)의 상대적 인 크기를 나타내는 2비트의 출력 신호를 발생한다. 따라서, 상기 차동증폭기(320)는 차동증폭기의 입력 신호들의 공통모드 전압(common-mode voltage)에 무관하게 입력 신호들 사이의 전압차를 문턱레벨(threshold levels)과 비교할 수 있다.
윈도우 비교기들(322, 324 및 326)의 출력들은 바람직하게는 제어논리부(122)로 제공된다. 제어논리부(122)는 바람직하게 비교기들(322, 324 및 326)의 출력들을 소정의 시간마다 샘플링하고, 샘플링 결과를 저장하고 외부에 보고할 수 있도록 디지털 샘플링 회로를 포함한다. 비교기들(322, 324 및 326)이 비록 윈도우 비교기이지만, 다른 형태의 비교기들도 사용될 수 있고, 각각의 입력 전압을 나타내는 출력 데이터는 다양한 개수의 비트로 제공될 수 있다.
수신기회로(114)는 바람직하게 임피던스(312) 또는 임피던스(314)와 같은 종단 임피던스를 포함한다. 상기 임피던스들은 바람직하게는 각각 스위치(311 및 313)를 통해 연결되고, 광범위한 버스 형태를 수용할 수 있도록 25옴(Ω), 37.5옴, 50옴, 75옴, 및 100옴의 값들 중에 하나를 선택할 수 있다.
본 실시예에서는 스위치(310)가 프로그램가능한 기준레벨 즉 VCOM과 임피던스(312) 및 임피던스(314) 사이의 접점간을 선택적으로 연결시킨다. 스위치(310)가 열린 때에는 수신기회로(114)의 입력은 서로 상대방의 종단(termination)을 제공한다. 스위치(310)가 닫힌 때에는 입력은 개별적으로 VCOM으로 종단(terminated)된다. 핸드쉐이킹 신호를 수신하는 경우와 같이 적응성이 덜 필요한 경우에는 단순한 저항성 부하도 VCOM, 접지전압, 또는 다른 DC 전압에 관련된 신호들의 종단저항으로 제공될 수 있다.
도 4는 인터페이스 장치(100)를 다양한 버스 형태에 대한 요구조건에 맞추기 위해서 제어논리부(122)에 의해 수행되는 프로세스를 나타낸다.
비록 도 4의 단계들이 특정한 순서로 나타나 있으나, 상기 단계들의 순서 자체는 중요하지 않으며 발명의 범위 내에서 변경될 수 있다. 예를 들어, 일부 단계들이 다른 순서로 수행될 수 있거나 일부 또는 모든 단계가 동시에 수행될 수도 있는 것이다.
단계(410)에서, 제어논리부(122)는 일련의 플래그값(flag)을 읽어들인다. 상기 플래그는 테스트 대상 장비로부터 오는 신호가 싱글엔디드 통신을 지원하는지와 차동 통신을 지원하는지를 알려주며, 또한 단방향 통신을 지원하는지 양방향 통신을 지원하는지 알려준다. 차동신호에 대해서 제어논리부(122)가 싱글엔디드 송신기들을 차동신호의 구동에 맞게 구성하는 단계가 단계(412)이다. 상기 단계(412)에서는, 두 송신기들(110 및 112)에 포함되어 있는 각각의 가변전압발생기(210)들을 프로그램하여 서로 각자에 대해 반대로 변하도록, 다시 말해 180도의 위상 관계를 갖고 변하도록 하는 준비를 수반한다.
단계(414)에서, 제어논리부(122)는 싱글엔디드비교기들(116 및 118)의 출력에 대해서가 아니라, 차동비교기(120)의 출력에 대해서 응답하도록 준비된다. 또한 제어논리부(122)는 스위치(311) 및 스위치(313)를 닫고, 스위치(310)를 열어, 각 수신라인들이 서로에 대해 종단(termination)되도록 한다.
싱글엔디드 통신을 지원하는 신호에 대해서는, 송신기들은 싱글엔디드 구동에 맞춰 구성되고 수신기들은 싱글엔디드 수신을 위해 세팅된다. 스위치(310)는 닫 히고, 수신라인들을 VCOM으로 종단한다. 스위치(111) 및 스위치(113)는 종단이 필요하지 않다면 열려있어도 무방하다.
양방향 통신을 지원하는 버스 신호에 대해서, 제어논리부(112)가 양방향 통신을 위해 인터페이스 장치(100)를 구성하는 단계가 단계(416)이다. 일 실시예의 인터페이스 장치(100)에서, 단계(416)는 스위치(124) 및 스위치(126)의 어느 하나 또는 두개 모두를 조작하여, 수신기회로(114)의 입력들을 송신라인들(TX0 및 TX1)에 연결시키는 절차를 수반한다. 이 때, 싱글엔디드 통신을 위해서는 한 개의 입력이 한 송신라인에 연결되도록 하고, 차동 통신을 위해서는 두 개의 입력이 두 송신라인에 모두 연결되도록 한다.
만약, 신호가 단방향 통신을 지원하는 것이라면, 제어논리부(112)는 인터페이스 장치(100)를 단방향 통신에 맞게 구성한다. 일 실시예의 인터페이스 장치(100)에서, 단계(416)는 스위치(124) 및 스위치(126)의 어느 하나 또는 두개 모두를 조작하여, 수신기회로(114)의 입력들을 수신라인들(RX0 및 RX1)에 연결시키는 절차를 수반한다. 이 때, 싱글엔디드 통신을 위해서는 한 개의 입력이 한 수신라인에 연결되도록 하고, 차동 통신을 위해서는 두개의 입력이 두 수신라인에 모두 연결되도록 한다.
단계(420)에서는, 가변전압발생기(210)를 위한 전압이 프로그램되며, 송신 슬루레이트, VCOM(필요시에) 및 수신기회로(114)를 위한 문턱값들도 마찬가지로 프로그램된다. 송신기들 및 수신기들을 위한 종단 임피던스 값들은 단계(422)에서 선택된다.
주지하다시피, 디지털 버스는 데이터 라인과 더불어 종종 핸드쉐이킹 라인, 클럭 라인 등과 같은 제어라인을 필요로 한다. 인터페이스 장치(100)는 바람직하게는 상기의 특별한 목적의 신호들을 수용할 수 있다. 데이터 또는 제어라인은 송신라인(TX0 또는 TX1)을 이용해서 송신하거나, 수신라인(RX0 또는 RX1)을 이용해서 수신할 수 있다. 양방향 버스라면, 데이터 또는 제어 라인들은 송신라인(TX 또는 TX1)을 통해 송신 또는 수신할 수 있다.
본 실시예에서는, 상기 플렉시블 인터페이스 장치(100)는, 다양한 버스 형태와 디지털 신호를 테스트하는데 적응할 수 있는(adaptable) 버스 테스트 장비의 신호 인터페이스의 일부이기도 하다. 상기 버스 테스트 장비는 바람직하게 자동화된 테스트 시스템의 한 모듈일 수 있다. 상기 모듈은 예를 들면 VXI 카드 케이지(VXI card cage)와 같은 카드 케이지에 꽂아 쓸 수 있는 것을 말한다. 상기 버스 테스트 장비는 예를 들어 주컴퓨터에서 동작하는 테스트 프로그램과 같은 소프트웨어로 제어가 가능하다. 그러나, 상기 플렉시블 인터페이스 장치는 어떤 테스트 시스템 내의 한 장비로 사용되는 데에 한정되지 않으며, 그 밖의 테스트 회로나, 여러 형식의 버스들 또는 여러 형식의 디지털 신호들을 인터페이싱하는 다른 회로에도 역시 사용될 수 있다.
본 발명의 바람직한 실시예는 주로 직렬 버스를 테스트하는데 집중하고 있다. 서로 다른 직렬 버스들을 필요로 하는 많은 신호들을 수용해야 할 때에는 복수개의 인터페이스 장치(100)들을 사용할 수 있다. 어떤 직렬 버스들은 복수개의 비트로 이루어진 데이터를 필요로 하며, 어떤 직렬 버스들은 복수개의 제어 라인을 필요로 한다. 세 개의 인터페이스 장치(100)라면 거의 대부분의 직렬 장치들을 테스트하는데 일반적으로 충분한 것을 알 수 있었다. 세 개의 인터페이스 장치(100)를 한 그룹으로 보았을 때, 복수개의 인터페이스 그룹들을 함께 사용하여, 2개 이상의 송신라인 또는 2개 이상의 수신라인을 필요로 하는 버스들을 테스트하는데 사용할 수 있다. 바람직한 실시예에서는 3개의 인터페이스 장치로 이뤄진 인터페이스 그룹 4개가 복수개의 장비를 테스트하는데 제공된다.
인터페이스 그룹의 각각의 입출력(I/O)은 하나의 싱글 버스 장비(single bus device)에 연결하기 위한 하나의 싱글 입출력 커넥터를 통해 이뤄진다. 바람직한 실시예에서는, 3개 인터페이스 장치로 된 각 그룹의 입출력은 하나의 26핀 디-서브 커넥터(single 26-pin D-Sub connector)를 통해 제공되고, 전체적인 버스 테스트 장비는 전면 패널부에 4개의 상기 입출력 커넥터를 포함한다.
본 발명에 따르는 인터페이스 장치의 한 가지 장점은 광범위한 종류의 버스들을 수용하면서도 커넥터가 차지하는 공간은 거의 필요하지 않다는 점이다. 이로써, 동종의 다른 인터페이스를 위한, 또는 테스트 시스템 내의 다른 장비들을 위한 공간을 넓힐 수 있다. 또한, 상기 인터페이스 장치는 회로 보드 면적도 거의 필요로 하지 않으므로 다른 기능을 위한 공간을 제공할 수도 있다.
지금까지 설명한 실시예외에도 다양한 실시예와 변경이 가능하다. 도 5는 플렉시블 인터페이스의 다른 실시예를 나타낸다.
인터페이스 장치(500)는 인터페이스 장치(100)와 같은 수의 입출력 커넥터(I/O connector)를 가지고 있다. 그러나, 인터페이스 장치(500)는 2조의 수신기회 로 회로를 제공한다는 점에서 다르다. 상기 2조의 수신기회로 중 양방향수신기회로(514)는 양방향 통신을 위한 것이고, 단방향수신기회로(524)는 단방향 통신을 위한 것이다. 따라서, 인터페이스 장치(500)는 인터페이스 장치(100)의 기능을 전부 보유하면서도 스위치(124) 및 스위치(126)를 제거하였다.
상기 인터페이스 장치(500) 3개가 1개 그룹을 이루는 경우에(물론, 그룹 당 더 많은 개수의 인터페이스 장치가 쓰일 수 있다) 각 그룹은 서로 동일할 수도 있으나, 반드시 동일할 필요는 없다. 예를 들어, 하나 이상의 그룹으로 핸드쉐이킹 신호들을 송신하거나 수신하는데 전용할 수도 있다. 상기 그룹은 다른 경우에 비해서 낮은 적응성을 가진 더 단순한 회로를 포함할 수 있는데, 그럼으로써 효율에 심한 타격이 없이 비용절감을 이룰 수 있다.
또한, 발명의 상세한 설명에서 주로 직렬 버스 응용 제품(MIL-STD-1553, ARINC 429, RS-232)에 대해 다루고 있으나, 상기 플렉시블 인터페이스와 그 방법은 역시 병렬 버스 시스템이나 그 밖의 디지털 신호를 이용한 제품에도 적용할 수 있다. 예를 들어, 병렬 버스 시스템을 사용한 제품에 대해서는, 3개 이상의 상기 플렉시블 인터페이스를 1개 그룹으로 하여, 많은 수의 데이터 비트를 동시에 수용하는데 사용할 수 있다. 또한 많은 수의 단자를 가진 입출력 커넥터를 사용할 수 있다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 따른 플렉시블 인터페이스 장치 및 방법은 송신라인들과 수신라인들을 가지는 디지털 버스 테스트 장치들을 위한 인터페이스를 제공한다. 그 결과, 서로 다른 형태의 디지털 버스 장치에 대한 테스트에 용이하게 적용할 수 있다.
또한, 송신기 회로는 싱글엔디드 신호 또는 차동신호 어느 쪽이라도 전송선들을 통해 송신할 수 있고, 적어도 하나의 수신기 회로는 수신라인 또는 송신라인 어느 쪽에서라도 싱글엔디드 신호 또는 차동신호를 수신할 수 있도록 적용할 수 있다.
또한, 단방향 및 양방향 통신을 지원하는 버스를 테스트할 수 있다.

Claims (20)

  1. 서로 다른 인터페이스 사양을 가지는 복수의 디지털 버스들의 테스트 장비에 사용되는 플렉시블 인터페이스 장치는,
    제1송신노드 및 제2송신노드;
    제1수신노드 및 제2수신노드;
    상기 제1송신노드와 결합되는 출력을 갖도록 구성된 제1싱글엔디드송신기;
    상기 제2송신노드와 결합되는 출력을 갖도록 구성된 제2싱글엔디드송신기;
    상기 제1수신노드 또는 상기 제1싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제1싱글엔디드수신기;
    상기 제2수신노드 또는 상기 제2싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제2싱글엔디드수신기; 및
    제1입력 및 제2입력을 가지며, 상기 제1입력은 상기 제1싱글엔디드수신기의 입력과 결합되고, 상기 제2입력은 상기 제2싱글엔디드수신기의 입력과 결합되도록 구성된 차동수신기를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  2. 제 1 항에 있어서, 상기 제1싱글엔디드수신기는 상기 제1수신노드 및 상기 제1싱글엔디드송신기의 출력 중 어느 하나와 제1스위치를 통해 결합되도록 구성되 고, 상기 제2싱글엔디드수신기는 상기 제2수신노드 및 상기 제2싱글엔디드송신기의 출력 중 어느 하나와 제2스위치를 통해 결합되도록 구성된 것을 특징으로 하는 플렉시블 인터페이스 장치.
  3. 제 1 항에 있어서, 상기 제1싱글엔디드송신기 및 상기 제2싱글엔디드송신기는 3상태(3-statable)인 것을 특징으로 하는 플렉시블 인터페이스 장치.
  4. 삭제
  5. 제 1 항에 있어서, 상기 제1싱글엔디드송신기 및 상기 제2싱글엔디드송신기는 각각
    입력 데이터를 수신하기 위한 입력; 및
    각각의 상기 싱글엔디드송신기들마다 소정의 출력 신호에 비례하는 출력 신호를 발생시키는 출력을 갖도록 구성된 가변전압발생기를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  6. 제 1 항에 있어서, 상기 제1싱글엔디드송신기 및 상기 제2싱글엔디드송신기는 각각 슬루레이트조정회로를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  7. 삭제
  8. 제 1 항에 있어서, 상기 제1싱글엔디드송신기 및 상기 제2싱글엔디드송신기는 선택가능한 임피던스 값을 가지는 출력 임피던스를 갖도록 구성된 것을 특징으로 하는 플렉시블 인터페이스 장치.
  9. 제 1 항에 있어서, 상기 제1싱글엔디드송신기 및 상기 제2싱글엔디드송신기는 각각
    입력 데이터를 수신하기 위한 입력 및 각각의 상기 싱글엔디드송신기들마다 소정의 출력 신호에 비례하는 출력 신호를 발생시키는 출력을 가지는 가변전압발생기;
    입력 및 출력을 가지며, 상기 입력은 상기 가변전압발생기의 출력과 결합되는 슬루레이트조정회로;
    입력 및 출력을 가지며, 상기 입력은 상기 슬루레이트조정회로의 출력과 결합되는 3상태버퍼; 및
    직렬로 구성된 가변 종단 임피던스를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  10. 제 1 항에 있어서, 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기는 테스트 대상 장치로부터 수신된 신호를 제1문턱레벨 및 제2문턱레벨에 비교하도록 구성된 윈도우비교기를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  11. 제 1 항에 있어서, 상기 차동수신기는
    제1 입력, 제2 입력 및 출력을 가지며, 상기 제1입력과 상기 제2입력은 각각 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기의 입력들과 연결되고, 상기 출력은 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기의 입력들간의 신호 레벨의 차이에 비례하는 출력 신호를 제공하는 아날로그차동증폭기; 및
    상기 아날로그차동증폭기의 출력을 입력으로 가지며, 상기 아날로그차동증폭기의 출력을 제1문턱레벨 및 제2문턱레벨에 비교하도록 구성된 윈도우비교기를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  12. 제 1 항에 있어서, 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기 각각은 임피던스값을 선택할 수 있는 종단 임피던스를 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  13. 제 12 항에 있어서, 상기 종단 임피던스는 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기의 입력들이 서로에게 종단을 제공하도록 구성된 것을 특징으로 하는 플렉시블 인터페이스 장치.
  14. 제 12 항에 있어서, 상기 종단 임피던스는 조절 가능한 직류 기준 전압이 상기 제1싱글엔디드수신기 및 상기 제2싱글엔디드수신기의 입력들의 종단을 제공하도록 구성된 것을 특징으로 하는 플렉시블 인터페이스 장치.
  15. 제 1 항에 있어서, 상기 플렉시블 인터페이스 장치는 인터페이스 그룹의 제1부분을 이루고, 상기 인터페이스 그룹은 상기 제1부분과 동일한 제2부분 및 제3부분을 포함하는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  16. 제 15 항에 있어서, 상기 인터페이스 그룹의 상기 제1부분, 상기 제2부분 및 상기 제3부분의 송신노드들 및 수신노드들은 단일커넥터모듈을 통해 테스트 대상 장치와 결합되도록 구성되는 것을 특징으로 하는 플렉시블 인터페이스 장치.
  17. 삭제
  18. 복수의 디지털 버스들을 사용하는 장치들간 인터페이싱하는 인터페이스 방법은,
    상기 장치의 신호가 차동 통신을 지원하는지와 싱글엔디드 통신을 지원하는지 여부를 판단하는 단계;
    상기 장치의 신호가 차동 통신을 지원한다고 판단되는 경우에 한 쌍의 싱글엔디드구동기를 차동구동하여 제1송신라인 및 제2송신라인을 따라 반대의 위상을 가진 신호들을 생성하는 단계;
    상기 장치의 신호가 싱글엔디드 통신을 지원한다고 판단되는 경우에 상기 한 쌍의 싱글엔디드구동기 중 적어도 하나를 상기 제1송신라인 및 제2송신라인 중 적어도 하나를 따라 싱글엔디드 구동하는 단계;
    상기 장치의 신호가 단방향 통신을 지원하는지와 양방향 통신을 지원하는지 여부를 판단하는 단계;
    상기 장치의 신호가 단방향 통신을 지원한다고 판단되는 경우에, 한 쌍의 싱글엔디드수신기의 입력을 각각 제1수신라인 및 제2수신라인에 연결하여 상기 제1수신라인 및 상기 제2수신라인 중 적어도 하나로부터 데이터를 수신하는 단계; 및
    상기 장치의 신호가 양방향 통신을 지원한다고 판단되는 경우에, 상기 한 쌍의 싱글엔디드수신기의 입력을 각각 상기 제1송신라인 및 상기 제2송신라인에 연결하여 상기 제1송신라인 및 상기 제2송신라인 중 적어도 하나로부터 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 인터페이싱 방법.
  19. 복수의 디지털 버스를 통해 통신하는 장치들을 테스트하는 플렉시블 테스트 장비의 구동 방법은,
    테스트 대상 장치의 신호가 차동 통신을 지원하는지와 싱글엔디드 통신을 지원하는지 판단하는 단계;
    상기 테스트 대상 장치의 신호가 차동 통신을 지원하는 경우 상기 차동 통신을 지원하는 신호와 차동 통신할 수 있도록 상기 테스트 장비를 구성하는 단계;
    상기 테스트 대상 장치의 신호가 싱글엔디드 통신을 지원하는 경우 상기 싱글엔디드 통신을 지원하는 신호와 싱글엔디드 통신할 수 있도록 상기 테스트 장비를 구성하는 단계;
    상기 테스트 대상 장치의 신호가 단방향 통신을 지원하는지와 양방향 통신을 지원하는지 판단하는 단계;
    상기 테스트 대상 장치의 신호가 단방향 통신을 지원하는 경우 상기 단방향 통신을 지원하는 신호와 단방향 통신할 수 있도록 상기 테스트 장비를 구성하는 단계; 및
    상기 테스트 대상 장치의 신호가 양방향 통신을 지원하는 경우 상기 양방향 통신을 지원하는 신호와 상기 양방향 통신할 수 있도록 상기 테스트 장비를 구성하는 단계를 포함하는 것을 특징으로 하는 플렉시블 테스트 장비의 구동 방법.
  20. 복수 종류의 버스들을 갖는 테스트 장치들을 테스트하는 버스 테스트 장비는
    테스트 대상 장치와 상기 버스 테스트 장비간의 연결을 설정하는 입출력 커넥터; 및
    신호들을 싱글엔디드 또는 차동으로 전송하도록 하거나, 신호들을 단방향 또는 양방향으로 통신하도록 프로그램으로 구성 가능한 플렉시블 인터페이스 회로를 포함하고,
    상기 플렉시블 인터페이스 회로는
    제1송신노드 및 제2송신노드;
    제1수신노드 및 제2수신노드;
    상기 제1송신노드와 결합되는 출력을 갖도록 구성된 제1싱글엔디드송신기;
    상기 제2송신노드와 결합되는 출력을 갖도록 구성된 제2싱글엔디드송신기;
    상기 제1수신노드 또는 상기 제1싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제1싱글엔디드수신기;
    상기 제2수신노드 또는 상기 제2싱글엔디드송신기의 출력 중 어느 하나와 선택적으로 결합할 수 있는 입력을 갖도록 구성된 제2싱글엔디드수신기; 및
    제1입력 및 제2입력을 가지며, 상기 제1입력은 상기 제1싱글엔디드수신기의 입력과 결합되고, 상기 제2입력은 상기 제2싱글엔디드수신기의 입력과 결합되도록 구성된 차동수신기를 포함하는 것을 특징으로 하는 버스 테스트 장비.
KR20057001866A 2002-08-01 2003-07-17 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치 KR100815993B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40044402P 2002-08-01 2002-08-01
US60/400,444 2002-08-01
US10/317,310 2002-12-12
US10/317,310 US6894505B2 (en) 2002-08-01 2002-12-12 Flexible interface for universal bus test instrument

Publications (2)

Publication Number Publication Date
KR20050048595A KR20050048595A (ko) 2005-05-24
KR100815993B1 true KR100815993B1 (ko) 2008-03-21

Family

ID=31498178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20057001866A KR100815993B1 (ko) 2002-08-01 2003-07-17 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치

Country Status (13)

Country Link
US (2) US6894505B2 (ko)
EP (1) EP1525532B1 (ko)
JP (1) JP4121498B2 (ko)
KR (1) KR100815993B1 (ko)
CN (1) CN100568208C (ko)
AU (1) AU2003259142A1 (ko)
BR (1) BR0313361A (ko)
CA (1) CA2494082A1 (ko)
DE (1) DE60323504D1 (ko)
IL (2) IL166604A0 (ko)
MY (1) MY125841A (ko)
TW (1) TWI276824B (ko)
WO (1) WO2004013758A2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702293B2 (en) * 2001-11-02 2010-04-20 Nokia Corporation Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
US7801702B2 (en) * 2004-02-12 2010-09-21 Lockheed Martin Corporation Enhanced diagnostic fault detection and isolation
US20050223288A1 (en) * 2004-02-12 2005-10-06 Lockheed Martin Corporation Diagnostic fault detection and isolation
US20060120181A1 (en) * 2004-10-05 2006-06-08 Lockheed Martin Corp. Fault detection and isolation with analysis of built-in-test results
US20060085692A1 (en) * 2004-10-06 2006-04-20 Lockheed Martin Corp. Bus fault detection and isolation
US7243176B2 (en) * 2004-11-05 2007-07-10 Intel Corporation Method and apparatus for power efficient and scalable memory interface
US20080052281A1 (en) * 2006-08-23 2008-02-28 Lockheed Martin Corporation Database insertion and retrieval system and method
US7395479B2 (en) * 2004-12-30 2008-07-01 Teradyne, Inc. Over-voltage test for automatic test equipment
US7427025B2 (en) * 2005-07-08 2008-09-23 Lockheed Marlin Corp. Automated postal voting system and method
US7279908B2 (en) * 2005-12-06 2007-10-09 Honeywell International Inc. Dynamically switched line and fault detection for differential signaling systems
JP4980375B2 (ja) * 2006-02-01 2012-07-18 ジーイー・アビエイション・システムズ・エルエルシー 線形トポロジに限定されたバスを他のトポロジに拡張可能にするシステム及び方法
US7765356B2 (en) 2006-04-11 2010-07-27 Raytheon Company System for modifying data in a bus buffer
JP4886435B2 (ja) * 2006-09-05 2012-02-29 株式会社東芝 差動信号振幅の自動調整回路
US20080133799A1 (en) * 2006-11-28 2008-06-05 Nokia Corporation Control and slow data transmission method for serial interface
KR100846967B1 (ko) * 2007-04-02 2008-07-17 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR20080089867A (ko) * 2007-04-02 2008-10-08 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US7684904B2 (en) * 2007-06-27 2010-03-23 Arinc Incorporated Systems and methods for communication, navigation, surveillance and sensor system integration in a vehicle
US8745337B2 (en) * 2007-12-31 2014-06-03 Teradyne, Inc. Apparatus and method for controlling memory overrun
JP2011019189A (ja) * 2009-07-10 2011-01-27 Fujitsu Semiconductor Ltd 半導体集積回路
US8884633B2 (en) * 2010-03-04 2014-11-11 Franklin Sensors Inc. Obscured feature detector with pattern matching
US8593163B2 (en) * 2010-03-04 2013-11-26 Franklin Sensors, Inc. Surface-conforming obscured feature detector
CN101833063B (zh) * 2010-04-26 2012-07-04 广州市广晟微电子有限公司 对spi控制芯片进行测试的方法及装置
US8581600B2 (en) * 2010-12-14 2013-11-12 Hewlett-Packard Development Company, L.P. Electrical connectivity test apparatus and methods
JP5659799B2 (ja) * 2011-01-06 2015-01-28 富士ゼロックス株式会社 送受信装置及び信号伝送装置
CN102288896A (zh) * 2011-05-17 2011-12-21 上海华岭集成电路技术股份有限公司 高速通信总线芯片端口特性测试方法
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
US8988081B2 (en) 2011-11-01 2015-03-24 Teradyne, Inc. Determining propagation delay
US9946680B2 (en) * 2012-10-05 2018-04-17 Analog Devices, Inc. Peripheral device diagnostics and control over a two-wire communication bus
US8898227B1 (en) * 2013-05-10 2014-11-25 Owl Computing Technologies, Inc. NFS storage via multiple one-way data links
US9214939B2 (en) * 2013-12-02 2015-12-15 Texas Instruments Deutschland Gmbh Adaptive bus termination apparatus and methods
CN105785833A (zh) * 2014-12-17 2016-07-20 中车大连电力牵引研发中心有限公司 用于轨道车辆的总线分析设备及系统
CN105425767B (zh) * 2015-11-04 2018-05-18 中国直升机设计研究所 一种维护设备自动识别不同待测机型的方法
DE202016105593U1 (de) 2016-10-07 2016-11-03 Dspace Digital Signal Processing And Control Engineering Gmbh Modul zur Aufnahme asymmetrischer und symmetrischer Signale
US10523316B2 (en) 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
US10404364B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Switch matrix system
US10715250B2 (en) * 2017-05-01 2020-07-14 Teradyne, Inc. Calibrating non-linear data
US10404363B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Optical pin electronics
US10564219B2 (en) 2017-07-27 2020-02-18 Teradyne, Inc. Time-aligning communication channels
CN108845244B (zh) * 2018-06-28 2024-06-11 北京汉能光伏投资有限公司 一种电路检测方法及装置
US11408927B2 (en) 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
US11159248B2 (en) 2019-12-18 2021-10-26 Teradyne, Inc. Optical receiving device
CN111114826B (zh) * 2019-12-27 2023-03-14 中国航空工业集团公司沈阳飞机设计研究所 一种分布式火控系统机上控制电路检测装置
US11899056B2 (en) 2022-03-04 2024-02-13 Teradyne, Inc. Communicating using contactless coupling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243776B1 (en) 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5333194A (en) * 1990-10-15 1994-07-26 Glenayre Electronics, Inc. Autoequalizing bidirectional-to-unidirectional hybrid network
US5715409A (en) * 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
US5929655A (en) * 1997-03-25 1999-07-27 Adaptec, Inc. Dual-purpose I/O circuit in a combined LINK/PHY integrated circuit
US6232759B1 (en) * 1999-10-21 2001-05-15 Credence Systems Corporation Linear ramping digital-to-analog converter for integrated circuit tester
US6563298B1 (en) * 2000-08-15 2003-05-13 Ltx Corporation Separating device response signals from composite signals
US7017087B2 (en) * 2000-12-29 2006-03-21 Teradyne, Inc. Enhanced loopback testing of serial devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243776B1 (en) 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus

Also Published As

Publication number Publication date
US7420375B2 (en) 2008-09-02
BR0313361A (pt) 2005-07-12
KR20050048595A (ko) 2005-05-24
JP4121498B2 (ja) 2008-07-23
TW200403446A (en) 2004-03-01
WO2004013758A3 (en) 2004-06-03
CA2494082A1 (en) 2004-02-12
IL166604A0 (en) 2006-01-15
US20040056666A1 (en) 2004-03-25
US20050193275A1 (en) 2005-09-01
JP2005535035A (ja) 2005-11-17
AU2003259142A8 (en) 2004-02-23
EP1525532A2 (en) 2005-04-27
EP1525532B1 (en) 2008-09-10
CN1682203A (zh) 2005-10-12
CN100568208C (zh) 2009-12-09
AU2003259142A1 (en) 2004-02-23
TWI276824B (en) 2007-03-21
IL166604A (en) 2012-03-29
DE60323504D1 (de) 2008-10-23
WO2004013758A2 (en) 2004-02-12
US6894505B2 (en) 2005-05-17
MY125841A (en) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100815993B1 (ko) 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치
US5553250A (en) Bus terminating circuit
US6453374B1 (en) Data bus
US7557633B2 (en) High speed analog envelope detector
US6191663B1 (en) Echo reduction on bit-serial, multi-drop bus
US6507225B2 (en) Current mode driver with variable equalization
US7733920B1 (en) Programmable pre-emphasis circuit for serial ATA
US20020152340A1 (en) Pseudo-differential parallel source synchronous bus
US20080301347A1 (en) Usb2.0 bi directional amplifier
WO1998028883A1 (en) Network including multi-protocol cross-connect switch
US20020078280A1 (en) Apparatus for connecting circuit modules
US6463496B1 (en) Interface for an I2C bus
US6788102B2 (en) Transmitter with active differential termination
JP2001068989A (ja) ケーブル検出機能付き入力バッファ回路
EP0952515A2 (en) Bi-directional serial video port
EP0254473B1 (en) Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus
JPH04247742A (ja) バス線終端方式
US10187229B2 (en) Bi-directional, full-duplex differential communication over a single conductor pair
CN211239686U (zh) 一种高压变频器的功率单元级数调节装置
US20040177204A1 (en) Bus interface with variable resistance coupling
CN116561035B (zh) Fpga与mipi双向通信的方法、装置及电子设备
KR950010527B1 (ko) 근거리 데이타 분배 버스 억세싱 장치
JPH11259104A (ja) プログラマブルロジックコントローラ装置
JP2000222085A (ja) 終端回路
JP2000163363A (ja) コンピュータシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee