KR950010527B1 - 근거리 데이타 분배 버스 억세싱 장치 - Google Patents

근거리 데이타 분배 버스 억세싱 장치 Download PDF

Info

Publication number
KR950010527B1
KR950010527B1 KR1019870008000A KR870008000A KR950010527B1 KR 950010527 B1 KR950010527 B1 KR 950010527B1 KR 1019870008000 A KR1019870008000 A KR 1019870008000A KR 870008000 A KR870008000 A KR 870008000A KR 950010527 B1 KR950010527 B1 KR 950010527B1
Authority
KR
South Korea
Prior art keywords
bus
data
driver
impedance
driver amplifier
Prior art date
Application number
KR1019870008000A
Other languages
English (en)
Other versions
KR880002078A (ko
Inventor
허버트 델라니 로버트
로버트 칼마네크 2세 챨스
챨스 레스트릭 3세 로버트
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 와이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/890,260 external-priority patent/US4841295A/en
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 와이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR880002078A publication Critical patent/KR880002078A/ko
Application granted granted Critical
Publication of KR950010527B1 publication Critical patent/KR950010527B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

근거리 데이타 분배 버스 억세싱 장치
제 1 도는 데이타 분배 버스와, 버스 구동기와, 인터페이스 회로와, 상기 인터페이스 회로에 접속된 관련 데이타 처리 스테이션을 포함하는 데이타 분배 시스템에 대한 블럭 개략도.
제 2 도는 제 1 도에 도시된 데이타 분배 버스의 바이어스 구동장치에 대한 개략도.
제 3 도는 데이타 분배 버스용 바이어스 구동장치의 다른 한 실시예에 대한 개략도.
제 4 도는 데이타 분배 버스용 바이어스 구동장치의 또다른 한 실시예에 대한 개략도.
* 도면의 주요부분에 대한 부호의 설명
135 : 경쟁 구동기 121 : 스테이션 인터페이스 회로
130 : 데이타 구동기/증폭기 인터페이스 유니트
214,335,414 : 데이타 구동기 증폭기 235,435 : 경쟁 구동기 증폭기
275,415 : 데이타 수신기 증폭기
본 발명은 근거리 데이타 분배 시스템에 관한 것이며, 특히 억세스 활동을 위해 경쟁하는 동안 개별 데이타 처리 스테이션에 의해 버스상의 우선 순위 코드를 최적으로 인가하기 위한 버스 중심 구조 및 데이타 분배 버스의 적정 바이어싱에 관한 것이다.
버스 중심 데이타 분배 구조에서, 다수의 데이타 처리 스테이션은 공통 데이타 분배 버스에 접속된다. 상기 분배 시스템은 통상적으로 데이타 전송 모드와 경쟁모드의 두 작동모드로 작동된다. 데이타 전송모드동안, 어떠한 특정 스테이션도 버스가 연속적으로 다른 신호 또는 논리상태로 되게 함으로써 버스상에 데이타를 전송한다. 버스의 한 단자의 단부에서 데이타 구동기는 데이타를 버스에 전송하여, 데이타 처리 스테이션중 하나에 전송되게 할 수 있다. 단 하나의 데이타 처리 스테이션이 데이타를 1회 전송할 수 있는 시스템에서, 둘 또는 그 이상의 스테이션이 버스에 동시에 억세스할 수도 있다. 경쟁 작동모드는 둘 또는 그 이상의 데이타 처리 스테이션이 버스상에 데이타를 동시에 전송하려는 시도를 할 경우 특정 스테이션 우선 순위를 부여하는데 이용된다.
경쟁 작동모드에서, 둘 또는 그 이상의 개별 데이타 처리 스테이션은 이들중 하나가 데이타 분배 버스에 억세스되도록 하기 위해 상기 데이타 분배 버스에 우선 순위 코드를 인가한다. 이러한 모드로 작동하는 동안 상기 버스는 몇몇의 예정의 제어된 기준 논리 상태로 필히 유지되어야만 한다. 예정의 제어된 기준 논리 상태는 버스의 전체 길이에 대해서 기준상태를 설정해야하고, 이와 동시에, 상기 버스에 접속된 개개의 데이타 처리 스테이션이 상기 버스에 그 우선 순위 코드를 위치시키도록 버스의 기준상태보다 우선할 수 있게 허용하며, 여기서 상기 우선순위 코드는 동시에 버스에 억세스하기 위해 경쟁하는 다른 데이타 처리 스테이션의 우선순위 코드와 비교될 수도 있다.
데이타 전송 작동모드 및 경쟁 작동모드를 갖는 근거리 데이타 분배 시스템은 다수의 데이타 처리 스테이션이 버스에 억세스함에 있어서 서로서로 동시에 경쟁하도록 허용하기 위하여 경쟁 기간동안 데이타 분배 버스상에 제어된 논리상태를 설정하는 억세스 제어 시스템을 포함한다. 상기 근거리 데이타 분배 시스템은 우선순위 코드를 비교함으로써 버스에 억세스할 스테이션을 결정하기 위하여, 각각의 경쟁 데이타 처리 스테이션이 우선순위 코드를 상기 버스에 인가하도록 허용하는 제어된 상태 레벨을 버스상에 설정한다.
경쟁 레벨동안, 상기 버스는 모든 데이타 처리 스테이션의 우선순위 코드 비트 출력에 의해 무시될 수도 있는 예정의 제어된 바이어스 즉, 약 논리 상태(weak logic state)에서 유지된다. 이 약논리상태는 버스 바이어싱 시스템을 이용하여 형성되는데, 상기 버스 바이어싱 시스템은 버스를 경쟁 활동을 하는 동안 쉽게 우선할 수 있는 논리상태로 유지하여, 어떤 특정 작동 스테이션의 우선순위 코드 비트라도 전체 버스상의 다른 논리상태를 제어하고 설정할 수 있도록 허용한다.
근거리 데이타 분배회로의 데이타 분배 버스(110) 및 이와 연관된 데이타 처리장치가 제 1 도에 도시되어 있다. 데이타 분배버스(110)는 데이타를 버스(110)에 접속된 다수의 데이타 처리 스테이션중 어느 하나로부터 버스 종단 인터페이스 유니트(100)로 양방향으로 전송하기 위한 것이다. 다수의 데이타 처리 스테이션(120)은 각각 개개의 스테이션 인터페이스 회로(121)를 통해 버스(110)에 접속된다. 이러한 데이타 처리 스테이션(120)(두 스테이션이 되시됨)은 버스의 길이를 따라 분배되지만, 어떤 구조의 디멘죤 형태로 분배될 필요는 없다. 데이타 분배 버스(110)는 두 도선으로된 한쌍의 도선이나 또는 다른 적절한 광대역 케이블 전송매체일 수 있다. 버스의 극단부는 버스(110)의 저항 특성 전송 임피던스와 동일한 저항성 전송 임피던스인 저항(113)에서 종단 접속된다. 버스(110)의 가까운 단부도 또한 버스(110)의 상기 특성 임피던스보다 크게 선택되는 저항성 전송 임피던스인 저항(115)에 의해 종단 접속된다.
버스(110)의 가까운 단부는 공통 모드 쵸크 필터(117)를 통하여 데이타 구동기/수신기 인터페이스 유니트(130)에 접속된 다음 데이타 스위치(131)에 접속되는데, 상기 데이타 구동기/수신기 인터페이스 유니트(130)는 데이타 전송 모드 동안 데이타 분배 버스(110)로 데이타를 송신하고 데이타 분배 버스(110)로부터 데이타를 수신한다. 한가지 특정 실시예에서, 데이타는 데이타 패킷으로서 전송되고, 스위치(131)는 패킷 스위치로서 구체화된다. 데이타 구동기/수신기 인터페이스 유니트(130)와 스테이션 인터페이스 회로(121)는 모두 공통 모드 쵸크 필터(117)를 통하여 버스(110)에 접속된다.
버스(110)상에서 데이타의 전송방향은 데이타 방향 및 기간 제어기(133)에 의해 제어된다. 데이타 방향 및 기간 제어기(133)는 동기신호를 데이타 구동기/수신기 인터페이스 유니트(130)에 반복적으로 인가하고, 상기 유니트(130)는 상기 동기 신호를 스테이션 인터페이스 회로(121)에 전한다. 이 동기 신호 뒤에 데이타의 전송방향을 나타내는 방향신호가 뒤따른다. 데이타 스위치(131)가 데이타 처리 스테이션(120)에 보낼 데이타를 갖지 않을때 방향신호는 스테이션 인터페이스 회로(121)가 희망하는 경우 데이타를 데이타 구동기/수신기 인터페이스 유니트에 전송할 수 있도록 하기 위해 방향신호는 데이타 버스에 억세스하기 위하여 경쟁할 수도 있는 그러한 각각의 스테이션 인터페이스 회로(121)에 대한 코드 지정 표시부를 갖는 데이타 분배버스(110)상에 전해진다.
데이타가 데이타 처리 스테이션(120)에서 데이타 구동기/수신기 인터페이스 유니트(130)로 흐를때 전송될 데이타를 갖는 개개의 데이타 처리 스테이션은 데이타를 전송하기 위하여 버스(110)에 우선 억세스되어야 한다. 둘 또는 그 이상의 데이타 처리 스테이션(120)이 이와 동시에 전송될 데이타를 가질 경우, 버스에 억세스하기 위해 서로 경쟁하여야 한다. 각각의 개개의 데이타 처리 스테이션(120)은 상기 스테이션(120)을 버스에 접속하는 스테이션 인터페이스 회로(121)에 할당된 특정의 우선 순위 코드를 이용한다. 스테이션 인터페이스 회로는 상기 우선순위 코드를, 버스(110)에 억세스하기를 희망할때 다른 경쟁 데이타 처리 스테이션(120)의 스테이션 인터페이스 회로(121)에 의해 버스상에 배치되는 코드와 비교한다. 경쟁 기간은 스테이션 인터페이스 회로가 우선할 수 있는 예정된 논리상태에서 버스(110)를 바이어스하는 데이타 방향 및 기간 제어기(133)의 제어하에서 설정된다.
경쟁 기간동안, 각각의 스테이션 인터페이스는 그 우선순위 코드를 버스(110)에 한 비트씩 전송한다. 상기 인터페이스 회로는 논리 1을 나타내는 양의 전압과, 논리 0을 나타내는 3상태(즉, 그 출력은 고임피던스 상태로 디스에이블된다)를 버스에 인가한다. 각각의 스테이션 인터페이스 회로(121)는 이 회로가 논리 0을 송신함과 동시에 버스상의 논리 1을 검출할때까지 그 자체의 스테이션 우선순위 코드의 비트값과 버스상에 나타나는 연속 논리 1 및 논리 0을 비교한다. 상기 특정의 스테이션 인터페이스 회로는 경쟁에서 누락된다. 이 처리는 최상위 우선순위 코드를 갖는 스테이션 인터페이스가 경쟁에서 이겨서 버스(110)에 접근할때까지 계속된다.
경쟁 기간동안, 데이타 구동기/수신기 인터페이스 유니트(130)는 비작동 상태되고(3상태로 됨) 가까운 단부 버스 종단 임피던스는 데이타 전송 작동 모드동안 데이타 구동기/수신기 인터페이스 유니트(130)가 버스(110)에 데이타를 전송할때 존재하는 임피던스 값으로부터 상당히 변경된다. 경쟁 구동기(135)는 불활성화되고, 저항성 전송 임피던스인 저항(115),(136),(137)을 포함하는 저항성 회로와 협력하여 경쟁 기간동안 버스(110)의 특성 임피던스와 동일한 종단 임피더스를 제공한다. 경쟁 기간이 지속되는 동안 데이타 전송버스(110)는 일차적으로 논리 0 상태로 바이어스되어야 하고, 버스 바이어스 레벨을 논리 1 상태로 바꾸기를 희방하는 모든 스테이션 인터페이스 회로(121)의 논리 상태를 인가함으로써 버스의 전체 길이에 대해 쉽게 우선될 수 있다. 이러한 우선 기능은 경쟁 구동기(135)에 의해 조장되는데, 상기 경쟁 구동기(135)는 데이타 방향 및 기간 제어기(133)에 의해 인에이블되어, 데이타 처리 스테이션(120)에 의해 데이타를 전송하기 전에 경쟁 기간동안 적절한 버스 임피던스 종단 접속 및 바이어싱을 하게 된다.
경쟁 구동기(135)는 데이타 구동기/수신기 인터페이스 유니트(130)와 회로가 유사하지만, 한쌍의 평형 저항(136,137)을 통해 버스(110)에 접속되고, 공통 모드 쵸크 필터(117)를 바이패스한다. 경쟁 구동기(135)의 출력은 버스가 그전체 길이동안 스테이션 인터페이스 회로(121)에 의해 논리 1 상태로 구동되도록 버스(110)의 상태를 논리 1 상태로 변경시키기 위하여 모든 스테이션 인터페이스 회로(121)에 의해 쉽게 무시될 수도 있는 그러한 한 제어 레벨에서 버스(110)를 약논리 레벨 상태로 된다.
경쟁 구동기(135)의 출력을 버스(110)에 결합하는 평형 저항(136),(137)은 버스(110)를 실(real) 또는 저항성 특성 임피던스로 종단 접속하기 위하여 가까운 단부에 있는 종단 접속 임피던스인 저항(115)과 결합된다. 접속 구동기(135)의 출력은 모든 스테이션 인터페이스 회로(121)가 쉽게 무시할 수 있고 버스의 전체 길이에 따른 논리상태를 인가할 수 있는 그러한 바이어스 레벨에서 데이타 분배 버스(110)상에서 그전체 길이에 걸쳐 논리 1을 발생한다. 전체 버스 레벨 구동 구조의 개략도를 나타내는 제 2 도를 참조하여, 이러한 작동이 쉽게 이해될 수 있다.
데이타 처리 스테이션 사이의 데이타 전송 및 접속용 버스 구동 구조체는 제 2 도에 도시되어 있다. 데이타 분배 버스(210)는 저항성 종단 임피던스인 저항(215),(213)에 의해 각각 그 가까운 단부 및 극단부에서 종단접속되는 것으로 도시된다. 저항(213)은 버스(210)의 특성 임피던스의 저항치와 동일하게 선택된다. 저항(215)은 저항(236),(237)과 병렬로 접속될 때의 버스의 특성 임피던스의 저항치와 동일하게 선택되며, 상기 저항(236),(237)은 경쟁 구동기 증폭기(235)의 출력 임피던스와 직렬 접속된다. 도시된 바와같이, 버스(210)의 가까운 단부에 접속된 데이타 구동기 증폭기(214) 및 데이타 수신기 증폭기(275)가 있다. 이러한 증폭기는 3상태 장치로서 구체화된다. 경쟁 구동기 증폭기(235) 즉, 3상태 장치는 평형 저항(236),(237)을 통하여 버스(210)의 가까운 단부에 접속된다. 경쟁 구동기 증폭기(235)는 상기 구동기(235)가 0상태 입력을 가져야 하고 경쟁 기간동안 방향 및 기간 제어기(제 1 도에 도시됨)에 의해 선택적으로 인에이블되어야 함을 나타내는 접지 레벨(또는 0전압)로 접속되는 것으로 도시된다. 다수의 데이타 전송 증폭기(225) 및 데이타 수신기 증폭기(226)는 버스(210)의 전체 길이를 따라서 접속되는데, 각각의 버스는 상기 증폭기를 개개의 데이타 처리장치에 접속한다.
경쟁 기간동안, 경쟁 구동기 증폭기(235)는 스위치(219)가 단락됨으로써 인에이블되고, 0상태는 버스(210)를 약 논리 0상태로 구동하기 위해 인가된다. 경쟁 구동기의 약임피던스 출력은 저항(236),(237)을 서로 직렬로, 그리고 구동기 출력 임피던스와 직렬로 접속되고, 상기 직렬 접속된 저항은 가까운 단부 종단 임피던스인 저항(215)가 병렬 접속된다. 경쟁 기간동안 상기 병렬회로에 의해 버스(210)에 전해지는 전체 종단 임피던스는 경쟁 구동기 증폭기(235)의 출력 임피던스와 직렬로 접속된 두 평형 저항의 결합 임피던스와 동일하며, 상기 두 평형 저항은 버스의 가까운 단부 종단 임피던스인 저항(215)과 병렬 접속된다. 상기 결합 임피던스는 경쟁 작동을 위한 종단 임피던스를 최적 상태로 만들기 위해 선택된 개개의 값을 포함하며, 버스의 특성 임피던스의 저항성 부분과 동일하다. 이러한 저항성 회로 종단 버스(210)의 경우, 경쟁 구동기 증폭기(235)는 인에이블되어, 가장 먼 데이타 처리 스테이션이 논리 0상태를 검출할 수 있을 정도로 충분하게 강한 약논리 신호를 버스(210)에 인가하고, 증폭기(225)중 어느 하나가 전체 버스를 논리 1 상태로 구동할 수 있게 한다. 따라서, 버스(210)의 가까운 단부를 종단 접속하는 저항성 회로는 경쟁 구동기의 출력에 나타나는 논리 0 신호 VO를 충분한 정도로 감쇠시켜, 약 논리 0 신호 VB의 최적 진폭을 버스(210)상에 제공한다. 두 신호의 크기는 다음식과 같은 관계를 갖는다.
VB=BVO
여기서 B는 저항(215),(236),(237)과, 경쟁 구동기 증폭기(235)의 출력 임피던스 RD ±를 포함하는 저항성 회로의 전송 파라미터이다. 더 나아가, 저항성 회로는 데이타 스테이션이 버스상에 논리 1을 위치시킬때 신호 반사를 최소화하기에 최적인 임피던스로 버스(210)를 종단 접속한다. 값 B는 다음식과 같은 값을 갖는다.
Figure kpo00001
여기서 B는 경쟁 구동기 증폭기(235)에 의해 알 수 있는 저항성 회로 전송 파라미터이다. R236및 R237은 평형 결합 저항(236),(237)의 값이며, R0는 특성 임피던스 버스(210)의 저항성 부분이다.
이 저항성 회로는 특성 임피던스의 저항성 부분 R0와 동일한 가까운 단부 버스 종단 임피던스를 나타내야만 하므로, 다음의 요구조건에 부합해야 한다.
Figure kpo00002
여기서, R215는 버스의 가까운 단부 종단 임피던스이고, R236및 R237은 평형 결합 저항(236),(237)의 값이며, R0는 경쟁 구동기 증폭기(235)의 출력 임피던스이다. R0는 특성 버스 임피던스의 저항성 부분이다.
종단 및 평형 저항용의 저항성 성분의 값은 예상된 최악의 경우와 작동상태의 관점에서의 상기 두식과 전력 입력의 레벨로부터 유도된다.
0 상태는 보통 경쟁 구동기(235)에 의해 데이타 전송 버스(210) 상에서 유지되므로 개개의 스테이션 인터페이스 증폭기(225)는 논리 0을 출력하기 위해 그들의 3상태 출력장치를 디스에이블시켜야만 할 필요가 있다. 어느 한 스테이션이 버스에 논리 1을 인가하면, 그때 논리 0을 출력하는 스테이션이 경쟁에서 누락되도록 경쟁처리가 행해진다.
데이타가 데이타 전송 모드동안 모든 데이타 처리장치에 의해 전송될 준비가 될때, 전송 구동기 증폭기(214) 및 경쟁 구동기 증폭기(235)는 3상태로 디스에이블되고, 라인 전송값은 전적으로 전송 저항(215),(213)에 의해서만 결정된다.
제 3 도에서 도시된 버스 구동 구조체는 데이타 분배 버스(310)의 길이가 제 2 도에 도시된 시스템에 비해 비교적 짧은 상태에서 적용하기에 적합한 또다른 실시예이다. 제 3 도에 도시된 바이어스 구동구조에서, 데이타 구동기 및 경쟁 구동기의 기능은 종단 저항(315) 및 평형 저항(336),(337)을 포함하는 저항성 회로를 통하여 데이타 처리 버스(310)에 접속되는 단일 구동기 증폭기(335)에 결합된다. 데이타가 버스(310)에 인가될때, 데이타 구동기 증폭기(335)는 인에이블되고, 데이타는 저항성 회로를 통해서 버스에 인가된다. 저항성 회로가 데이타 신호를 감쇠시키는 동안, 버스(310)의 길이가 버스(310)의 극단부에서 충분한 신호 진폭을 제공할 길이내에서 유지되어야만 하는 것은 아니다. 경쟁 기간동안 구동기 회로는 인에이블되고, 리드(345)에 인가된 입력 논리 0 신호는 버스(310)를 약논리 0 상태로 유지한다.
종단 임피던스의 미세한 미스매치로 인한 최소화 신호 반사가 필요한 것으로 생각되는 데이타 분배 버스에 적용하기 위한 또다른 바이어스 구동장치가 제 4 도에 도시된다. 상기 구동 시스템은 데이타 구동기 증폭기(414), 데이타 수신기 증폭기(415) 및 경쟁 구동기 증폭기(435)가 도시된다. 구동 구조체는 데이타 전송 버스(40)의 가까운 단부에서 적절한 라인 종단 접속이 이루어지도록 하기 위해 데이타 전송 기간동안 동시에 작동될 수 있게 인에이블되는 이중 종단 구동기 증폭기(444),(445)를 포함한다. 상측 종단 구동기 증폭기(444) 및 하측 종단 구동기 증폭기(445)는 각각 서로 반대 극성으로 버스(410)에 접속되어, 두 종단 구동기 증폭기가 인에이블될때 종단 구동기 증폭기에 의해 데이타 전송 버스에 아무런 논리상태도 인가되지 않게 된다. 평형 저항(446),(447),(448)은 두 종단 구동기 증폭기가 동시에 인에이블되고 데이타 구동기 증폭기(414) 및 경쟁 구동기 증폭기(435)가 디스에이블될때 데이타 전송 버스의 가까운 단부가 그 특성 임피던스에 의해 종단되도록 하는 그러한 값으로 선택된다.

Claims (5)

  1. 먼 단부와 가까운 단부를 구비한 버스와, 버스의 먼 단부에서 접속된 제 1 종단 임피던스와, 먼 단부와 가까운 단부의 중단의 버스에 접속된 적어도 하나의 스테이션 인터페이스 회로와, 버스의 가까운 단부에 접속된 제 2 종단 임피던스를 통해 접속되고 경쟁하지 않는 기간동안 데이타를 송수신하는 작동을 하는 데이타 구동기/수신기 유니트를 포함하는 근거리 데이타 분배 버스 억세싱장치에 있어서, 경쟁 기간동안, 데이타 구동기에 대해 교대로 작동할때 버스를 예정의 제어된 논리 레벨로 구동시키기 위해 경쟁 기간동안 작동하는 경쟁 구동기 증폭기와 제 2 종단 임피던스를 통해 버스의 가까운 단부에 상기 경쟁 구동기 증폭기를 접속하는 임피던스 회로를 구비하는 것을 특징으로 하는 근거리 데이타 분배 버스 억세싱 장치.
  2. 제 1 항에 있어서, 버스의 가까운 단부를 그 특성 임피던스로 종단 접속하기 위하여 경쟁하지 않는 기간동안 작동하는 종단 구동기 증폭기와, 상기 종단 구동기 증폭기를 버스의 가까운 단부에 접속하는 제 2 임피던스 회로를 구비하는 것을 특징으로 하는 근거리 데이타 분배 버스 억세싱 장치.
  3. 제 2 항에 있어서, 종단 구동기 증폭기는 버스의 가까운 단부에 무효신호를 제공할 수 있도록 제1 및 제 2 의 차동 라인 구동기 증폭기에서의 신호 출력이 서로 겹치도록 하기 위하여, 반대 극성방향으로 데이타 전송 버스의 가까운 단부에 각각 접속된 제1 및 제 2 의 차동 라인 구동기 증폭기를 포함하는 것을 특징으로 하는 근거리 데이타 분배 버스 억세싱 장치.
  4. 제 3 항에 있어서, 데이타 구동기/수신기 유니트를 버스의 가까운 단부에 접속하는 공통 모드 쵸크 필터(117)와, 상기 경쟁 구동기 증폭기를 버스의 가까운 단부에 접속하는 한쌍의 평형 저항을 포함하는 상기 임피던스 회로를 구비하는 것을 특징으로 하는 근거리 데이타 분배 버스 억세싱 장치.
  5. 제 1 항에 있어서, 경쟁 구동기 증폭기는 차동 라인 구동기 증폭기인 경쟁 구동기 증폭기(235)가 활성화되어, 제1 및 제 2 저항과 상기 출력 임피던스를 제 2 종단 임피던스를 가로질러 분리되는 그러한 직렬 접속 상태로 접속하도록 결합될때, 직렬 접속을 용이하게 하도록 저출력 임피던스를 갖는 차동 라인 구동기 증폭기인 경쟁 구동기 증폭기(235)를 포함하는 것을 특징으로 하는 근거리 데이타 분배 버스 억세싱 장치.
KR1019870008000A 1986-07-24 1987-07-23 근거리 데이타 분배 버스 억세싱 장치 KR950010527B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US890260 1986-07-24
US06/890,260 US4841295A (en) 1986-07-24 1986-07-24 Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus
US890,260 1986-07-24

Publications (2)

Publication Number Publication Date
KR880002078A KR880002078A (ko) 1988-04-29
KR950010527B1 true KR950010527B1 (ko) 1995-09-19

Family

ID=25396469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008000A KR950010527B1 (ko) 1986-07-24 1987-07-23 근거리 데이타 분배 버스 억세싱 장치

Country Status (2)

Country Link
KR (1) KR950010527B1 (ko)
CA (1) CA1285659C (ko)

Also Published As

Publication number Publication date
KR880002078A (ko) 1988-04-29
CA1285659C (en) 1991-07-02

Similar Documents

Publication Publication Date Title
US5243623A (en) Switchable multi-mode transceiver interface device
US5210530A (en) Network management interface with internal dsd
KR100815993B1 (ko) 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치
US4920339A (en) Switchable bus termination and address selector
US3832489A (en) Bidirectional bus repeater
US6523070B1 (en) Communication device with circuitry to promote cascade series connection including identification of device position in the series and sensing the end device in the series
JP2851124B2 (ja) 多重伝送方式
US6051989A (en) Active termination of a conductor for bi-directional signal transmission
US6414953B1 (en) Multi-protocol cross connect switch
US5761463A (en) Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability
US6487620B1 (en) Combined low speed and high speed data bus
US6463496B1 (en) Interface for an I2C bus
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
US6178178B1 (en) Switching module for redundant local area network
KR950010527B1 (ko) 근거리 데이타 분배 버스 억세싱 장치
EP0254473B1 (en) Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus
EP0199338B1 (en) Repeater circuit
JPH10170606A (ja) 半導体装置
US5051980A (en) Data communication interface device
US6714558B1 (en) System for implementing network protocols between devices on a printed circuit board
CN101778009B (zh) 有线网络连线方法及应用该方法的网络装置
US4714802A (en) Apparatus and method for determining the source direction of local area network transmissions
JP2692739B2 (ja) 遊技機システム
JP2583767B2 (ja) 遊技機システム
US6119193A (en) Arrangement for controlling peripheral component interconnect (PCI) units from a plurality of control processors

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070829

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee