KR100807204B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100807204B1
KR100807204B1 KR1020050035464A KR20050035464A KR100807204B1 KR 100807204 B1 KR100807204 B1 KR 100807204B1 KR 1020050035464 A KR1020050035464 A KR 1020050035464A KR 20050035464 A KR20050035464 A KR 20050035464A KR 100807204 B1 KR100807204 B1 KR 100807204B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
light shielding
shielding film
crystal display
Prior art date
Application number
KR1020050035464A
Other languages
English (en)
Other versions
KR20060047575A (ko
Inventor
아키노리 수미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060047575A publication Critical patent/KR20060047575A/ko
Application granted granted Critical
Publication of KR100807204B1 publication Critical patent/KR100807204B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/02Constructional features of telephone sets
    • H04M1/0202Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0235Slidable or telescopic telephones, i.e. with a relative translation movement of the body parts; Telephones using a combination of translation and other relative motions of the body parts
    • H04M1/0237Sliding mechanism with one degree of freedom
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

본 발명의 목적은 표시 품질에 영향을 주지 않고, 차광막의 전위를 적정한 상태로 유지하며, 잔상이나 표시 얼룩짐 등을 저감할 수 있는 액정표시장치를 제공 하는 것을 그 과제로 한다. 이를 해결하기 위한 수단으로 본 발명에 관한 액정표시장치는 대향 배치된 TFT어레이 기판(100) 및 CF기판(200)과, TFT어레이 기판(100)과 CF기판(200) 사이에 협지된 액정층(18)을 구비한 액정표시장치로서, TFT어레이 기판(100)은, 게이트 배선(1)과, 게이트 배선(1)에 공급하는 신호가 입력되는 게이트 단자가 형성된 게이트 단자부(13)를 구비하고, CF기판(200)은, 게이트 배선(1)에 대응하는 위치에 배치된 차광막(15)과, 게이트 단자부 근방의 화소에 차광막(15)이 절단된 절단부(16)를 구비하는 것이다.
TFT어레이 기판, CF기판, 게이트 단자부, 차광막

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명에 관한 액정표시장치의 액정표시 패널의 구성을 도시하는 도면,
도 2는 본 발명에 관한 액정표시장치에 있어서의 TFT어레이 기판의 화소부의 평면도,
도 3은 본 발명에 관한 액정표시장치에 있어서의 TFT어레이 기판의 화소부의 평면도,
도 4는 본 발명에 관한 액정표시장치에 있어서의 CF기판의 화소부의 구성을 도시하는 도면,
도 5는 본 발명에 관한 액정표시장치에 있어서의 CF기판의 화소부의 구성을 도시하는 도면,
도 6은 본 발명에 관한 액정표시장치의 제조 플로를 도시하는 도면,
도 7은 종래의 액정표시장치에 있어서의 TFT어레이 기판의 화소부의 구성을 도시하는 도면,
도 8은 종래의 액정표시장치에 있어서의 액정표시 패널의 구성 도시하는 도면이다.
※도면의 주요부분에 대한 부호의 설명※
1: 게이트 배선 2: 게이트 절연막
3: 소스 배선 4: 절연막
5: 공통 전극 6: 화소 전극
7: 공통 용량전극 8: 게이트 전극
10: 액정표시 패널 11: 표시 영역
12: 액자영역 13: 게이트 단자부
14: 소스 단자부 15: 차광막
16: 절단부 17: 씨일재
18: 액정층 19: 착색층
20: 오버코트막 93: 반도체층
100: TFT어레이 기판 200: CF기판
본 발명은 액정표시장치 및 그것의 제조 방법에 관한 것으로서, 더욱 상세하게는 횡 전계 방식의 액정표시장치 및 그것의 제조 방법에 관한 것이다.
액티브 매트릭스형의 액정표시장치에 있어서, 액정에 인가하는 전계의 방향을 기판에 대하여 평행한 방향으로 하는 횡 방향 전계 방식(IPS : In Plane Switching)이, 주로 초광 시야각을 얻는 방법으로서 이용되고 있다(특허문헌1). 이 방식을 채용하면, 시각방향을 변화시켰을 때의 콘트라스트의 변화, 계조 레벨의 반전이 거의 없어지는 것을 알 수 있다(비 특허문헌1). 도 7은, 종래의 일반적인 횡 방향 전계 방식의 액정표시장치의 화소부를 도시하는 평면도이다. 도면에 있어서, 부호 100은 TFT어레이 기판, 200은 칼라필터(CF)기판이다. 또한 부호 1은 절연성 기판 위에 형성된 복수개의 주사 신호선인 게이트 배선, 2는 게이트 절연막, 3은 소스 배선, 4는 소스 배선(3)상에 배치된 절연막, 5a, 5b는 공통 전극, 6은 화소 전극이다.
IPS방식의 액정표시장치에서는 화소 전극(6)과 화소 전극(6)과 대향 배치된 공통 전극(5)이 TFT어레이 기판에 설치된다. 그리고, 화소 전극(6)과 공통 전극(5) 사이의 전계에 의해, TFT어레이 기판과 수평 방향으로 액정이 구동한다. 도 7에 도시하는 구성에서는 TFT를 통해 화소 전극(6)에 구동전압을 공급함으로써, 게이트 배선(1)과 평행한 방향 즉 소스 배선(3)과 수직 방향으로 전계가 발생한다. 이 화소 전극(6)과 공통 전극(5) 사이의 전계에 의해, 액정표시 패널의 배면측에 설정된 백 라이트 유닛으로부터의 빛을 선택적으로 투과시킴으로써 원하는 화상을 표시한다.
이와 같은 횡 방향 전계 방식의 액정표시장치에 있어서의 문제점에 대해 도 8을 이용하여 설명한다. 도 8(a)은 액정표시장치의 구성을 모식적으로 도시하는 평면도이고, 도 8(b)은 게이트 단자부 근방의 구성을 도시하는 단면도이다. 도 8에서는 액정표시 패널의 전체구성 및 액정표시 패널에 배치된 BM을 모식적으로 도 시하고 있다. 부호 10은 액정표시 패널, 11은 표시 영역, 12는 액자영역, 13은 게이트 단자부, 14는 소스 단자부, 15는 블랙 매트릭스(BM), 17은 씨일재, 100은 TFT어레이 기판, 200은 칼라필터 기판이다.
일반적으로 액티브 매트릭스형의 액정표시 패널은 TFT어레이 기판(100)과 TFT어레이 기판(100)보다 약간 작은 CF기판과 그 사이에 협지된 액정층(18)을 구비하고 있다. TFT 어레이 기판(100)과 CF기판(200)은 씨일재(17)에 의해 서로 접합되고 있다. TFT 어레이 기판(100)에는 TFT(박막트랜지스터)가 매트릭스 모양으로 배치되어 있다. 도 7과 같이 각각의 화소에 대하여 스위칭 소자인 TFT가 배치된다. CF기판에는 이 TFT가 형성되어 있는 화소에 대응하는 위치에 착색층(도시하지 않음)이 형성되어 있다.
이 화소가 형성되어 있는 영역의 집합이 표시 영역(11)이 되고, 그 주변이 액자영역(12)이 된다. 액자영역(12)에 있어서, TFT어레이 기판(100)에는 게이트 단자부(13) 및 소스 단자부(14)가 형성된다. 게이트 단자부(13) 및 소스 단자부(14)는 TFT어레이 기판의 인접하는 변을 따른 단부에 각각 배치된다. 즉, TFT어레이 기판(100)의 한 변에 따른 단부에는 게이트 단자부(13)가 형성되고, 그 이웃하는 변을 따른 단부에는 소스 단자부(14)가 형성된다. 게이트 단자부(13)에는 주사 신호를 공급하기 위한 게이트 드라이버IC가 접속된다. 소스 단자부(14)에는 표시 신호를 공급하기 위한 소스 드라이버IC가 접속된다. 각 드라이버IC로부터의 신호는 게이트 단자부(13)또는 소스 단자부(14)에 형성된 단자를 통해 표시 영역내의 게이트 배선 또는 소스 배선에 공급된다.
일반적으로 액정표시장치의 CF기판(200)에는 착색층 사이에, 예를 들면 수지로 이루어지는 블랙매트릭스(BM)라고 불리는 차광막이 형성된다. 또한 IPS방식의 액정표시장치에서는, 상층에 배치된 소스 배선이 배면으로부터의 빛을 차광하기 때문에, BM의 일부를 생략할 수 있다. 이러한 IPS방식의 액정표시장치에서는 도 8과 같이 BM으로서 복수의 라인 형상의 차광막(15)이 형성된다. 이 차광막(15)이 형성되어 있는 방향은 게이트 배선과 평행한 방향으로, 게이트 단자부(13)가 배치되는 변과 수직 방향이다.
IPS방식의 액정표시장치에서는 화소 전극 및 공통 전극이 TFT어레이 기판(100)에 배치되므로, CF기판(200)에 투명전극이 존재하지 않는 구성이 된다. 따라서, CF기판(200)에 형성된 차광막(15)이 전기적으로 차폐되지 않으며, 차광막(15)은 게이트 배선과 용량적으로 결합된 구성이 된다. 이 결과, 액정표시 패널에 인가되는 전계에 의해, 차광막(15)의 전하분포가 변화되고, 화소 전극과 공통 전극 사이의 전계가 흐트러진다. 이러한 전계의 흐트러짐에 의해, 크로스 토오크나 잔상 등이 발생하고, 표시 품질의 저하를 초래하게 된다.
특히 액정표시 패널에 신호를 입력했을 때의 게이트 단자부(13)에 있어서의 게이트 전위의 변동이 차광막(15)에 파급하는 것으로 액정이 기판과 순간적으로 수직방향으로 배향하게 되고, 게이트 단자부(13) 근방의 화소가 일시적으로 화이트표시된다. 게이트 전위의 변동에 의해 흐트러진 차광막(15)의 전하분포는, 게이트 단자부(13)측으로부터 패널 전체로 전하가 확산하므로, 화이트영역은 바로 없어진다. 그러나, 차광막(15)이 단선 될 경우, 단선된 라인만 게이트 단자측 전하의 탈 출구가 없어져버린다. 이에 따라 휘선이 발생하여, 수율을 저하시켰다.
이러한 문제점을 해결하기 위한 액정표시장치가 개시되고 있다(특허문헌2). 이 액정표시장치에서는 액자영역에 있어서, 수지로 이루어지는 BM에 추출 변과 평행한 방향의 슬릿을 설치하고 있다. 이 액정표시장치에 의하면, 게이트 단자부에 있어서의 게이트 전위의 변동이 표시 영역에 있어서의 BM에 파급하는 것을 방지할 수 있다. 따라서, BM이 단선한 경우라도, 휘선의 발생을 방지할 수 있다.
그러나, 이러한 BM의 슬릿을 설치한 경우, 슬릿을 설치한 개소에 있어서 빛 누설이 발생한다. BM의 슬릿에 있어서의 빛 누설을 막기 위해 슬릿을 대향 전극과 등전위의 버스라인 상에 배치하고 있다. 따라서, 슬릿 폭(예를 들면 100μm)만큼 버스라인 폭이 넓어지게 된다. 이에 따라 기생 용량이 증가하게 되어 품질이 저하할 우려가 있었다. 또한, 슬릿의 위치에서는 표시면 측에서 입사한 빛이 버스라인의 금속 패턴으로 표시면 측으로 반사하게 된다. 이렇게 종래의 횡 방향 전계 방식의 액정표시장치에서는, 표시 품질에 영향을 주지 않고, BM전위를 적정한 상태로 유지해서, 잔상이나 표시 얼룩짐 등을 저감하는 것이 곤란했었다.
(특허문헌1) 일본국 특개평8-254712호 공보
(특허문헌2) 일본국 특허공개2000-10107호 공보(도 4)
(비 특허문헌1)M.Oh-e, 그 외 Asia Display’95, pp.577-580
전술한 바와 같이 종래의 횡 방향 전계의 액정표시장치에서는, 표시 품질에 영향을 주지 않고, 차광막의 전위를 적정한 상태로 유지해서, 잔상이나 표시 얼룩짐 등을 저감하는 것이 곤란하다는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 행해진 것으로, 차광막의 전위를 적정한 상태로 유지해서, 잔상이나 표시 얼룩짐 등을 저감할 수 있는 액정표시장치를 제공하는 것을 목적으로 하는 것이다.
본 발명의 제 1양태에 관한 액정표시장치는, 대향 배치된 제 1기판(예를 들면 본 발명의 실시예에 있어서의 TFT어레이 기판(100)) 및 제 2기판(예를 들면 본 발명의 실시예에 있어서의 CF기판(200))과, 상기 제 1기판과 상기 제 2기판 사이에 협지된 액정층(예를 들면 본 발명의 실시예에 있어서의 18)을 구비한 액정표시장치로서, 상기 제 1기판은, 게이트 배선(예를 들면 본 발명의 실시예에 있어서의 게이트 배선(1))과, 절단부가 상기 제 1기판의 단부에 형성되고, 상기 게이트 배선에 공급하는 신호가 입력되는 게이트 단자가 배치된 게이트 단자부(예를 들면 본 발명의 실시예에 있어서의 게이트 단자부(13))와, 상기 게이트 배선과 절연막을 통해 교차하는 소스 배선과, 상기 소스 배선과 접속된 스위칭 소자와, 상기 스위칭 소자를 통해 상기 소스 배선과 접속된 화소 전극(예를 들면 본 발명의 실시예에 있어서의 화소 전극(6))과, 상기 화소 전극과 대향 배치된 공통 전극(공통 전극(5))을 구비하고, 상기 제 2기판은, 상기 제 1기판측에 형성되고, 상기 게이트 배선에 대응하는 위치에 배치된 차광막(예를 들면 본 발명의 실시예에 있어서의 차광막(15))과, 상기 게이트 단자부 근방의 화소에 상기 차광막이 절단된 절단부(예를 들면 본 발명의 실시예에 있어서의 절단부(16))를 구비하는 것이다. 이에 따라 표시 품질에 영향을 주지 않고, 차광막의 전위를 적정한 상태로 유지해서, 잔상이나 표시 얼룩짐 등을 저감 할 수 있다.
본 발명의 제 2양태에에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 게이트 단자부와 반대측의 단부 근방의 화소에 차광막이 절단된 절단부가 또한 형성되는 것이다. 이에 따라 차광막의 전위를 또한 적정한 상태에 유지하여, 잔상이나 표시 얼룩짐 등을 저감 할 수 있다.
본 발명의 제 3양태에에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 소스 배선과 상기 게이트 배선과의 교차부로부터 이격된 영역이며, 상기 게이트 배선과 상기 화소 전극이 평행하게 형성된 영역 또는 상기 게이트 배선과 상기 공통 전극이 평행하게 형성된 영역에 상기 절단부가 설치되는 것을 특징으로 하는 것이다. 이에 따라 절단부에 있어서의 빛 누설을 저감 할 수 있다.
본 발명의 제 4양태에 관한 액정표시장치는, 대향 배치된 제 1기판 및 제 2기판과, 상기 제 1기판과 상기 제 2기판 사이에 협지된 액정층을 구비한 액정표시장치로서, 상기 제 1기판은, 게이트 배선과, 상기 게이트 배선과 절연막을 통해 교차하는 소스 배선과, 상기 제 1기판의 단부에 형성되고, 상기 소스 배선에 공급하는 신호가 입력되는 소스 단자가 배치된 소스 단자부와, 상기 소스 배선과 접속된 스위칭 소자와, 상기 스위칭 소자를 통해 상기 소스 배선과 접속된 화소 전극과, 상기 화소 전극과 대향 배치된 공통 전극을 구비하며, 상기 제 2기판은, 상기 제 1 기판측에 형성되고, 상기 소스 배선에 대응하는 위치에 배치된 차광막과, 상기 소스 단자부 근방의 화소에 상기 차광막이 절단된 절단부를 구비하는 것이다. 이에 따라 표시 품질에 영향을 주지 않으며, 차광막의 전위를 적정한 상태에 유지하고, 잔상이나 표시 얼룩짐 등을 저감 할 수 있다.
본 발명의 제 5양태에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 소스 단자부와 반대측의 단부 근방의 화소에 차광막이 절단된 절단부가 또한 형성된다.
본 발명의 제 6양태에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 절단부가 표시 영역의 가장 외측의 화소에 형성되는 것을 특징으로 하는 것이다. 이에 따라 대략 모든 표시 영역에 있어서 차광막의 전위를 적정한 상태로 유지하고, 잔상이나 표시 얼룩짐 등을 저감 할 수 있다.
본 발명의 제 7양태에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 절단부가 대략 모든 화소에 대하여 형성되는 것을 특징으로 하는 것이다. 이에 따라 차광막의 전위를 또한 적정한 상태에 유지하고, 잔상이나 표시 얼룩짐 등을 저감 할 수 있다.
본 발명의 제 8양태에 관한 액정표시장치는, 전술의 액정표시장치에 있어서, 상기 차광막이 감광성 수지에 의해 형성되고, 상기 감광성 수지를 노광, 현상함으로써 상기 절단부가 형성되는 것이다. 이에 따라 간단한 공정으로 절단부를 형성 할 수 있다.
이하에, 본 발명을 적용 가능한 실시예가 설명된다. 이하의 설명은, 본 발 명의 실시예를 설명하는 것으로, 본 발명이 다음의 실시예에 한정되는 것은 아니다. 설명의 명확화를 위해, 이하의 기재는, 적절히, 생략 및 간략화가 이루어지고 있다. 또한, 당업자라면 이하의 실시예의 각 요소를, 본 발명의 범위에 있어서 용이하게 변경, 추가, 변환하는 것이 가능할 것이다. 또한, 각 도면에 있어서 동일한 부호를 붙인 것은 동일 요소를 나타내며, 적절히, 설명이 생략된다.
본 실시예에 관한 액정표시장치에 대해서 도 1을 이용하여 설명한다. 도 1(a)는 본 실시예에 관한 액정표시장치의 구성을 모식적으로 도시하는 평면도이다. 도 1(b)는 게이트 단자부 근방의 구성을 도시하는 단면도이다. 부호 10은 액정표시 패널, 11은 표시 영역, 12는 액자영역, 13은 게이트 단자부, 14는 소스 단자부, 15는 차광막, 16은 절단부, 17은 씨일재, 18은 액정층, 100은 TFT어레이 기판, 200은 칼라필터 기판이다. 도 1에서는 액정표시 패널(10)의 전체구성 및 액정표시 패널(10)에 배치된 차광막(15)을 모식적으로 도시하고 있다. 또한 도 1(a)에서는 설명의 명확화를 위한 차광막(15)을 표시 영역 내에만 도시하고 있다.
본 실시예에서는 액티브 매트릭스형의 IPS방식의 액정표시장치에 대하여 설명한다. 액정표시 패널은 TFT어레이 기판(100)과 TFT어레이 기판(100)보다 약간 작은 CF기판(200)과 그 사이에 협지된 액정층(18)을 구비하고 있다. TFT어레이 기판(100)과 CF기판(200)은 씨일재(17)에 의해 서로 접합된다. 액티브 매트릭스형의 액정표시장치에서는, TFT어레이 기판(100)에 TFT(도시하지 않음)가 매트릭스 모양으로 배치되어 있다. 각각의 화소에 대하여 스위칭 소자인 TFT가 배치된다. CF기판에는 TFT기판측의 화소 개구부에 상당 하는 위치에 착색층(도시하지 않음)이 형 성된다.
이 화소가 형성되는 영역이 표시 영역(11)이 되고, 그 주변이 비표시 영역인 액자영역(12)이된다. 씨일재(17)는 표시 영역(11)을 둘러싸도록 액자영역(12)에 배치된다. TFT 어레이 기판(100)에 있어서, 액자영역(12)에는 게이트 단자부(13) 및 소스 단자부(14)가 배치된다. 게이트 단자부(13) 및 소스 단자부(14)는 TFT어레이 기판이 서로 인접하는 변을 따른 단부에 각각 배치된다. 즉, TFT어레이 기판(100)의 1변에 따른 단부에는 게이트 단자부(13)가 형성되고, 그 이웃하는 한 변을 따른 단부에는 소스 단자부(14)가 형성된다.
게이트 단자부(13)에는 게이트 드라이버IC로부터 각각의 게이트 배선에 공급하는 신호가 입력되는 게이트 단자가 형성된다. 소스 단자부(14)에는 소스 드라이버IC로부터 각각의 소스 배선에 공급하는 신호가 입력되는 소스 단자가 형성되고 있다. 게이트 단자부(13)에는 주사 신호를 공급하기 위한 게이트 드라이버IC(도시하지 않음)가 접속된다. 소스 단자부(14)에는 표시 신호를 공급하기 위한 소스 드라이버IC(도시하지 않음)가 접속된다. 각 드라이버IC로부터의 신호는 게이트 단자부(13) 또는 소스 단자부(14)에 형성된 단자를 통해 표시 영역내의 게이트 배선 또는 소스 배선에 입력된다. 각 드라이버IC는 TCP 등에 의해 TFT어레이 기판(100)의 각 단자부와 접속된다. 혹은 COG형의 액정표시장치인 경우에는, 예를 들면 ACF를 통해 각 드라이버IC는 각 단자부에 직접, 실장된다.
게이트 단자부(13)가 배치된 변과 수직 방향으로 복수의 게이트 배선(도시하지 않음)이 설치된다. 게이트 단자부(13)가 배치된 변과 평행한 방향으로 복수의 소스 배선(도시하지 않음)이 설치된다. 게이트 배선과 소스 배선은 게이트 절연막을 통해 서로 교차하도록 배치된다. 이것들의 구성에 대해서는 후술한다. CF기판(200)의 TFT어레이 기판면 측에는, 게이트 단자부(13)가 배치된 변과 수직 방향으로 복수의 라인 형상의 차광막(15)이 표시 영역(11)에 배치된다. 이 차광막(15)과 게이트 배선은 액정층을 통해 대향 하는 위치에 배치된다.
CF기판(200)의 게이트 단자부 측에는, 또한, 빛 누설을 방지하기 위해 차광막이 액자영역 전체에 형성된다(도시하지 않음). 액자영역(12)의 차광막은 표시 영역내의 차광막(15)과 마찬가지로 TFT어레이 기판측에 배치된다. 액자영역(12)의 차광막은 액자영역에 형성된 게이트 배선 혹은 버스라인 등의 금속 패턴에 의한 반사광을 방지함과 동시에 배선간의 간극에서의 백 라이트로부터의 빛 누설을 차광하고 있다. 이에 따라 표시 얼룩짐을 저감 할 수 있다.
또한 2장의 기판의 상하에 편광판(도시하지 않음)이 설치되고, 투과형의 것에서는 배면에 백 라이트가 설치된 구조를 갖고 있다. 이들의 기판 전극을 갖는 표면에는, 소위 배향 처리가 행해지고, 액정분자의 방향을 평균적으로 나타낸 디렉터가 원하는 액정에는 복굴절성을 가지며, 백 라이트로부터 편광판을 거쳐 입사된 빛은 복굴절에 의해 타원 편광으로 변화하며, 반대측의 편광판으로 입사된다. 이 상태에서, 상하의 전극간에 전압을 인가하면, 디렉터 배열 상태가 변화하여 액정층의 복굴절율이 변화되고, 반대측의 편광판에 입사되는 타원편광상태가 변화됨에 따라 액정표시장치를 투과하는 광강도 및 스펙트럼이 변화되는 전기광학효과를 얻을 수 있다.
본 실시예에서는, 차광막(15)의 전위를 적정한 상태로 유지하고, 잔상이나 표시 얼룩짐 등을 줄이기 위해, 차광막(15)에 절단부(16)를 형성하고 있다. 절단부(16)는 표시 영역 내에 있으며, 게이트 단자부(13) 측의 화소에 있어서 소정 위치에 배치된다. 이 절단부(16)는 복수의 라인 형상의 차광막(15)의 각각에 대해 형성된다.
다음에 절단부(16)의 배치에 대해서 도 2를 이용하여 설명한다. 도 2는 IPS방식의 액정표시장치에 있어서의 TFT어레이 기판(100)의 화소부의 구성을 도시하는 평면도이다. 또한 도 2에서는 설명을 위해 CF기판에 형성된 차광막(15)에 대해 투영하여 도시하고 있다.
도 2에 있어서, 부호 3은 소스 배선이며, 1화소의 단부에 있어서, 후술하는 공통 전극(5)과 화소 전극(6) 사이에 생기는 전계의 방향과 거의 수직방향으로 연재하고 있다. 이 소스 배선(3)의막 두께는 예를 들면 400nm∼500nm이다. 부호 5는 후술하는 화소 전극(6)의 복수개의 전극과 평행하게 교대로 배치된 복수개의 전극으로 이루어지는 빗형의 공통 전극이며, 대향 전극이라고도 불린다. 이 공통 전극(5)의막 두께는, 예를 들면 100nm이다. 부호 6은 박막 트랜지스터(TFT)에 접속되고, 소스 배선(3)과 평행하게 설정된 복수개의 전극으로 구성된 빗형의 화소 전극이며, 크롬(Cr) 등의 금속이나 ITO(Indium Tin Oxide) 등의 투명성 도전막에 의해 형성된다. 부호 7은 크롬(Cr)등의 금속으로 이루어지는 공통 용량배선이며, 쓰루홀을 통해 공통 전극(5)과 접속되고 있다. 이 예에서는, 소스 배선(3), 공통 전극(5), 화소 전극(6)은, 중앙부에 있어서 1회 굴곡하고 있다. 그리고, 이 굴곡 점 은, 공통 용량배선(7)에 설치된다. 이와 같이, 굴곡한 전극 구성에 의해, 2방향의 액정의 구동방향을 얻을 수 있고, 횡 전계 방식의 액정 패널로 특정 방향에 발생하는 시각특성의 악화를 개선 할 수 있다.
도 2와 같이, 전계가 생기는 방향dls 횡 방향으로 인접하는 화소 간에 배치된 소스 배선(3)과 공통 전극(5)은 서로 오버랩 하고 있다. 환언하면, 소스 배선(3)상에 절연막(4) 또는 유기 평탄화막(9)을 통해 공통 전극(5)이 소스 배선(3)을 감싸도록 하여 서로 겹쳐 배치된다.
게이트 배선(1)은 게이트 절연막을 통해 소스 배선(3)과 교차하도록 배치된다. 게이트 배선(1)은 소스 배선(3)과 대략 수직방향으로 배치되어 있다. 이 게이트 배선(1)은 소스 배선(3)보다도 하층에 형성된다. 게이트 배선(1)과 소스 배선(3)의 교차점근방에는 스위칭 소자인 TFT가 형성된다. 이에 따라 표시 신호를 입력하는 화소를 선택 할 수 있다.
CF기판(200)에는, 게이트 배선(1)과 대향 하는 위치에는 라인 형의 차광막(15)이 형성되어 있다. 차광막(15)은 게이트 배선(1)과 중합된 상태에서, 게이트 배선(1)과 평행한 방향에 배치된다. 이 차광막(15)은 도 2에 있어서 굵은 선으로 나타내고 있다. 차광막(15)은 게이트 배선(1)을 피복하도록 게이트 배선(1)보다도 폭 넓게 형성된다. 게이트 배선(1)의 근방에 있어서, 차광막(15)의 일부는 화소 전극(6)의 게이트 배선(1)과 평행한 영역과 서로 겹치도록 배치된다. 또한 게이트 배선(1)의 근방에 있어서, 차광막(15)의 일부는 공통 전극(5)의 게이트 배선(1)과 평행한 영역과 겹치도록 형성되어 있다.
도 2와 같이 차광막(15)에는 좌단의 화소에 있어서 절단부(16)가 형성된다. 본 실시예에서는 좌단의 화소를 게이트 단자부 측의 최외 화소로서, 최외 화소내에 차광막(15)의 절단부(16)를 형성하고 있다. 즉, 이 절단부(16)가 형성되어 있는 화소가 가장 게이트 단자부(13)에 가까운 화소이다. 이에 따라 표시 영액 내에 있어서 차광막(15)의 전위를 적정한 상태로 유지할 수 있고, 전 화소에 대하여 잔상이나 표시 얼룩짐 등을 방지할 수 있다. 또, 절단부(16)를 형성하는 화소는 게이트 단자부 근방의 화소인 것이 바람직하고, 게이트 단자부(13)에 가장 가까운 화소인 것이 더욱 바람직하다. 이 구성에 의해, 게이트 드라이버ⅠC로부터의 신호입력 시에 있어서의 게이트 전위의 변동이, 절단부(16)에서 표시 영역측에 배치된 차광막(15)에 파급되는 것을 방지할 수 있고, 차광막(15)의 전위가 흐트러지는 것을 방지할 수 있다. 또한 표시 영역 내에 있어서 차광막(15)에 단선이 일어나는 경우라도, 차광막(15)에 있어서의 게이트 단자 측에서의 전하는 절단부(16)에서 이동을 방해할 수 있다. 따라서, 이 전하는 절단부(16)에서 표시 영역 측으로 이동하지 않기 때문에, 휘선의 발생을 방지할 수 있다. 이에 따라 수율을 향상시킬 수 있다.
절단부(16)가 형성되어 있는 최외 화소에 대해 도 3을 이용하여 설명한다. 도 3은 절단부(16)가 형성되어 있는 화소의 구성을 확대하여 도시하는 평면도이다. 표시 얼룩짐을 저감하기 위해 절단부(16)는 빛 누설이 발생하지 않는 개소에 형성하는 것이 바람직하다. 예를 들면 게이트 배선(1)의 근방에 있어서, 화소 전극(6) 혹은 공통 전극(5)이 게이트 배선(1)과 경사지게 혹은 수직으로 형성되는 영역에 대응하는 위치에 절단부(16)를 배치하면, 절단부(16)로부터 빛 누설이 일어나게된다. 구체적으로는 TFT근방의 영역이다. 이와 같은 영역에서는, 액정이 배향되는 소정의 방향으로부터 기운 전계가 형성되므로, 빛 누설이 일어나기 쉽다. 따라서, 이러한 영역이외에 절단부(16)를 배치하는 것이 바람직하다.
구체적으로는, 게이트 배선(1)과 평행한 방향으로 공통 전극(5) 또는 화소 전극(6)이 형성되는 영역에 대응하는 위치에 차광막(15)의 절단부(16)를 형성 하는 것이 바람직하다. 도 3에 도시하는 구성에서 절단부(16)를 배치함으로써, 액정의 배향 이상(異常)에 동반하는 빛 누설을 방지 할 수 있다.
절단부(16)는 복수의 게이트 배선(1)과 대향 하여 배치된 차광막(15)에 대하여 각각 형성되어 있다. 따라서, 게이트 단자부(13)측의 가장 외측의 화소열에 대하여, 대략 일렬로 절단부(16)가 형성된다. 이 각 화소에 형성된 절단부(16)의 폭은 예를 들면10∼30μm이다. 이 구성에서는 표시영역 외의 BM에 슬릿을 배치한 경우보다도, 표시면 측에서 시인되는 금속 패턴의 면적을 작게 할 수 있다. 즉, 슬릿의 개구부의 면적보다도 복수의 화소에 대하여 형성한 절단부(16)의 총 면적이 작기 때문에, 표시면 측에서 절단부(15)의 배면측의 금속 패턴이 쉽게 시인(視認)되지 않는다. 이에 따라 표시면 측에서의 빛이 금속 패턴으로 반사 하는 것에 기인하는 표시 얼룩짐을 저감 할 수 있다. 또한, 이 구성에서는, 슬릿 패턴의 폭에 대응하여 버스라인의 폭을 벌릴 필요가 없기 때문에 버스라인 폭을 좁게 할 수 있다. 이에 따라, 기생 용량을 저감 할 수 있으며, 표시 품질에 대한 영향을 저감 할 수 있다. 이렇게 절단부(16)를 표시 영역내의 화소에 형성 함으로써, 표 시 품질에 영향을 주지 않으며 차광막의 전위를 적정한 상태로 유지할 수 있다. 따라서, 잔상, 표시 얼룩짐, 휘선의 발생 등이 저감 되고, 표시 품질이 높은 액정표시장치를 제공 할 수 있다.
다음에 TFT어레이 기판(100)의 제조공정에 대해 설명한다. 우선, 도 4(a)와 같이 절연성 기판 위에 Cr, Al, Ti, Ta, Mo, W, Ni, Cu, Au, Ag 등이나 그것들을 주성분으로 하는 합금, 또는 ITO 등의 투광성을 갖는 도전막 또는 그것들의 다층막 등을 스퍼터링법이나 증착법 등에 의해 성막 하고, 사진제판·가공에 의해 게이트 배선(1), 게이트 전극, 공통 용량배선을 형성한다. 다음에 도 4(b)와 같이 질화 실리콘 등으로 이루어지는 게이트 절연막(2)을 형성하고, 또한 비정질Si, 다결정poly-Si 등으로 이루어지는 반도체막(93), n형의 TFT의 경우는 P 등의 불순물을 고농도로 도핑한 n+ 비정질Si, n+ 다결정poly-Si 등으로 이루어지는 콘택트막을, 연속적으로 예를 들면 플라즈마CVD, 상압CVD, 감압CVD법으로 성막 한다. 다음에, 콘택트막 및 반도체막(93)을 섬 형상으로 가공한다.
다음에 도 4(c)와 같이 Cr, Al, Ti, Ta, Mo, W, Ni, Cu, Au, Ag 등이나 그것들을 주성분으로 하는 합금 또는 ITO등의 투광성을 갖는 도전막 또는 그것들의 다층막 등을 스퍼터링법이나 증착법으로 성막 후, 사진 제판과 미세가공기술에 의해 소스 배선(3), 소스 전극, 드레인 전극, 저장용량전극 등을 형성한다. 또한, 소스 전극 및 드레인 전극 혹은 그것들을 형성한 포토레지스트를 마스크로서 콘택트막을 에칭하고, 채널 영역으로부터 제거한다.
다음에, 도 4(d)와 같이 질화 실리콘이나 산화 실리콘, 무기절연막 또는 유 기수지 등으로 이루어지는 절연막(4)을 성막 한다. 이 절연막(4)은, 2회 이상에 걸쳐 성막 되어, 제 1절연막과 제 2절연막이 형성된다. 그 후에 사진제판과 그것에 이어지는 에칭에 의해 콘택트 홀을 형성한다.
마지막으로, 도 4(e)와 같이 Cr, Al, Ti, Ta, Mo, W, Ni, Cu, Au, Ag 등이나 그것들을 주성분으로 하는 합금 또는 ITO 등의 투광성을 갖는 도전막 또는 그것들의 다층막 등을 성막 후, 패터닝 하는 것으로 화소 전극(6), 공통 전극(5)을 형성한다. 이에 따라 도 2 및 도 3에 도시하는 구성을 갖는 TFT어레이 기판(100)이 형성된다. 또한, 이 위에서 예를 들면 폴리이미드로 이루어지는 배향막을 형성하고, 소정의 방향으로 러빙한다.
다음에 CF기판(200)의 구성에 대해서 도 5 및 도 6을 이용하여 설명한다. 도 5(a)는 CF기판(200)의 구성을 도시하는 단면도이며, 차광막(15) 사이의 영역을 차광막(15)과 평행한 방향으로 절단한 단면을 도시하고 있다. 도 5(b)는 CF기판(200)의 구성을 도시하는 평면도이다.
도 6은 CF기판(200)의 구성을 도시하는 단면도이며, 차광막(15)과 수직 방향으로 절단한 단면을 도시하고 있다. 부호 19는 착색층, 20은 오버코트막, 21은 인접하는 착색층이 포개진 중첩부이다.
CF기판(200)은 도 5에 도시한 것과 같이 R, G, B 각각의 착색층(19)과 그 사이에 배치된 차광막(15)을 구비하고 있다. 차광막(15)은 게이트 배선과 평행한 방향에 배치되고, 게이트 배선에 대응 하는 위치에 배치된다. 또한 착색층(19) 위에는 오버코트막(20)이 형성되고 있다. 본 실시예에서는 차광막(15)이 게이트 배선 과 평행한 방향에만 배치되고, 소스 배선(3)과 평행한 방향으로는 배치되지 않는다. 그 때문에 도 5와 같이 각각의 차광막(15) 방향에 인접하는 화소에 대응하는 위치에 있어서 착색층(19)을 포개고, 중첩부(21)를 형성하고 있다. 이 중첩부(21)는 소스 배선(3)과 대응하는 위치에 배치된다.
이 CF기판의 제조공정에 대해 설명한다. 이하의 설명은 CF기판의 제조공정의 일 예를 도시하는 것이다. 우선 투명한 절연성 기판 위에 BM이되는 차광막(15)을 형성하므로, 감광성의 흑색수지를 도포한다. 차광막(15)에는, 예를 들면 카본이 분산되어진 네가티브 타입의 아크릴수지가 이용된다. 감광성 아크릴수지는 포토리소그래피 공정에 의해 패터닝 할 수 있다. 예를 들면 아크릴수지를 스핀 코트 등에 의해 절연성 기판 위에 도포하고, 포토마스크를 이용하여 노광하며, 알칼리성의 현상액으로 현상한다. 이에 따라 게이트 배선(1)에 대응하는 위치에 차광막(15)이 형성되고, 또한 최외 화소가 있는 소정 위치에는 차광막(15)에 절단부(16)가 형성된다.
이 위에서 R의 안료를 기판 위에 도포한다. 그 후에 레지스트 도포, 노광 및 현상 공정에 의해 안료를 패터닝하고, 차광막 사이에 R의 착색층(19)을 형성한다. 이를 G의 착색층(19)과 B의 착색층(19)에도 반복 실행하여, 삼원색의 착색층(19)을 형성한다. 여기에서 빛이 새지 않도록 착색층(19)과 차광막(15)을 오버랩 시킨다. 또한 각각의 착색층을 도 5와 같이 일부를 오버랩 시켜, 중첩부(21)를 형성한다. 또 본 실시예에서는 안료법을 이용했지만, 이에 한정하지 않고 염색법, 전착법 또는 인쇄법 중 어느 것이라도 좋다. 또, R, G, B의 착색층을 형성하는 순 서를 바꿔도 좋다.
또한 투명한 오버코트막(20)을 도포하고, 평탄화 한다. 또한, 그 위에 배향막 (도시하지 않음)을 성막 한다. 그리고 TFT기판의 배향막과 마찬가지로 소성, 러빙 처리를 행한다. 여기서는 소스 배선(3)과 대략 평행한 방향으로 러빙 처리를 행하였다. TFT가 OFF상태에서는, 액정분자가 소스 배선(3)과 대략 평행한 방향으로 배향된다. 또 이 오버코트막(20)은 내열성, 내약품성을 가지며, 착색층(19)을 보호하는 역할도 가지고 있다. 오버코트막과 배향막을 동일막으로 형성해도 좋으며, 다른막으로 형성해도 좋다.
배향막이 각각 형성된 TFT기판(100)과 CF기판(200) 사이에 액정 재료를 주입하는 간극을 배치하기 위한 스페이서를 형성한다. TFT기판(100)과 CF기판(200)을 위치 맞춤한 상태에서 씨일재에 의해 서로 접합하고, 액정 재료를 주입한다. 또한 게이트 드라이버 IC가 게이트 단자부(13)에 배치된 게이트 단자와 접속된다. 마찬가지로 소스 드라이버IC가 소스 단자부(14)에 배치된 소스 단자와 접속된다. 상기와 같은 공정으로 액정표시 패널(10)이 형성된다. 이 액정표시 패널의 배면측에 백 라이트 유닛을 부착하고, 프레임으로 고정 함으로써 액정표시장치가 제조된다.
또, 전술의 설명에서는 간략화를 위해 차광막(15)이 게이트 배선(1)과 평행하게 일정한 폭으로 형성되는 것으로서 도시했지만, 차광막(15)은 빛 누설 영역에 따라 다른 폭을 갖도록 형성 할 수 있다. 예를 들면 TFT 근방, 게이트 배선(1)과 소스 배선과의 교차부, 게이트 배선과 화소 전극과 공통 전극이 근접하는 영역에서는 전계의 흐트러짐에 의한 빛 누설을 방지하기 위해 차광막(15)의 폭을 벌려 배치 해도 좋다.
전술의 실시예에서는 최외 화소에만 절단부(16)를 배치했지만, 절단부(16)를 배치하는 영역은 게이트 단자부(13)의 근방이면 좋다. 또한 게이트 단자부(13)의 근방에 더해서, 게이트 단자부(13)와 반대측 단부의 화소에 대하여 도 3에 도시하는 위치에 절단부(16)를 배치해도 좋다. 또한, 매트릭스 모양으로 형성된 각각의 화소에 대하여 도 3에 도시하는 위치에 절단부(16)를 형성해도 좋다. 또한, 차광막(15)이 소스 배선과 대향 하는 위치에 형성될 경우, 게이트 단자측과 마찬가지로 소스 단자부(14) 근방의 화소에 대하여 절단부(16)를 형성해도 좋다.
본 발명에 의하면 단선을 용이하게 수복 할 수 있는 표시장치 및 그것의 제조 방법을 제공할 수 있다.

Claims (13)

  1. 대향 배치된 제 1기판 및 제 2기판과,
    상기 제 1기판과 상기 제 2기판 사이에 협지된 액정층을 구비한 액정표시장치에 있어서,
    상기 제 1기판은,
    게이트 배선과,
    상기 제 1기판의 단부에 형성되고, 상기 게이트 배선에 공급하는 신호가 입력되는 게이트 단자가 배치된 게이트 단자부와,
    상기 게이트 배선과 절연막을 통해 교차하는 소스 배선과,
    상기 소스 배선과 접속된 스위칭 소자와,
    상기 스위칭 소자를 통해 상기 소스 배선과 접속된 화소 전극과,
    상기 화소 전극과 대향 배치된 공통 전극을 구비하고,
    상기 제 2기판은,
    상기 제 1기판측에 대향해서 제 2기판측에 형성되고, 상기 게이트 배선에 대응하는 위치에 배치된 차광막과,
    상기 게이트 단자부 근방의 화소에 상기 차광막이 절단된 절단부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 게이트 단자부와 반대측의 단부 근방의 화소에 차광막이 절단된 절단부가 또한 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 소스 배선과 상기 게이트 배선과의 교차부로부터 이격된 영역으로서, 상기 게이트 배선과 상기 화소 전극이 평행하게 형성된 영역 또는 상기 게이트 배선과 상기 공통 전극이 평행하게 형성된 영역에 상기 절단부가 배치되는 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서,
    상기 소스 배선과 상기 게이트 배선과의 교차부로부터 이격된 영역으로서, 상기 게이트 배선과 상기 화소 전극이 평행하게 형성된 영역 또는 상기 게이트 배선과 상기 공통 전극이 평행하게 형성된 영역에 상기 절단부가 배치되는 것을 특징으로 하는 액정표시장치.
  5. 대향 배치된 제 1기판 및 제 2기판과,
    상기 제 1기판과 상기 제 2기판 사이에 협지된 액정층을 구비한 액정표시장치에 있어서,
    상기 제 1기판은,
    게이트 배선과,
    상기 게이트 배선과 절연막을 통해 교차하는 소스 배선과,
    상기 제 1기판의 단부에 형성되고, 상기 소스 배선에 공급하는 신호가 입력되는 소스 단자가 배치된 소스 단자부와,
    상기 소스 배선과 접속된 스위칭 소자와,
    상기 스위칭 소자를 통해 상기 소스 배선과 접속된 화소 전극과,
    상기 화소 전극과 대향 배치된 공통 전극을 구비하고,
    상기 제 2기판은,
    상기 제 1기판측에 대향해서 제 2기판측에 형성되고, 상기 소스 배선에 대응하는 위치에 배치된 차광막과,
    상기 소스 단자부 근방의 화소에 상기 차광막이 절단된 절단부를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서,
    상기 소스 단자부와 반대측의 단부 근방의 화소에 차광막이 절단된 절단부가 또한 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 절단부가 표시 영역의 가장 외측의 화소에 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    모든 화소가 상기 차폐막이 절단된 절단부를 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 7항에 있어서,
    모든 화소가 상기 차폐막이 절단된 절단부를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 차광막이 감광성 수지에 의해 형성되고,
    상기 감광성 수지를 노광, 현상 함으로써 상기 절단부가 형성되는 것을 특징 으로 하는 액정표시장치.
  11. 제 7항에 있어서,
    상기 차광막이 감광성 수지에 의해 형성되고,
    상기 감광성 수지를 노광, 현상 함으로써 상기 절단부가 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 8항에 있어서,
    상기 차광막이 감광성 수지에 의해 형성되고,
    상기 감광성 수지를 노광, 현상 함으로써 상기 절단부가 형성되는 것을 특징으로 하는 액정표시장치.
  13. 제 9항에 있어서,
    상기 차광막이 감광성 수지에 의해 형성되고,
    상기 감광성 수지를 노광, 현상 함으로써 상기 절단부가 형성되는 것을 특징으로 하는 액정표시장치.
KR1020050035464A 2004-04-30 2005-04-28 액정표시장치 KR100807204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004135424A JP4593161B2 (ja) 2004-04-30 2004-04-30 液晶表示装置
JPJP-P-2004-00135424 2004-04-30

Publications (2)

Publication Number Publication Date
KR20060047575A KR20060047575A (ko) 2006-05-18
KR100807204B1 true KR100807204B1 (ko) 2008-02-28

Family

ID=35186674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050035464A KR100807204B1 (ko) 2004-04-30 2005-04-28 액정표시장치

Country Status (4)

Country Link
US (1) US7453535B2 (ko)
JP (1) JP4593161B2 (ko)
KR (1) KR100807204B1 (ko)
TW (1) TW200600940A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169256A (zh) * 2011-05-09 2011-08-31 深圳市华星光电技术有限公司 液晶显示器、彩色滤光片基板、薄膜晶体管基板及其制法
JP5845035B2 (ja) * 2011-09-28 2016-01-20 株式会社ジャパンディスプレイ 液晶表示装置
CN103543562B (zh) * 2012-07-12 2016-02-03 瀚宇彩晶股份有限公司 水平电场液晶显示器的像素结构
CN103472605A (zh) * 2013-09-13 2013-12-25 合肥京东方光电科技有限公司 一种阵列基板及其驱动方法、显示装置
CN104317125A (zh) * 2014-11-13 2015-01-28 合肥鑫晟光电科技有限公司 一种显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337349A (ja) * 2000-05-23 2001-12-07 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその修理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322221U (ko) * 1989-07-14 1991-03-07
JPH04319913A (ja) * 1991-04-19 1992-11-10 Koudo Eizou Gijutsu Kenkyusho:Kk 表示装置
JP2878039B2 (ja) * 1992-07-29 1999-04-05 東京応化工業株式会社 感光性樹脂組成物
JPH08254712A (ja) 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
TW477905B (en) * 1995-06-14 2002-03-01 Hitachi Ltd Liquid crystal display device formed of high resistance black matrix with wide view angle
JP3039517B2 (ja) * 1998-06-19 2000-05-08 日本電気株式会社 アクティブマトリクス液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337349A (ja) * 2000-05-23 2001-12-07 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその修理方法

Also Published As

Publication number Publication date
TW200600940A (en) 2006-01-01
JP4593161B2 (ja) 2010-12-08
KR20060047575A (ko) 2006-05-18
US7453535B2 (en) 2008-11-18
US20050243236A1 (en) 2005-11-03
JP2005316236A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
KR100805287B1 (ko) 박막 트랜지스터 기판, 액정표시장치용 기판 및 액정표시장치용 기판의 제조 방법
KR100634768B1 (ko) 액정표시장치
US7515230B2 (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
US7342252B2 (en) Thin film transistor array substrate and fabricating method thereof
US6445435B1 (en) In-plane switching mode liquid cystal display device having common electrode on passivation layer
US20130242221A1 (en) Liquid crystal display device of lateral electric field type
EP1647857B1 (en) Liquid crystal display device and method of manufacturing the same
US7483106B2 (en) In-plane switching liquid crystal display device
US20070146605A1 (en) Method of fabricating array substrate for in-plane switching liquid crystal display device
US20130242222A1 (en) Liquid crystal display device
KR100807204B1 (ko) 액정표시장치
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR20080038590A (ko) 박막트랜지스터 기판 및 그 제조방법
KR20070002779A (ko) 액정 표시패널 및 그 제조방법
JP4121357B2 (ja) 液晶表示装置
JP4750072B2 (ja) 液晶表示装置の製造方法
US6822717B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
JP2008065214A (ja) 液晶装置の製造方法
WO2011142070A1 (ja) 液晶表示装置
US20020008826A1 (en) In-plane switching mode liquid crystal display device
KR20060078460A (ko) 액정표시장치 및 그 제조방법
KR20050080564A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee