KR100806846B1 - 비정질 실리콘 박막의 결정화 방법 - Google Patents

비정질 실리콘 박막의 결정화 방법 Download PDF

Info

Publication number
KR100806846B1
KR100806846B1 KR1020070005608A KR20070005608A KR100806846B1 KR 100806846 B1 KR100806846 B1 KR 100806846B1 KR 1020070005608 A KR1020070005608 A KR 1020070005608A KR 20070005608 A KR20070005608 A KR 20070005608A KR 100806846 B1 KR100806846 B1 KR 100806846B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
substrate
metal
Prior art date
Application number
KR1020070005608A
Other languages
English (en)
Inventor
이준신
황성현
정성욱
박형준
이정인
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070005608A priority Critical patent/KR100806846B1/ko
Application granted granted Critical
Publication of KR100806846B1 publication Critical patent/KR100806846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법에 있어서 비정질 실리콘 박막이 증착된 기판을 저온 상태에서 상기 촉매 금속을 포함하는 용액으로 코팅한 후 이를 열처리하여 비정질 실리콘 박막을 결정화 하는 방법에 관한 것으로, 촉매 금속을 포함하는 금속 용액을 제조하는 제1단계, 상기 제1단계에서 제조된 금속 용액으로 비정질 실리콘 박막이 증착된 기판을 코팅하는 제2단계 및 상기 제2단계에서 코팅된 기판을 열처리하여 비정질 실리콘 박막을 결정화하는 제3단계를 포함한다.
상기와 같은 촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법을 이용하는 것에 의하여 종래의 결정화 방법과 비교하여 결정화 과정이 현저하게 단순해지고 그 결과 제품의 생산 수율을 향상시킬 수 있으며, 제품의 생산 비용 저감 및 기판의 변형이나 손상을 방지할 수 있다.
결정화, 촉매 금속

Description

비정질 실리콘 박막의 결정화 방법{Crystallization Method of Amorphous Silicon Thin Film}
도 1은 박막 트랜지스터를 제조하기 위한 기판의 상부에 비정질 실리콘 박막이 증착된 상태를 나타낸 단면도이다.
도 2는 본 발명의 일실시예에 따라 비정질 실리콘 박막이 증착된 기판을 니켈 용액으로 코팅한 상태를 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따라 비정질 실리콘 박막이 증착된 기판을 니켈 용액으로 코팅할 때 시간-코팅두께의 관계를 나타낸 그래프이다.
도 4는 본 발명의 일실시예에 따라 비정질 실리콘 박막에 니켈 입자가 코팅된 기판을 열처리 하는 상태를 나타내는 단면도이다.
도 5는 본 발명의 일실시예에 따라 열처리가 완료된 후 비정질 실리콘 박막이 결정질 실리콘 박막으로 변화된 상태를 나타내는 단면도이다.
도 6은 본 발명의 일실시예에 따른 비정질 실리콘 박막의 결정화 공정을 나타낸 공정도이다.
도 7a와 도 7b는 각각 종래의 고상 결정화(SPC) 방법에 의해 결정화된 실리콘 박막과 본 발명에 따른 방법에 의해 결정화된 실리콘 박막의 결정화도를 라만 분광기로 측정한 결과를 나타낸 그래프이다.
**도면에 사용된 주요부호에 대한 설명**
101 : 기판 102 : 버퍼층
103 : 비정질 실리콘 박막 104 : 니켈 입자
105 : 결정질 실리콘 박막
본 발명은 비정질 실리콘 박막의 결정화 방법에 관한 것으로서, 특히 촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법에 있어서 비정질 실리콘 박막이 증착된 기판을 저온 상태에서 상기 촉매 금속을 포함하는 용액으로 코팅한 후 이를 열처리하여 비정질 실리콘 박막을 결정화 하는 방법에 관한 것이다.
능동형 유기 발광 다이오드(active matrix organic light emitting diode, AMOLED)와 같은 디스플레이 장치에서 스위칭 소자로 널리 사용되고 있는 박막 트랜지스터(thin film transistor)는 유리 기판위에 실리콘 박막을 증착시키는 과정을 필요로 한다.
이때, 박막을 형성하는 실리콘은 그 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 구별되는데, 이 중 비정질 실리콘이 결정질 실리콘 보다 낮은 온도에서 증착이 가능한 특성을 가지 므로 일반적으로 박막 형성단계에서는 고온에 의한 유리 기판의 변형이나 손상을 방지하기 위해 저온에서 비정질 실리콘을 증착하는 방식을 이용한다.
그러나, 비정질 실리콘을 사용하는 박막 트랜지스터는 결정질 실리콘을 사용하는 경우보다 채널영역에서 캐리어(carrier)의 이동도가 낮아서 디스플레이 장치의 전기적 특성을 저하시키는 단점이 있기 때문에, 이를 해소하기 위하여 기판 상에 형성된 비정질 실리콘 박막을 결정화하는 단계를 거치게 된다.
이러한 비정질 실리콘 막을 결정화하는 방법으로는 한국공개특허 제1999-024437호에 개시된 바와 같이 기판에 증착된 막질에 실리콘 이온을 주입한 후 약 600°C 이하의 온도에서 수십 시간 어닐링(annealing)하여 결정화하는 고상결정화(solid phase crystallization, SPC) 방법이나 비정질 실리콘 박막에 레이저를 조사하여 박막을 용융상태로 만든 후 이를 냉각시켜 결정으로 석출되도록 하는 레이저 결정화 방법, 또는 최근에 개발된 촉매 금속을 비정질 실리콘 막에 증착하거나 주입하여 결정화하는 금속 유도 결정화(metal induced crystallization, MIC) 방법 등이 일반적으로 사용되고 있다.
그러나, 종래의 결정화 방법 중 고상결정화 방법은 이온 주입과정과 장시간의 어닐링 시간이 필요하기 때문에 결정화 과정이 복잡하여 생상성이 낮고 고온에서 장시간의 열처리를 하기 때문에 기판의 변형이 발생한다는 문제점이 있고, 레이저 결정화 방법은 고가의 레이저 장비를 필요로 하기 때문에 제품의 제조원가를 상승시키고 한 번에 하나의 기판에 대해서만 작업을 하기 때문에 생산성이 낮다는 문제점이 있다.
또한, 금속 유도 결정화 방법의 경우에도 촉매 금속을 기상 증착 방식이나 스퍼터링(sputtering) 방식으로 증착하여야 하기 때문에 고가의 장비가 필요하고 증착 과정이 복잡하여 생산성이 낮다는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 비정질 실리콘 박막의 결정화 방법에 있어서 종래의 결정화 방법과 비교하여 보다 경제적이고 단순화된 공정에 의하여 결정화하는 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 상기 결정화 과정에서 실리콘 박막이 증착된 기판에 발생되는 열에 의한 변형이나 손상을 방지할 수 있는 결정화 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 비정질 실리콘 박막의 결정화 방법은 촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법에 있어서, 상기 촉매 금속을 포함하는 금속 용액을 제조하는 제1단계, 상기 제1단계에서 제조된 금속 용액으로 비정질 실리콘 박막이 증착된 기판을 코팅하는 제2단계 및 상기 제2단계에서 코팅된 기판을 열처리하여 비정질 실리콘 박막을 결정화하는 제3단계를 포함하는 것을 특징으로 한다.
또한, 상기 제1단계의 금속 용액은 촉매 금속을 용해하는 용매물질과 용해된 촉매 금속을 상기 기판에 접착시키는 접착물질을 더 포함하는 것을 특징으로 한다.
또한, 상기 제1단계에서 금속 용액에 포함되는 촉매 금속은 니켈(Ni)인 것을 특징으로 한다.
또한, 상기 제1단계에서 금속 용액은 염화니켈(NiCl2.4H2O), 구연산나트륨(Na3C6H5O7.2H2O), 염화암모늄(NH4Cl), 하이포아인산 나트륨(NaH2PO2.2H2O), 암모니아수 및 DI 워터를 포함하는 것을 특징으로 한다.
또한, 상기 제2단계에서 기판의 코팅은 제1단계에서 제조된 금속 용액을 미리 설정된 온도로 유지한 상태에서 미리 설정된 시간 동안 상기 기판을 상기 금속 용액에 담구어 이루어지는 것을 특징으로 한다.
또한, 상기 미리 설정된 온도는 70℃ ~ 80℃ 이고, 상기 미리 설정된 시간은 10초 ~ 20초 인 것을 특징으로 한다.
또한, 상기 제2단계는 기판의 코팅이 완료된 후 DI 워터를 이용하여 기판을 세정하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제3단계의 열처리는 알티피(rapid thermal processing, RTP) 공정으로 이루어지는 것을 특징으로 한다.
또한, 상기 열처리 시간은 40분 ~ 100분 인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 박막 트랜지스터를 제조하기 위한 기판의 상부에 비정질 실리콘 박막이 증착된 상태를 나타낸 단면도이다.
실리콘 박막을 증착하기에 앞서 유리와 같은 절연소재로 이루어진 기판(101) 상부에 질화실리콘 또는 산화실리콘을 증착하여 단층 또는 복층의 버퍼(buffer)층(102)을 형성하는데, 상기 버퍼층(102)은 실리콘 박막의 결정화 단계를 수행하는 과정에서 기판(101) 내부에 존재하는 수분 또는 이온 등의 불순물이 실리콘 박막으로 흡수되어 박막 트랜지스터의 전기적 특성을 저하시키는 것을 방지하기 위해 형성하는 것으로 필요에 따라 선택적으로 형성할 수 있다.
상기 버퍼층(102)이 형성되면 그 상부에 화학 기상 증착법(chemical vapor deposition, CVD) 또는 물리 기상 증착법(physical vapor deposition, PVD) 등을 이용하여 실리콘 박막을 증착하게 되는데, 이 경우 전술한 바와 같이 기판의 변형이나 손상을 방지하기 위하여 저온 증착법을 사용하기 때문에 비정질의 실리콘 박막(103)이 증착된다.
도2는 비정질 실리콘 박막(103)이 증착된 기판을 촉매 금속을 포함하는 금속 용액으로 코팅한 상태를 나타낸 단면도로서, 기판의 코팅에 의하여 비정질 실리콘 박막(103) 상부에 소량의 금속 입자가 부착되어 있는 상태를 나타낸다.
이때, 촉매 금속이라 함은 금속 유도 결정화 방법(MIC)을 이용하는 비정질 실리콘 박막(103)의 결정화 과정에 있어서 비정질 실리콘 박막(103)이 결정질 실리콘 박막으로 변화되도록 유도하는 금속을 의미한다.
이러한 촉매 금속으로 주로 사용되는 것은 니켈(Ni), 파라듐(Pd), 티탄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 몰리브덴(Mo), 르테리움(Ru), 로듐(Rh), 카드뮴(Cd) 또는 백금(Pt) 등이 있는데, 본 실시예에서는 촉매 금속으로 니켈(Ni)을 사용하는 경우를 일예로 하여 기판(101)의 코팅 과정을 설명한다.
기판(101)을 니켈 입자(104)로 코팅하기 위해서 먼저 니켈 용액을 제조하여야 하는데, 이러한 니켈 용액은 니켈, 상기 니켈을 용해하는 용매물질 및 상기 용매물질에 용해된 니켈 입자(104)를 비정질 실리콘 박막(103)에 접착시키는 접착물질을 포함하여 이루어지며, 이때 니켈은 용매물질에 용해가 용이하도록 분말 상태로 사용하는 것이 바람직하다.
본 실시예에서는 일예로서 염화니켈(NiCl2.4H2O), 구연산나트륨(Na3C6H5O7.2H2O), 염화암모늄(NH4Cl), 하이포아인산 나트륨(NaH2PO2.2H2O), 암모니아수 및 DI 워터(deionized water)를 포함하여 니켈 용액을 제조하였다.
이때, 염화니켈은 니켈 입자(104)를 공급하는 파우더이고, 하이포아인산 나트륨은 니켈 입자(104)와 비정질 실리콘 박막(103) 사이의 접착성을 활성화 시키는 기능을 하며, 그 외의 구성요소는 용매로서의 기능을 수행한다.
상기 니켈 용액의 제조가 완료되면 결정화 하고자 하는 기판(101)을 상기 니켈 용액에 담구어 비정질 실리콘 박막(103)에 소량의 니켈 입자(104)가 코팅되도록 하는데, 이때 니켈 용액을 설정온도로 유지한 상태에서 설정시간 동안 기판(101)을 담구어 두어야 한다.
본 발명은 비금속 물질 중에서 금속 입자와의 결합력이 높은 물질은 전도성과 절연성을 모두 구비한 반도체 물질임을 이용한 것으로, 상기 코팅 과정에서 니켈 용액에 기판(101)을 담구어 두면 기판(101)과 그 상부의 버퍼층(102)에는 니켈 입자(104)의 코팅이 발생하지 않고 최상부의 비정질 실리콘 박막(103)에 대해서만 니켈 입자(104)의 코팅이 이루어지는 것을 실험적으로 확인하였다.
또한, 상기 설정온도와 설정시간은 니켈 용액에 포함되어 있는 니켈 입자(104)를 비정질 실리콘 박막(103)에 결정화가 일어나기 적합한 두께로 코팅되기 위해 필요한 온도와 시간으로, 이는 실험적으로 미리 구하여지는 값이다.
본 실시예에서는 니켈 용액의 온도를 변화시켜 가면서 코팅 과정을 수행하였는데, 70℃ 미만의 온도에서는 코팅이 잘 이루어지지 않았고 80℃를 초과한 온도에서는 코팅 두께가 과도하게 두꺼워져서 두 경우 모두 결정화가 잘 이루어지지 않는 현상을 나타내었다.
도3에는 니켈 용액의 온도를 75℃로 고정한 상태에서 기판(101)을 상기 니켈 용액에 담근 시간에 따른 비정질 실리콘 박막(103)에 코팅되는 니켈 입자(104)의 양을 나타낸 그래프이며, 실험 결과 코팅시간이 10초 내지 20초 일 때 결정화가 가장 잘 이루어지는 것으로 나타났다.
촉매 금속을 고진공 및 고온 상태에서 기상 증착하는 종래의 금속 유도 결정화 방법(MIC)과는 달리 본 발명에 따른 결정화 방법은 고온에 의한 기판(101)의 변형이나 손상이 발생되지 않을 정도의 저온(일예로 75℃) 상태에서 니켈 용액 속에 단순히 기판(101)을 담구어 두기만 하여 니켈 코팅이 이루어지는 방식이기 때문에 코팅 과정이 종래의 증착 과정에 비하여 현저히 단순해질 뿐만 아니라 고가의 장비를 필요로 하지 않으며, 또한 고온에 의한 기판(101)의 변형이나 손상을 방지할 수 있다는 장점이 있다.
도4는 비정질 실리콘 박막(103)에 니켈 입자(104)가 코팅된 기판(101)을 열처리 하는 상태를 나타내는 단면도이며, 도5는 열처리가 완료된 후 비정질 실리콘 박막(103)이 결정질 실리콘 박막(105)으로 변화된 상태를 나타내는 단면도이다.
상기 열처리는 로 공정, 알티피(rapid thermal processing, RTP) 공정, UV 공정 등 공지된 방식 중 어느 하나에 의하여 바람직하게 구현될 수 있으며, 본 실시예에서는 알티피 공정을 적용하였으며 실험 결과 일반적인 열처리 온도인 600℃에서 열처리 시간이 40분 이상일 때 최적의 결정화가 발생하였으며 이후 60분을 경과하면 비슷한 수준이 유지되는 것으로 나타났다.
도4에 나타낸 바와 같이 기판(101)을 열처리하면 니켈 입자(104)가 댕글링 결합(dangling bonding)과 같은 비정질 실리콘 박막(103) 내부 구조상의 미세 결함으로 침투하여 결정화의 핵인 시드(seed, 미도시)를 형성하는데, 본 실시예에서는 비정질 실리콘 박막(103) 내부에 생성되는 니켈 실리사이드가 시드가 된다.
일단 시드가 형성되면 상기 시드를 중심으로 결정이 성장하여 도5에 나타낸 바와 같이 비정질 실리콘 박막(103)이 안정된 구조의 결정질 실리콘 박막(104)으로 변화하게 된다.
한편, 전술한 결정화 단계에서 불순물에 의한 부효과를 방지하기 위해 니켈 입자(104)의 코팅이 완료된 후 DI 워터를 이용하여 상기 코팅된 기판(101)을 세정 하는 단계를 더 거치는 것이 바람직하다.
도6은 본 발명의 일실시예에 따른 비정질 실리콘 박막의 결정화 공정을 나타낸 공정도이다.
전술한 바와 같이 촉매 금속인 니켈을 포함하는 용액을 제조하는 단계를 거친 후(S201), 상기 S10 단계에서 생성된 니켈 용액으로 비정질 실리콘 박막(103)이 증착된 기판(101)을 코팅하는 단계를 수행한다(S202).
상기 S202 단계가 완료되면 DI 워터와 같은 세정수를 이용하여 코팅된 기판(101)을 세정하여 코팅과정에서 유입된 불순물을 제거하고(S203), S203 단계에서 세정된 기판(101)을 열처리하여 비정질 실리콘 박막(103)을 결정화한다(S204).
도7a와 도7b는 각각 종래의 고상결정화(SPC) 방법에 의해 결정화된 실리콘 박막과 본 발명에 따른 방법에 의해 결정화된 실리콘 박막의 결정화도를 라만 분광기로 측정한 결과를 나타낸 그래프이다.
상기 그래프 상의 세로 축은 생성된 결정의 분포가 균일한지 여부를 나타내는 결정화도를 의미하는데, 결정화도가 우수할수록(즉, 결정 분포가 균일해 질수록) 피크의 값이 증가하는 특성을 나타낸다.
도7a와 도7b에 나타낸 바와 같이 고가의 장비와 복잡한 과정을 필요로 하는 종래의 고상결정화 방법에 의해 생성된 실리콘 박막의 결정화도는 약 1700(a.u.)임에 반하여, 본 발명에 따른 결정화 방법에 의해 생성된 실리콘 박막의 결정화도의 크기는 약 2000(a.u.)수준으로 고상결정화 방법보다 오히려 결정화도가 더 우수한 것으로 나타났다.
이상에서는 박막 트랜지스터에 적용되는 실리콘 박막을 결정화하는 방법을 일예로서 설명하였으나. 본 발명에 따른 결정화 방법은 필요에 따라 비휘발성 메모리 등에 대해서도 적용이 가능하다.
이상에서 설명한 바와 같이 본 발명에 따른 비정질 실리콘 박막의 결정화 방법은 촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법에 있어서, 70℃ ~ 80℃ 정도의 저온 상태에서 비정질 실리콘 박막이 증착된 기판을 상기 촉매 금속을 포함하는 금속 용액에 단순히 일정 시간 동안 담구어 둠으로써 금속 입자를 실리콘 박막에 코팅하고, 코팅된 기판을 통상의 방식으로 열처리하여 결정화하는 방식이기 때문에 종래의 결정화 방법과 비교하여 결정화 과정이 현저하게 단순해지고 그 결과 제품의 생산 수율을 향상시킬 수 있다는 장점이 있다.
또한, 종래의 레이저 결정화 방법이나 금속 유도 결정화 방법과 달리 레이저 조사 장비 또는 금속 입자의 증착장비 등을 필요로 하지 않기 때문에 제품의 생산 비용을 저감할 수 있다는 장점과, 저온 상태에서 금속 입자를 코팅하는 방식이기 때문에 금속 유도 결정화 방법과 비교할 때 고온에 의한 기판의 변형이나 손상을 방지할 수 있다는 장점이 있다.

Claims (9)

  1. 촉매 금속을 이용한 비정질 실리콘 박막의 결정화 방법에 있어서,
    상기 촉매 금속을 포함하는 금속 용액을 제조하는 제1단계,
    상기 제1단계에서 제조된 금속 용액으로 비정질 실리콘 박막이 증착된 기판을 코팅하는 제2단계, 및
    상기 제2단계에서 코팅된 기판을 열처리하여 비정질 실리콘 박막을 결정화하는 제3단계를 포함하되,
    상기 금속 용액은 촉매 금속을 용해하는 용매물질과 용해된 촉매 금속을 상기 기판에 접착시키는 접착물질을 더 포함하는 비정질 실리콘 박막의 결정화 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1단계에서 금속 용액에 포함되는 촉매 금속은 니켈(Ni)인 비정질 실리콘 박막의 결정화 방법.
  4. 제3항에 있어서,
    상기 제1단계에서 금속 용액은 염화니켈(NiCl2.4H2O), 구연산나트륨(Na3C6H5O7.2H2O), 염화암모늄(NH4Cl), 하이포아인산 나트륨(NaH2PO2.2H2O), 암모니아수 및 DI 워터를 포함하는 비정질 실리콘 박막의 결정화 방법.
  5. 제4항에 있어서,
    상기 제2단계에서 기판의 코팅은 제1단계에서 제조된 금속 용액을 미리 설정된 온도로 유지한 상태에서 미리 설정된 시간 동안 상기 기판을 상기 금속 용액에 담구어 이루어지는 비정질 실리콘 박막의 결정화 방법.
  6. 제5항에 있어서,
    상기 미리 설정된 온도는 70℃ ~ 80℃ 이고, 상기 미리 설정된 시간은 10초 ~ 20초인 비정질 실리콘 박막의 결정화 방법.
  7. 제6항에 있어서,
    상기 제2단계는 기판의 코팅이 완료된 후 DI 워터를 이용하여 기판을 세정하는 단계를 더 포함하는 비정질 실리콘 박막의 결정화 방법.
  8. 제7항에 있어서,
    상기 제3단계의 열처리는 알티피(rapid thermal processing, RTP) 공정에 의 해 이루어지는 비정질 실리콘 박막의 결정화 방법.
  9. 제8항에 있어서,
    상기 열처리 시간은 40분 ~ 100분 인 비정질 실리콘 박막의 결정화 방법.
KR1020070005608A 2007-01-18 2007-01-18 비정질 실리콘 박막의 결정화 방법 KR100806846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070005608A KR100806846B1 (ko) 2007-01-18 2007-01-18 비정질 실리콘 박막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005608A KR100806846B1 (ko) 2007-01-18 2007-01-18 비정질 실리콘 박막의 결정화 방법

Publications (1)

Publication Number Publication Date
KR100806846B1 true KR100806846B1 (ko) 2008-02-22

Family

ID=39383154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005608A KR100806846B1 (ko) 2007-01-18 2007-01-18 비정질 실리콘 박막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100806846B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101591804B (zh) * 2009-06-26 2011-08-31 上海大学 高温液相加热晶化方法及设备
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085329A (ja) 1999-09-17 2001-03-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005005303A (ja) 2003-06-09 2005-01-06 Sharp Corp 溶液塗布方法および溶液塗布装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085329A (ja) 1999-09-17 2001-03-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005005303A (ja) 2003-06-09 2005-01-06 Sharp Corp 溶液塗布方法および溶液塗布装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101591804B (zh) * 2009-06-26 2011-08-31 上海大学 高温液相加热晶化方法及设备
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法

Similar Documents

Publication Publication Date Title
US8546248B2 (en) Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
JP5231497B2 (ja) 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
US7390727B2 (en) Polycrystalline silicon film containing Ni
KR101304286B1 (ko) 다결정층 제조방법
CN100536075C (zh) 制造薄膜晶体管的方法
KR100806846B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
US20080116461A1 (en) Semiconductor device and manufacturing method thereof
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
CN100539023C (zh) 半导体元件及其制作方法
JP2009135488A (ja) シリコンの結晶化方法
CN1983571B (zh) 多晶硅层、使用其的平板显示器及其制造方法
TWI455186B (zh) Fabrication of metal - induced crystals by ion implantation
KR100870111B1 (ko) 반도체의 결정성장 방법
JP2017045974A (ja) ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子
US10053364B2 (en) Heat treatment method and the product prepared therefrom
US20050241931A1 (en) Methods of manufacturing polycrystalline silicon thin film
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
JP2006332299A (ja) ハロゲン化アルミニウムと異種金属又は金属化合物とを含む混合雰囲気における多結晶シリコン薄膜の製造方法
JP2003007716A (ja) 半導体装置およびその製造方法
JP2000031057A (ja) 半導体装置の製造方法
KR100272249B1 (ko) 더블레이어타입게이트전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee