KR100798665B1 - 풀-다운 검출 장치 및 풀-다운 검출 방법 - Google Patents

풀-다운 검출 장치 및 풀-다운 검출 방법 Download PDF

Info

Publication number
KR100798665B1
KR100798665B1 KR1020060017462A KR20060017462A KR100798665B1 KR 100798665 B1 KR100798665 B1 KR 100798665B1 KR 1020060017462 A KR1020060017462 A KR 1020060017462A KR 20060017462 A KR20060017462 A KR 20060017462A KR 100798665 B1 KR100798665 B1 KR 100798665B1
Authority
KR
South Korea
Prior art keywords
field
pixel
pull
comparator
change
Prior art date
Application number
KR1020060017462A
Other languages
English (en)
Other versions
KR20060093679A (ko
Inventor
가즈히로 후지
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060093679A publication Critical patent/KR20060093679A/ko
Application granted granted Critical
Publication of KR100798665B1 publication Critical patent/KR100798665B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47H—FURNISHINGS FOR WINDOWS OR DOORS
    • A47H13/00—Fastening curtains on curtain rods or rails
    • A47H13/04—Fastening curtains on curtain rods or rails by hooks, e.g. with additional runners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • H04N7/0115—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard with details on the detection of a particular field or frame pattern in the incoming video signal, e.g. 3:2 pull-down pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/87—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving scene cut or scene change detection in combination with video compression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

풀-다운 검출 장치는 다음 필드와 현재 필드 사이에 픽셀 변화가 존재하는 지를 판정하기 위하여 다음 필드와 현재 필드 사이의 픽셀 비교 및 다음 필드와 현재 필드에서 수평 픽셀 비교를 적어도 수행하는 픽셀 비교기, 픽셀 비교기에서의 판정 결과에 기초하여 다음 필드와 현재 필드 사이의 이미지 변화의 존재를 판정하는 필드 비교기, 필드 비교기에서의 판정 결과의 이력에 기초하여 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성되었는지를 판정하는 풀-다운 판정기 (pull-down determinator) 를 포함한다.
풀-다운 검출 장치, 풀-다운 검출 방법, 픽셀 비교기, 필드 비교기, 풀-다운 판정기

Description

풀-다운 검출 장치 및 풀-다운 검출 방법{PULL-DOWN DETECTION APPARATUS AND PULL-DOWN DETECTION METHOD}
도 1 은 발명의 실시형태에 따른 프로그레시브 변환 장치 (progressive conversion apparatus) 의 블록 다이어그램.
도 2 는 발명의 실시형태에 따른 2-2 풀-다운 검출 장치의 블록 다이어그램.
도 3a 및 도 3b 는 풀-다운 검출에서 참조 픽셀을 기술하기 위한 도면.
도 4 는 발명의 실시형태에 따른 2-2 풀-다운 검출 장치의 동작 플로차트.
도 5 는 입력 신호 프로세서의 구성예를 도시한 블록 다이어그램.
도 6 은 픽셀 비교기의 구성예를 도시한 블록 다이어그램.
도 7 은 필드 비교기의 구성예를 도시한 블록 다이어그램.
도 8 은 풀-다운 판정기 (pull-down determinator) 의 구성예를 도시한 블록 다이어그램.
도 9 는 풀-다운 판정기에서의 임계값 변화 동작의 플로 차트.
도 10 은 발명의 실시형태에 따른 프로그레시브 변환 장치의 블록 다이어그램.
도 11 은 발명의 실시형태에 따른 2-2 풀-다운 검출 장치의 블록 다이어그램.
도 12 는 입력 신호 프로세서의 구성예를 도시한 블록 다이어그램.
도 13 은 픽셀 비교기의 구성예를 도시한 블록 다이어그램.
도 14 는 발명의 실시형태에 따른 프로그레시브 변환 장치의 블록 다이어그램.
도 15 는 발명의 실시형태에 따른 2-2 풀-다운 검출 장치의 블록 다이어그램.
도 16 은 입력 신호 프로세서의 구성예를 도시한 블록 다이어그램.
도 17 은 픽셀 비교기의 구성예를 도시한 블록 다이어그램.
도 18a 은 종래의 2-2 풀-다운 검출 장치의 블록 다이어그램.
도 18b 는 종래의 풀-다운 검출에서의 참조 픽셀을 설명하기 위한 도면.
도 19 는 역 풀-다운 프로세싱을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
3: 필드 선택기 4: 프로그레시브 필터
5: 출력 선택기 6: 업-스캔 컨버터
10: 2-2 풀-다운 검출 장치 11: 입력 신호 프로세서
12: 픽셀 비교기 13: 필드 비교기
14: 풀-다운 판정기 127: 이미지 변화 판정기
131: 영역 선택기 132: 카운터
133: 필드 변화 판정기
본 발명은 인터레이스 (interlace) 비디오 신호가 풀-다운 프로세싱에 의해 생성되었는지를 검출하기 위한 풀-다운 검출 장치 및 풀-다운 검출 방법에 관한 것이다.
24 프레임/초로 기록된 상업용 필름을 60 필드/초의 NTSC 비디오 신호로 변환할 때, 원래 이미지의 2 프레임으로부터 5 필드를 생성하는 2-3 풀-다운 프로세싱이 수행된다. 24 프레임/초로 기록된 상업용 필름을 50 필드/초의 PAL 비디오 신호로 변환하거나, 30 프레임/초로 기록된 상업용 필름을 60 필드/초의 NTSC 비디오 신호로 변환할 때, 원래 이미지의 1 프레임으로부터 2 필드를 생성하는 2-2 풀-다운 프로세싱이 수행된다.
반면에, 60 필드/초의 NTSC 신호 및 50 필드/초의 PAL 신호와 같은 인터레이스 비디오 신호를 디스플레이할 때, 인터레이스 비디오 신호를 프로그레시브 비디오 신호로 변환하는 인터레이스/프로그레시브 (interlace/progressive) 변환 (이하 IP 변환이라 한다) 이 요구된다. IP 변환은 인터레이스 비디오 신호의 미싱 라인 (missing line) 을 생성하여 프로그레시브 신호를 생성한다.
IP 변환에서, 미싱 라인의 픽셀 데이터를 생성하는 방법에는 인트라-필드 보간 (intra-field interpolation) 및 인터-필드 보간 (inter-field interpolation) 이 있다. 인트라-필드 보간은 미싱 라인의 픽셀 데이터를 미싱 라인에 인접한 두 라인의 픽셀 데이터로부터 보간한다. 인터-필드 보간은 미싱 라인의 픽셀 데이터를 두 연속 필드의 라인의 픽셀 데이터로부터 보간한다.
그러나, 2-2 풀-다운 프로세싱과 같은 풀-다운 프로세싱에 의해 생성된 인터레이스 신호 (이하 풀-다운 신호라 한다) 에 인트라-필드 보간을 하는 IP 변환을 수행하는 것은 획득된 프레임 신호가 풀-다운 변환 전의 원래 이미지보다 낮은 수직 해상도를 가지게 한다. 또한, 인터-필드 보간에서, 상이한 프레임으로부터 생성된 두 필드를 이용하여 프레임 신호를 생성하는 것은 콤 노이즈 (comb noise) 와 같은 것들로 인하여 이미지의 품질이 열화되도록 한다.
풀-다운 프로세싱에 의해 생성된 인터레이스 신호에 대한 IP 변환을 수행할 때 이미지 품질 열화를 피하기 위하여, 동일한 프레임으로부터 생성된 두 필드 신호를 결합시켜 프레임 신호를 생성하는 것이 바람직하다. 이는 이미지 품질 열화 방지를 가능하게 한다. 풀-다운 신호의 규칙성을 이용하여 IP 변환을 수행하는 것을 역 풀-다운 프로세싱이라 한다.
도 19 는 역 2-2 풀-다운 프로세싱의 예를 도시한다. 도 19 는 30P (30 프레임/초) 의 프레임 신호로부터 60I (60 필드/초) 의 필드 신호를 얻기 위한 2-2 풀-다운 프로세싱 및 60I (60 필드/초) 의 프레임 신호로부터 60P (60 프레임/초) 의 필드 신호를 얻기 위한 역 2-2 풀-다운 프로세싱을 도시한다. 예를 들면, 2-2 풀-다운 프로세싱은 30P 의 프레임 1 로부터 프레임 1 의 홀수 라인을 포함하는 필드 이미지 1T 와 프레임 1 의 짝수 라인을 포함하는 필드 이미지 1B 를 생성한다. 반면, 역 2-2 풀-다운 프로세싱은 프레임 1-1 및 프레임 1-2 의 두 프레임을 생성하기위하여 동일한 프레임으로부터 생성된 필드 이미지 1T 및 1B 로부터 미싱 라인을 보간한다. 이는 프레임 2 와 이 후의 프레임에서도 마찬가지다.
일본의 미심사된 특허 출원 공개 제 2004-242196 호에는 인터레이스 비디오 신호가 2-2 풀-다운 신호인지를 검출하는 2-2 풀-다운 검출 장치와 2-2 풀-다운 신호의 검출에 기초하여 동일한 프레임으로부터 생성된 2 필드를 이용하여 IP 변환을 수행하는 프로그레시브 변환 장치를 설명하고 있다. 도 18a 는 거기에 개시된 2-2 풀-다운 검출 장치의 예를 도시한다.
도 18a 의 2-2 풀-다운 검출 장치 (90) 는 픽셀 상이 비교기 (91), 미스매칭된 픽셀 수 비교기 (92), 및 풀-다운 규칙성 검출기 (93) 를 포함한다.
픽셀 상이 비교기 (91) 는 현재 필드 신호 (b) 의 픽셀 (b1) 의 픽셀값과 현재 필드 신호 (b) 에 곧바로 뒤이은 필드의 필드 신호 (a) 의 픽셀 (a1) 의 픽셀값 사이의 차이를 계산하고, 도 18b 에 도시된 바와 같이 그 차이를 임계값과 비교한다. 픽셀 (a1 과 b1) 은 스크린 상에 실질적으로 동일한 것으로 감지되는 위치에 놓인다. 구체적으로는, 픽셀 (a1 과 b1) 은 동일한 수평 위치에 있고, 픽셀 (b1) 을 포함하는 라인은 픽셀 (a1) 을 포함하는 라인의 아래에 인접하게 위치된다.
만약 비교 결과가 픽셀 (b1) 과 픽셀 (a1) 사이의 픽셀값에서의 차이가 소정의 임계값 (R1) 이상이라는 것을 보인다면, 픽셀에서의 변화를 나타내는 "1" 로 설정된 신호가 미스매칭된 픽셀 수 비교기 (92) 로 공급된다. 반면에, 만약 그 차이가 임계값 (R1) 이하라면, 픽셀에서의 변화 없음을 나타내는 "0" 에 설정된 신호가 미스매칭된 픽셀 수 비교기 (92) 에 공급된다.
미스매칭된 픽셀 수 비교기 (92) 는 픽셀 상이 비교기 (91) 로부터 공급되는 신호를 수신하고, 픽셀 상이 비교기 (91) 에 의한 픽셀값에서의 변화 검출 수를 한 필드 주기 동안 카운트하고, 그 다음, 한 필드의 끝에서 카운트된 수와 소정의 임계값 (R2) 을 비교한다. 만약, 카운트된 값이 임계값 (R2) 보다 크다면, 미스매칭된 픽셀 수 비교기 (92) 는 필드 신호 (a 와 b) 가 다른 프레임으로부터 생성된 것이라는 것을 나타내는 "1" 로 설정된 신호를 풀-다운 규칙성 검출기 (93) 에 공급한다. 반면에, 만약 카운트된 값이 임계값 (R2) 보다 아래로 떨어지면, 필드 신호 (a 와 b) 가 동일한 프레임으로부터 생성된 것이라는 것을 나타내는 "0" 으로 설정된 신호를 풀-다운 규칙성 검출기 (93) 에 공급한다.
만약 미스매칭된 픽셀 수 비교기 (92) 로부터의 출력 신호가 "1010…" 또는 "0101…" 과 같이 1 과 0 이 번갈아 반복되는 패턴을 구비한다면, 풀-다운 규칙성 검출기 (93) 는 2-2 풀-다운 신호의 규칙성이 존재한다고 판정한다. 반면에, 만약 미스매칭된 픽셀 수 비교기 (92) 로부터의 출력 신호의 반복되는 패턴이 소실된다면, 풀-다운 규칙성 검출기 (93) 는 2-2 풀-다운 신호의 규칙성이 존재하지 않는다고 판정한다.
전술한 바와 같이, 풀-다운 검출 장치는 인접한 필드 사이에 이미지가 변화하는지를 판정하고, 그 판정 결과의 규칙성을 관찰하여, 그것이 풀-다운 신호인지를 검출한다. 따라서, 풀-다운 신호의 정확한 검출을 위하여, 예를 들면, 도 18a 에 도시된 2-2 풀-다운 검출 장치 (90) 는 픽셀 상이 비교기 (91) 에 의한 픽셀 유닛에서의 변화의 정확한 판정과 미스매칭된 픽셀 수 비교기 (92) 에 의한 필 드 유닛에서의 변화의 정확한 판정을 수행할 필요가 있다.
도 18a 에 도시된 2-2 풀-다운 검출 장치 (90) 와 같은 종래의 풀-다운 검출 장치는 현재 필드 (b) 의 픽셀과 다음 필드 (a) 의 픽셀의 사용으로 시간과 수직 방향에서의 픽셀 비교 결과에 기초하여 이미지의 변화를 검출한다. 그러나, 종래의 비교는 특히 디스플레이 이미지가 예를 들면 사선 및 오브젝트 (object) 경계와 같은 고주파수 부분 (이하 에지 부분이라 한다) 을 포함하고 있을 때, 변화가 없는 이미지를 변화가 있는 이미지로 잘못 판정하기 쉽다.
예를 들면, 픽셀값의 변화가 수평 방향으로 클 때, 디스플레이 이미지가 사선 및 객체 경계와 같은 고주파수 부분 (에지 부분) 을 포함한다는 것을 의미한다. 에지 부분은 수직 방향으로도 높은 수직 주파수의 에지 부분을 구비하기 쉽다. 이 경우, 종래의 풀-다운 검출 장치는 픽셀 필드와 다음 필드 사이의 이미지에 변화가 없음에도 불구하고 에지 부분에 의해 야기된 픽셀값의 차이로 인해 이미지에 변화가 일어났다고 잘못 판정하기 쉽다.
또한, 다음 필드 (a) 와 현재 필드 (b) 사이에 픽셀값의 변화가 지나치게 큰 픽셀, 즉 시간의 변화가 큰 픽셀에서, 종래의 풀-다운 검출 장치는 비록 픽셀값의 변화를 검출할 수는 있다 하더라도 그것이 필드 사이의 이미지 변화 때문인지 또는 고주파수 이미지의 에지 부분으로 인한 것인지를 판정할 수는 없다. 만약 그러한 픽셀이 이미지 변화의 판정에 추가된다면, 다음 필드 (a) 와 현재 필드 (b) 가 동일한 프레임으로부터 생성된 때에도 이미지 변화에 대한 잘못된 판정이 일어나기 쉽다.
전술한 바와 같이, 본 발명은 종래의 풀-다운 검출 장치가 이미지 변화가 없는 이미지를 이미지 변화가 있는 이미지로 잘못 판정하기 쉽고, 그리하여 풀-다운 신호의 낮은 검출 정확성을 가지는 것을 인식하였다.
본 발명은 풀-다운 신호 검출의 향상된 정확성을 구비한 풀-다운 검출 장치와 풀-다운 검출 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 양태에 따르면, 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성되었는지를 검출하기 위한 풀-다운 검출 장치가 제공되고, 이는 제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위하여 입력 비디오 신호에 포함된 제 1 필드와 제 1 필드의 한 필드 앞인 제 2 필드 사이의 픽셀 비교와 제 1 필드 및/또는 제 2 필드에서의 수평 픽셀 비교를 적어도 수행하는 픽셀 비교기; 픽셀 비교기에서의 판정 결과를 컴파일하고, 픽셀 비교기에서의 판정 결과에 기초하여 제 1 필드와 제 2 필드 사이의 이미지 변화의 존재를 판정하는 필드 비교기; 필드 비교기에서의 판정 결과의 이력 (history) 에 기초하여 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성되었는지를 판정하는 풀-다운 판정기 (pull-down determinator) 를 포함한다.
이러한 구성은 픽셀 변화에 대한 판정을 위한 조건에 수평 픽셀 비교 결과를 추가하는 것을 가능케 한다. 그리하여, 검출될 픽셀로부터 수평 방향으로 픽셀값의 변화가 큰 픽셀을 배제하는 것이 가능하고, 그로 인해 에지 부분의 존재로 인 한 잘못된 판정을 방지하고 이미지 변화의 판정 정확성을 향상시킬 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 장치가 제공되고, 이는 제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위하여 입력 비디오 신호에 포함된 제 1 필드와 제 1 필드의 한 필드 앞인 제 2 필드 사이의 픽셀 비교 및 제 1 필드와 제 1 필드의 두 필드 앞인 제 3 필드와의 사이의 픽셀 비교를 적어도 수행하는 픽셀 비교기; 픽셀 비교기에서의 판정 결과를 컴파일하고, 픽셀 비교기에서의 판정 결과에 기초하여 제 1 필드와 제 2 필드 사이의 이미지 변화의 존재를 판정하는 필드 비교기; 필드 비교기에서의 판정 결과의 이력에 기초하여 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 판정하는 풀-다운 판정기를 포함한다.
이러한 구성은 픽셀 변화에 대한 판정을 위한 조건에 시간상의 픽셀 비교 결과를 추가하는 것을 가능하게 한다. 그리하여, 검출될 픽셀로부터 시간 방향으로 픽셀값이 크게 변하는 픽셀을 배제하는 것이 가능하고, 그로 인하여, 시간 방향으로의 변화가 큰 이미지에 대한 잘못된 판정을 방지하고 이미지 변화의 판정 정확성을 향상시키는 것이 가능하게 된다.
본 발명의 일 양태에 따르면, 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 방법이 제공되고, 이는 비디오 신호에 포함된 제 1 필드와 제 1 필드의 한 필드 앞인 제 2 필드 사이의 픽셀의 차이를 측정하고 그 차이를 제 1 임계값과 비교하는 단계; 제 1 필드 및/또는 제 2 필드에서의 수평 방향으로의 픽셀 차이를 측정하고 그 차이를 제 2 임계값과 비교하는 단계; 제 1 임계값과 제 2 임계값과의 비교 결과에 기초하여 제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하는 단계; 픽셀 변화 존재의 판정 결과에 기초하여 제 1 필드와 제 2 필드 사이의 이미지 변화의 존재를 판정하는 단계; 이미지 변화 존재의 판정 결과의 이력에 기초하여 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인가를 판정하는 단계를 포함한다.
이 방법은 픽셀 변화에 대한 판정을 위한 조건에 수평 픽셀 비교 결과를 추가하는 것을 가능하게 한다. 그리하여, 검출될 픽셀로부터 수평 방향으로 픽셀값의 변화가 큰 픽셀을 배제하는 것이 가능하고, 그로 인해 에지 부분의 존재로 인한 잘못된 판정을 방지하고 이미지 변화의 판정 정확성을 향상시킬 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것이지를 검출하는 풀-다운 검출 방법이 제공되고, 이는 비디오 신호에 포함된 제 1 필드와 제 1 필드의 한 필드 앞인 제 2 필드 사이의 픽셀 차이를 측정하고 그 차이를 제 1 임계값과 비교하는 단계; 제 1 필드와 제 1 필드의 두 필드 앞인 제 3 필드 사이의 픽셀 차이를 측정하고 그 차이를 제 2 임계값과 비교하는 단계; 제 1 임계값과 제 2 임계값 사이의 비교 결과에 기초하여 제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하는 단계; 하나의 필드에 대한 픽셀 변화 존재의 판정 결과를 컴파일하고 컴파일 결과에 기초하여 제 1 필드와 제 2 필드 사이의 이미지 변화의 존재를 판정하는 단계; 이미지 변화 존재의 판정 결과의 이력에 기초하여 비디오 신호가 풀-다운 프로세싱에 의하여 생성되었는지를 판정하는 단계를 포함한다.
이러한 방법은 픽셀 변화의 판정을 위한 조건에 시간상의 픽셀 비교 결과를 추가하는 것을 가능하게 한다. 그리하여, 검출될 픽셀로부터 시간 방향으로 픽셀값의 변화가 큰 픽셀을 배제하는 것이 가능하고, 그로 인해 시간 방향으로 크게 변하는 이미지에 대한 잘못된 판정을 방지하고 이미지 변화의 판정 정확성을 향상시킬 수 있게 된다.
본 발명은 풀-다운 신호 검출의 향상된 정확성을 구비한 풀-다운 검출 장치 및 풀-다운 검출 방법을 제공하는 것을 가능하게 한다.
본 발명의 상기 및 다른 목적, 이점과 특징은 도면을 참조한 하기 설명으로부터 분명해질 것이다.
이제 발명은 예시적 실시형태를 참조하여 여기에 설명될 것이다. 당업자라면 본 발명의 가르침을 이용하여 많은 대안적 실시형태들이 달성될 수 있음과 본 발명은 예증적인 목적으로 예시된 실시형태에 국한되지 아니한다는 것을 인식할 수 있을 것이다.
본 발명의 구체적인 실시형태가 도면을 참조하여 이하 상세히 설명된다. 다음의 실시형태는 본 발명을 2-2 풀-다운 신호를 검출하기 위한 2-2 풀-다운 검출 장치 및 2-2 풀-다운 신호를 검출하기 위한 프로그레시브 변환 장치에 적용하고, IP 변환을 구현한다.
제 1 실시형태
도 1 은 본 발명의 제 1 실시형태에 따른 2-2 풀-다운 검출 장치 (10) 를 포 함하는 프로그레시브 변환 장치 (100) 의 구성을 도시한다. 프로그레시브 변환 장치 (100) 에서는, 2-2 풀-다운 검출 장치 (10) 와 다른 구성요소는 종래의 프로그레시브 변환 장치의 그것과 동일하다. 프로그레시브 변환 장치 (100) 의 구성은 아래 설명된다.
필드 지연 회로 (1 과 2) 는 60 필드/초의 필드신호를 하나의 필드 주기만큼 지연시키기 위한 메모리이다. 필드 지연 회로 (1 과 2) 가 입력 필드 신호를 프로그레싱 변환 장치 (100) 에로 지연시킨 결과, 필드 신호 (a), 필드 지연 회로 (1) 의 출력 신호 (b), 및 필드 지연 회로 (2) 의 출력 신호 (c) 는 세 개의 연속적인 필드 신호가 된다. 하기 (下記) 의 설명에서, 필드 지연 회로 (1) 의 출력 신호 (b) 는 현재 필드 신호라 하고, 현재 필드 신호 (b) 보다 한 필드 후인 필드 신호 (a) 는 다음 필드 신호라 하며, 현재 필드 신호 (b) 보다 한 필드 앞인 필드 신호 (c) 는 이전 필드 신호라 한다.
2-2 풀-다운 검출 장치 (10) 는 현재 필드 신호 (b), 다음 필드 신호 (a), 및 이전 필드 신호 (c) 에 포함된 픽셀의 픽셀값을 비교함으로써 입력 신호가 풀-다운 신호인지 아닌지를 판정한다. 만약 입력 신호가 풀-다운 신호라면, 2-2 풀-다운 검출 장치 (10) 는 미싱 라인 (missing line) 의 보간에 사용되는 필드를 지시하기 위하여 필드 선택 신호를 필드 선택기 (3) 에 공급한다. 필드 선택 신호는 2-2 풀-다운 프로세싱에 의하여 현재 필드 신호 (b) 와 동일한 프레임으로부터 생성된 필드 신호가 다음 필드 신호 (a) 또는 이전 필드 신호 (c) 중 하나를 나타내는 신호이다.
2-2 풀-다운 검출 장치 (10) 는 입력 필드 신호가 2-2 풀-다운 신호인지 아닌지에 기초하여 미싱 라인을 보간하는 방법을 변경하기 위하여 풀-다운 검출 신호를 출력 선택기 (5) 에 더 제공한다. 2-2 풀-다운 검출 장치 (10) 의 구성 및 2-2 풀-다운 검출 장치 (10) 의 판정 동작은 다음에 상술된다.
필드 선택기 (3) 는 2-2 풀-다운 검출 장치 (10) 로부터 출력되는 필드 선택 신호에 따라 다음 필드 신호 (a) 또는 이전 필드 신호 (c) 를 보간 신호 (d) 로 제공한다.
프로그레시브 필터 (4) 는 이미지 변화를 검출하기 위해 현재 필드 신호 (b), 다음 필드 신호 (a), 및 이전 필드 신호 (c) 를 수신한다. 만약 이미지 변화가 검출되면, 인트라-필드 보간 (intra-field interpolation) 에 의해 현재 필드 신호 (b) 의 픽셀로부터 보간 라인을 형성한다. 반면, 이미지 변화가 검출되지 않는다면, 인터-필드 보간 (inter-field interpolation) 에 의해 현재 필드 신호 (b) 의 픽셀 및 다음 필드 신호 (a) 의 픽셀로부터 보간 라인을 형성한다. 프로그레시브 필터 (4) 는 생성된 보간라인을 보간 신호 (e) 로 출력 선택기 (5) 에 공급한다.
출력 선택기 (5) 는 2-2 풀-다운 검출 장치 (10) 으로부터 출력되는 풀-다운 검출 신호를 수신한다. 풀-다운 검출이 있는 경우, 출력 선택기 (5) 는 필드 선택기 (3) 로부터 공급되는 보간 신호 (d) 를 선택하고, 그것을 보간 라인 신호로 업-스캔 변환기 (up-scan converter) (6) 에 공급한다. 반면, 풀-다운 검출이 없는 경우, 출력 선택기 (5) 는 프로그레시브 필터 (4) 로부터 공급되는 보간 신호 (e) 를 선택하고, 그것을 업-스캔 변환기 (6) 에 공급한다.
업-스캔 변환기 (6) 는 현재 필드 신호 (b) 와 출력 선택기 (5) 로부터 출력되는 보간 라인 신호의 2 배속 변환을 수행하고, 60 프레임/초의 프레임 신호를 출력하기 위해 2 배속 변환 후 현재 필드 신호 (b) 와 보간 라인 신호를 결합한다.
실시형태의 2-2 풀-다운 검출 장치 (10) 의 구성 및 동작은 도 2 내지 9 를 참조하여 이하 설명된다.
도 2 는 2-2 풀-다운 검출 장치 (10) 의 구성을 도시한다. 2-2 풀-다운 검출 장치 (10) 는 입력 신호 프로세서 (11), 픽셀 비교기 (12), 필드 비교기 (13), 및 풀-다운 판정기 (pull-down determinator) (14) 를 포함한다. 2-2 풀-다운 검출 장치 (10) 의 전체 동작은 도 4 의 플로차트를 참조하여 여기에 설명된다.
우선, 단계 S111 에서, 입력 신호 프로세서 (11) 는 세 개의 연속적인 필드 신호 (a, b, 및 c) 를 수신하고, 픽셀 비교기 (12) 가 픽셀값의 변화를 검출하기 위해 사용하도록 신호 (h_tap1, h_tap2, h_tap3, v_tap, vt_tap 및 t_tap) 를 출력한다.
그 다음, 단계 S112 에서, 픽셀 비교기 (12) 는 입력 신호 프로세서 (11) 로부터 출력되는 신호를 사용하여 각 픽셀에 대하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지가 유사한지를 판정한다.
S113 단계에서, 필드 비교기 (13) 는 필드 유닛에서 픽셀 비교기 (12) 의 판정 결과를 컴파일한다.
그 다음, 하나의 필드의 픽셀에 대해 S112 및 S 113 단계를 반복하고, 하나의 필드의 과정이 끝나면, 필드 비교기 (13) 는 하나의 필드의 컴파일 결과에 기초하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지가 유사한지를 판정한다. (단계 S114 및 S115)
단계 S116 에서, 풀-다운 판정기 (14) 는 필드 비교기 (13) 으로부터의 판정 결과를 수신하여 판정 결과가 풀-다운 신호의 규칙성을 나타내는지를 검출한다. 풀-다운 판정기 (14) 가 풀-다운 신호의 규칙성을 검출한다면, 출력 선택기 (5) 에 풀-다운 검출 신호를 공급하고, 필드 선택기 (3) 에 필드 선택 신호 또한 공급한다 (단계 S117 및 S118). 반면, 풀-다운 판정기 (14) 가 풀-다운 신호의 규칙성을 검출하지 않거나, 풀-다운 신호의 규칙성이 깨진다면, 출력 선택기 (5) 에 풀-다운 검출 신호의 출력을 내보낸다. (단계 S119)
단계 S120 에서, 풀-다운 판정기 (14) 는 필드 비교기 (13) 에서의 판정 결과의 이력에 기초하여 픽셀 비교기 (12) 및 필드 비교기 (13) 의 임계값을 변경할 지를 결정한다. 임계값 변경에 대한 조건이 만족되는 경우, 풀-다운 판정기 (14) 는 픽셀 비교기 (12) 및 필드 비교기 (13) 의 임계값 또는 그 중 하나의 임계값을 변경한다.
도 2 에 도시된 2-2 풀-다운 검출 장치 (10) 의 구성요소는 하기 상술된다.
[입력 신호 프로세서 (11)]
입력 신호 프로세서 (11) 는 세 개의 연속적인 필드 신호 (a, b, 및 c) 를 수신하고, 픽셀 비교기 (12) 에서 픽셀값의 변화를 검출하기 위해 사용되는 신호를 출력한다. 구체적으로, 그것은 픽셀 비교기 (12) 에 수평 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 h_tap1, h_tap2 및 h_tap3, 수직 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 v_tap, 수직 시간 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 vt_tap, 및 시간 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 t_tap 을 공급한다.
h_tap, v_tap, vt_tap, 및 t_tap 의 정의는 도 3a 및 3b 를 참조하여 여기에 설명된다. h_tap 은 수평 방향으로 인접한 세 개 픽셀의 픽셀값을 포함하며, 이는 동일한 라인에서 세 개의 연속적인 픽셀이다. 도 3a 에 도시된 바와 같이, 보간을 위한 라인이 v 라면, h_tap1 은 현재 필드 신호 (b) 의 보간 라인 v 바로 이전 라인 v-1 에 포함된 세 개의 픽셀 b11, b12, 및 b13 의 픽셀값을 포함한다. h_tap3 는 현재 필드 신호 (b) 의 보간 라인 v 바로 이후인 라인 v+1 에 포함된 세 개의 픽셀 b31, b32, 및 b33 의 픽셀값을 포함한다. h_tap2 는 다음 필드 신호 (a) 의 보간 라인 v 에 포함된 세 개의 픽셀 a21, a22 및 a23 의 픽셀값을 포함한다.
v_tap 은 현재 필드 신호 (b) 에 보간되는 픽셀에 인접하는 위 및 아래에 위치되는 픽셀의 픽셀값을 포함한다. 예를 들어, 도 3b 에 도시된 바와 같이 보간되는 픽셀이 b22 라면, v_tap 은 b12 및 b32 의 픽셀값을 포함한다.
vt_tap 은 현재 필드 신호 (b) 의 보간되는 픽셀에 인접하는 위 및 아래에 위치되는 픽셀의 픽셀값과 보간되는 픽셀과 동일한 좌표에서의 다음 필드 신호 (a)의 픽셀의 픽셀값을 포함한다. 예를 들어, 보간되는 픽셀이 도 3b 에 도시된 b22 라면, vt_tap 은 b12, b32 및 a22 의 픽셀값을 포함한다.
t_tap 은 현재 필드 신호 (b) 의 보간되는 픽셀과 동일한 좌표에 위치되는 다음 필드 신호 (a) 및 이전 프레임 신호 (c) 의 픽셀의 픽셀값을 포함한다. 예를 들어, 보간되는 픽셀이 도 3b 에 도시된 b22 라면, t_tap 은 a22 및 c22 의 픽셀값을 포함한다.
도 5 는 입력 신호 프로세서 (11) 의 구성예를 도시한다. 라인 지연 회로 (511) 는 입력 신호를 하나의 라인 (수평 스캔 주기) 만큼 지연시키는 메모리이다. 도트 (dot) 지연 회로 (512 내지 518) 는 입력 신호를 하나의 도트 주기 만큼 지연시키는 메모리이다. 라인 지연 회로 (511) 와 도트 지연 회로 (512 내지 518) 의 결합은 h_tap1, h_tap2, h_tap3, v_tap, vt_tap 및 t_tap 을 생성한다.
[픽셀 비교기 (12)]
픽셀 비교기 (12) 는 h_tap1, h_tap2, h_tap3, v_tap, vt_tap 및 t_tap 을 사용하여 픽셀 유닛에서 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
수평 픽셀 비교기 (121 내지 123) 는 h_tap1, h_tap2, 및 h_tap3 를 사용하여 수평 방향에서 이미지의 변화가 존재하는지를 검출한다. 수직 픽셀 비교기 (124) 는 v_tap 을 사용하여 수직 방향에서 이미지의 변화를 검출한다. 수직 및 시간의 픽셀 비교기 (125) 는 vt_tap 을 사용하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지 변화를 검출한다. 시간 픽셀 비교기 (126) 는 t_tap 을 사 용하여 이전 필드 (c) 및 다음 필드 (a) 사이의 이미지 변화를 검출한다.
이미지 변화 검출기 (127) 는 수평 픽셀 비교기 (121 내지 123), 수직 픽셀 비교기 (124), 수직 및 시간 픽셀 비교기 (125), 그리고 시간 픽셀 비교기 (126) 에서의 검출 결과에 기초하여, 다음 필드 (a) 의 픽셀 (a21) 에 초점을 두는 경우, 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
도 18a 에 도시된 2-2 풀-다운 검출 장치 (90) 와 같은 종래의 풀-다운 검출 장치는 vt_tap 및 v_tap 에 대응하는 픽셀을 비교함으로써 이미지의 변화를 검출한다. 반면, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 vt_tap 및v_tap 을 사용한 비교 및 판정에 추가하여 h_tap1, h_tap2 및 h_tap3 을 사용한 수평 비교 및 판정과 t_tap 을 사용한 시간 비교 및 판정을 더 수행한다.
픽셀값의 변화가 수평 방향으로 크다면, 그것은 디스플레이 이미지가 경사 라인 및 오브젝트 경계와 같은 고주파수 부분 (이하 에지 부분이라 칭한다) 을 포함한다는 것을 의미한다. 그러한 에지 부분에서, 에지 부분이 수직 방향으로도 역시 존재하는 것이 가능하다. 이 경우, 픽셀값의 차이가 에지 부분의 존재로 인하여 발생하기 때문에, 종래의 풀-다운 검출 장치에서 vt_tap 을 통한 판정은 현재 필드와 다음 필드 사이에 이미지 변화가 일어나지 않음에도 불구하고 이미지 변화가 일어난다고 잘못 판정하기 쉽다.
본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 h_tap 을 사용하여 수평 방향에서의 비교 및 판정을 수행하기 때문에, 수평 방향에서 픽셀값이 크게 변하는 픽셀을 판정하는 픽셀에서 배제하는 것이 가능하다. 따라서, 에지 부분의 존재로 인한 잘못된 판정을 피하고, 이미지 변화의 판정 정확성을 향상시키는 것이 가능하다.
또한, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 t_tap 을 사용하여 시간 방향에서의 판정을 수행한다. t_tap 을 사용하여 판정을 구현하는 이점은 다음과 같다.
다음 필드 (a) 와 현재 필드 (b) 사이에 픽셀값 변화가 지나치게 큰 픽셀, 즉 시간 변화가 큰 픽셀에서, vt_tap 을 사용한 판정이 픽셀값에서의 변화를 검출할 때, 그 변화가 필드 사이의 이미지 변화로 인한 것인지 또는 고주파수 이미지의 에지 부분으로 인한 것인지를 판정할 수 없다. 만약, 그러한 픽셀이 이미지 변화의 판정에 추가된다면, 다음 필드 (a) 와 현재 필드 (b) 가 동일한 프레임으로부터 형성된 때에도 이미지 변화의 잘못된 판정이 발생하기 쉽다.
본 실시형태의 2-2 풀-다운 검출 장치 (10) 가 t_tap 을 사용하여 시간 비교 및 판정을 수행하기 때문에, 시간 방향으로 픽셀값의 변화가 큰 픽셀을 판정 픽셀에서 배제하는 것이 가능하다. 따라서, 시간 변화가 큰 이미지에 대한 잘못된 판정을 피할 수 있고, 이미지 변화의 판정 정확성을 향상시키는 것이 가능하다.
반면, 다음 필드 (a) 와 이전 필드 (c) 사이에 픽셀값의 변화가 작다면, 즉 시간 이미지 변화가 작다면, 다음 필드 (a) 와 현재 필드 (b) 사이의 픽셀값 변화 또한 작다고 간주된다. 만약, 그러한 픽셀이 이미지 변화의 판정에 추가된다면, 다음 필드 (a) 와 현재 필드 (b) 가 상이한 프레임으로부터 형성된 때에도 이미지가 유사한지를 필드 비교기 (13) 가 판정하는 것은 어렵다.
상기 결점을 극복하기 위해, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 시간 이미지 변화가 작은 픽셀을 이미지 사이의 유사 판정으로부터 배제할 수 있다. 따라서, 필드 비교기 (13) 가 이미지가 유사한지 아닌지를 판정하는 정확성을 향상시킬 수 있다. 또한, 이 배제는 vt_tap 을 사용하는 판정이 수직으로 고주파수 이미지로 인해 이미지 변화가 작음에도 불구하고 이미지 변화가 존재한다고 판정하는 것을 피할 수 있고, 따라서 이미지가 유사한지를 판정하는 정확성을 향상시킬 수 있다.
도 6 은 픽셀 비교기 (12) 의 구성예를 도시한다. HPF (611 내지 614) 는 세 개의 입력 신호에 (-1, 2, -1)/2 의 연산을 구현하는 필터이다. 감산기 (621 및 622) 는 두 입력 신호 간의 차이를 출력한다. ABS (631 내지 636) 는 입력 신호의 절대값을 출력한다. 임계값 비교기 (641 내지 646) 는 각각 ABS (631 내지 636) 으로 부터 공급된 신호에 대해 임계값 판정을 수행하고, 판정 결과가 참이면 "1" 을 출력하고, 판정 결과가 거짓이면 "0" 을 출력한다.
h_tap1 에 임계값 판정을 수행하는 임계값 비교기 (641) 는 h_tap1 이 수평 방향으로 픽셀값의 작은 변화를 구비하고 임계값 비교기 (641) 에 대한 입력 신호가 임계값 Thr1 보다 작다면 "1" 을 출력한다. 반대로, h_tap1 이 수평 방향으로 픽셀값의 큰 변화를 구비하고, 임계값 비교기 (641) 에 대한 입력 신호가 임계값 Thr1 보다 크다면, 임계값 비교기 (641) 는 "0" 을 출력한다. h_tap2 및 h_tap3 에 대한 임계값 비교기 (642 및 643) 의 동작은 각각 전술한 바와 같다. 이들 판정 동작은 수평 방향으로 픽셀값의 변화가 큰 픽셀을 판정 타겟에서 제거하 는 것을 가능하게 한다.
임계값 비교기 (644) 는 v_tap 이 수직 방향으로 픽셀의 작은 변화를 구비하고, 임계값 비교기 (644) 에 대한 입력 신호가 임계값 Thr4 보다 작다면 "1" 을 출력하고, v_tap 이 수직 방향으로 픽셀의 큰 변화를 구비하고 임계값 비교기 (644) 에 대한 입력 신호가 임계값 Thr4 보다 크다면 "0" 을 출력한다.
임계값 비교기 (645) 는, 다음 필드 신호 (a) 의 픽셀 (a22) 의 픽셀값과 현재 필드 신호 (b) 의 픽셀 (b12 및 b32) 의 픽셀값 사이의 차이가 크고, 임계값 비교기 (645) 에 대한 입력 신호가 임계값 Thr5 보다 크다면, "1" 을 출력한다. 반대로, 픽셀 (a22) 의 픽셀값과 픽셀 (b12 및 b32) 의 픽셀값 사이의 차이가 작고, 임계값 비교기 (645) 에 대한 입력 신호가 임계값 Thr5 보다 작다면, "0" 을 출력한다.
임계값 비교기 (646) 는 t_tap 이 시간 방향으로 작은 픽셀 변화를 구비하고, 임계값 비교기 (646) 에 대한 입력 신호가 임계값 Thr6 보다 작다면, "1" 을 출력하고, t_tap 이 시간 방향으로 큰 픽셀 변화를 구비하고, 임계값 비교기 (646) 에 대한 입력 신호가 임계값 Thr6 보다 크다면 "0" 을 출력한다. 이들 판정 동작은 시간 이미지 변화가 큰 픽셀을 이미지 변화의 판정으로부터 제거하는 것을 허용한다.
도 6 에서, 이미지 변화 검출기 (127) 는 임계값 비교기 (641 내지 646) 로부터 출력되는 바이너리 신호의 논리곱을 연산하는 AND 회로 (65) 로 구성된다. AND 회로 (65) 는 임계값 비교기 (641 내지 646) 에서의 판정 결과가 모두 참일 때 픽셀 판정 신호로 "1" 을 출력한다.
비록 도 6 에서는 임계값 비교기 (646) 가 t_tap 이 시간 방향으로 지나치게 큰 픽셀 변화를 구비하는 픽셀을 판정으로부터 배제하도록 임계값을 설정하는 구성예를 도시하고 있지만, 본 발명은 거기에 한정되지 않는다. 시간 이미지 변화가 작은 픽셀을 이미지 변화의 판정으로부터 배제하기 위하여, 임계값 비교기 (646) 에 대한 입력 신호가 임계값 Thr6 이상일 때 임계값 비교기 (646) 는 "1" 을 출력할 수도 있다. 또한, 시간 변화가 지나치게 큰 픽셀과 시간 이미지 변화가 작은 픽셀 모두를 이미지 변화의 판정으로부터 배제하기 위하여, 임계값 비교기 (646) 는 두개의 임계값을 구비할 수도 있다.
[필드 비교기 (13)]
필드 비교기 (13) 는 필드 유닛에서 픽셀 비교기 (12) 에서의 판정 결과를 컴파일하고, 각 필드에서의 컴파일 결과에 기초하여 현재 필드 (b) 와 다음 필드 (a) 에서의 변화를 판정한다. 필드 비교기 (13) 는 복수의 카운터를 포함하고, 스크린을 복수의 영역으로 분할하며, 픽셀 비교기 (12) 에서의 판정 결과를 각 분할된 영역에 대해 컴파일한다.
카운터 섹션 (132) 은 복수의 카운터를 포함한다. 각 카운터는 스크린의 각 분할된 영역에 할당된다. 영역 선택기 (131) 는 이미지 비교기 (12) 로부터 출력되는 픽셀 판정 신호를 수신하고, 선택하며, 픽셀 좌표에 기초하여 카운터 섹션 (132) 에 카운터를 출력한다. 따라서, 각 분할된 영역에 대해 픽셀 비교기 (12) 의 판정 결과를 통합하는 것이 가능하다.
필드 변화 판정기 (133) 는 카운터 섹션 (132) 에서 각 분할된 영역의 통합 결과에 기초하여 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다. 구체적으로, 필드 사이의 이미지 변화 판정에 사용되는 분할된 영역을 선택하고, 선택된 분할 영역의 이미지 변화를 판정하고, 픽셀 유닛에서 결과를 통합한 통합값이 소정의 임계값을 초과하는 경우, 이미지가 유사하지 않다고 판정한다. 다르게는, 픽셀 변화의 통합값이 각 분할 영역에 대해 임계값을 초과하는지를 판정하고, 픽셀 변화의 통합값이 임의의 영역에서 소정의 임계값을 초과한다면, 이미지가 유사하지 않다고 판정하는 것이 가능하다.
도 18a 에 도시된 2-2 풀-다운 검출 장치 (90) 와 같은 종래의 풀-다운 검출 장치는 하나의 전체 스크린에서 픽셀 변화의 판정 결과를 통합함으로써 이미지 변화가 존재하는지를 판정한다. 그러나, 하나의 전체 스크린에서 픽셀 변화 판정 결과의 통합은 통합값이 전체 스크린에서 평균되는 문제가 있다.
예를 들어, 이미지가 스크린의 작은 일부분에서만 움직이는 부분을 가진다면, 종래의 풀-다운 검출 장치는 전체 스크린의 통합 결과에 기초하여 이미지 변화가 존재하는지를 판정하고, 따라서 통합값이 전체 스크린에서 평균되기 때문에, 이미지 변화가 없다고 잘못 판정할 수 있다. 반면, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 픽셀 변화의 통합값이 각 분할된 영역에 대해 임계값을 초과하는지를 판정하고, 임의의 분할 영역에서 통합값이 임계값을 초과할 때, 이미지 변화를 검출한다. 따라서, 이미지의 주요 영역에서 변화가 없음으로 인해 야기되는 잘못된 판정을 피할 수 있다.
고주파수 구성요소를 포함하는 이미지의 영역에서, 픽셀 비교기 (12) 는 에지 부분의 존재로 인해 이미지 변화를 잘못 판정하기 쉽다. 따라서, 고주파수 구성요소를 포함하는 영역이 이미지의 주요 영역에 존재한다면, 종래의 풀-다운 검출 장치는 많은 잘못된 판정을 포함하는 전체 필드의 통합값에 기초하여 필드 사이에 이미지 변화가 존재하는지를 판정한다. 따라서, 종래의 풀-다운 검출 장치는 이미지 변화가 없음에도 불구하고 이미지 변화가 존재한다고 잘못 판정한다. 반면, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 에지 부분의 존재로 인해 잘못된 판정을 포함하는 영역을 제거함으로써 이미지 변화에 대한 판정을 구현하기 위해, 큰 통합값을 가지는 카운터 섹션 (132) 의 카운터를 이미지 변화에 대한 판정으로부터 배제하고, 다른 카운터의 통합값을 소정의 임계값과 비교한다. 따라서, 에지 부분의 존재로 인해 픽셀 비교기 (12) 에서 잘못된 판정이 필드 사이의 이미지 변화에 대한 판정에 영향을 미치는 것을 피할 수 있다.
픽셀 비교기 (12) 에서 h_tap 을 사용하는 수평 방향에서의 판정과 t_tap 을 사용하는 시간 방향에서의 판정에 따라, 필드 비교기 (13) 에서 카운터 섹션 (132) 의 선택 동작을 수행하는 것이 바람직하다. 예를 들어, 픽셀 비교기 (12) 가 도 6 의 구성예에서와 같이 t_tap 에 대한 판정에 의해 시간 방향으로 픽셀값 변화가 큰 픽셀을 판정 타겟에서 배제하도록 구성된다면, 필드 비교기 (13) 는 큰 통합값을 구비하는 카운터 섹션 (132) 의 카운터를 이미지 변화에 대한 판정으로부터 배제하도록 구성하는 것이 바람직하다. 이러한 구성은, 시간 방향에서 픽셀 변화가 그리 크지 않고 픽셀 비교기 (12) 에서 잘못된 판정이 쉽게 일어나지 않는 영 역에서의 통합 결과에 기초하여, 현재 필드 (b) 와 다음 필드 (a) 사이에 변화가 존재하는지를 판정할 수 있다. 따라서, 필드 비교기 (13) 에서 필드 변화를 판정하는 정확성을 향상시킬 수 있다.
도 7 은 필드 비교기 (13) 의 구성예를 도시한다. 도 7 은 이미지 영역을 세 개의 영역으로 수평 분할하는 경우를 예시한다. 카운터 섹션 (132) 은 이미지의 왼 쪽 영역의 픽셀에 대한 픽셀 비교기 (12) 의 판정 결과를 컴파일하는 L 카운터 (711), 이미지의 가운데 영역에서의 판정 결과를 컴파일하는 M 카운터 (712), 및 이미지의 오른 쪽 영역에서의 판정 결과를 컴파일하는 R 카운터 (713) 를 포함한다.
도 7 은 필드 변화 판정기 (133) 가 카운터 섹션 (132) 에서 통합값이 큰 영역을 배제하고, 다른 영역에서의 통합값에 기초하여 이미지의 변화를 검출하는 경우를 도시한다. L/M/R 최소값 선택기 (72) 는 L 카운터 (711), M 카운터 (712) 및 R 카운터 (713) 의 통합값으로부터 최소값을 선택한다. 임계값 비교기 (73) 는 L/M/R 최소값 선택기 (72) 에 의해 선택된 최소값을 소정의 임계값 Thr7 과 비교한다. 임계값 Thr7 과의 비교 결과가 최소값 > Thr7 의 관계를 만족시킨다면, 이미지가 유사하지 않다고 판정하고, 풀-다운 판정기 (14) 에 "1" 을 출력한다. 반면, 비교 결과가 최소값 < Thr7 의 관계를 만족시킨다면, 이미지가 유사하다고 판정하고, 풀-다운 판정기 (14) 에 "0" 을 출력한다. 필드 판정 신호는 풀-다운 판정기 (14) 에 공급되는 1-비트 신호이다.
도 7 은 카운터 섹션 (132) 에서의 통합값이 큰 영역을 배제하는 구성을 도 시한다. 카운터 섹션 (132) 의 통합값이 작은 영역을 배제하기 위해, 필드 변화 판정기 (133) 는 큰 통합값을 구비하는 카운터를 선택한다.
또한, 픽셀 변화에서의 통합값이 각각의 분할된 영역에 대해 임계값을 초과하는지를 판정하기 위해, L/M/R 최소값 선택기 (72) 는 배제될 수도 있고, 임계값 비교기 (73) 는 모든 카운터에 대해 임계값 비교를 수행할 수도 있다.
[풀-다운 판정기 (14)]
풀-다운 판정기 (14) 는 필드 비교기 (13) 로부터 공급되는 필드 판정 신호를 수신하고, 그것이 2-2 풀-다운 신호의 규칙성을 구비하는지를 판정한다. 구체적으로, 입력 필드 판정 신호가 각각의 필드에서 "1010…" 또는 "0101…" 과 같이 1 과 0 이 교대로 반복되는 패턴을 구비한다면, 풀-다운 판정기 (14) 는 2-2 풀-다운 신호의 규칙성이 있다고 판정한다. 반면, 필드 판정 신호의 반복되는 패턴이 소실된다면, 풀-다운 판정기 (14) 는 2-2 풀-다운 신호의 규칙성이 존재하지 않는다고 판정한다.
또한, 풀-다운 판정기 (14) 가 풀-다운 신호의 규칙성을 검출하면, 풀-다운 검출 신호를 출력 선택기 (5) 에 공급하고, 또한, 현재 프로세싱 중에 있는 현재 필드 신호 (b) 가 다음 필드 신호 (a) 또는 이전 필드 신호 (c) 에 유사한지를 판정함으로써 필드 신호를 필드 선택기 (3) 에 공급한다. 필드 선택 신호는 다음 필드 신호 (a) 또는 이전 필드 신호 (c) 를 보간 라인을 형성할 필드로 지시한다. 구체적으로, 바로 이전 필드 판정 신호의 판정 결과가 "1" 이라면, 현재 필드 신호 (b) 와 다음 필드 신호 (a) 는 동일한 프레임으로부터 생성되고, 현재 프로세싱되 는 필드 신호의 판정 결과가 풀-다운 신호의 규칙성으로부터 "0" 이라고 간주되기 때문에, 필드 선택 신호는 다음 필드 신호 (a) 를 지시하도록 설정된다. 반대로, 바로 이전 필드 판정 신호의 판정 결과가 "0" 이라면, 현재 필드 신호 (b) 및 다음 필드 신호 (a) 는 상이한 프레임으로부터 생성되고, 현재 프로세싱되는 필드 신호의 판정 결과가 풀-다운 신호의 규칙성으로부터 "1" 이라고 간주되기 때문에, 필드 선택 신호는 이전 필드 신호 (c) 를 지시하도록 설정된다.
반면, 풀-다운 판정기 (14) 가 풀-다운 신호의 규칙성을 검출하지 않거나, 풀-다운 규칙성이 깨진다면, 풀-다운 검출 신호의 출력을 출력 선택기 (5) 에 내보낸다.
또한, 풀-다운 판정기 (14) 는 상기 풀-다운 판정의 판정 결과의 이력에 기초하여 픽셀 비교기 (12) 와 필드 비교기 (13) 의 임계값을 변경할지를 결정한다. 임계값 변경 조건이 만족될 때, 풀-다운 판정기 (14) 는 픽셀 비교기 (12) 와 필드 비교기 (13) 의 임계값 또는 그들 중 어느 하나의 임계값을 변경한다.
도 18a 에 도시된 2-2 풀-다운 검출 장치 (90) 와 같은 종래의 풀-다운 검출 장치에서, 이미지 변화에 대한 판정에 사용되는 임계값은 고정된다. 판정을 위한 임계값이 고정되면, 실질적으로 정적인 이미지와 크게 움직이는 이미지와 같이 이미지의 유형이 상이한 때에도 판정이 동일한 임계값으로 수행된다. 따라서, 임계값 설정이 입력 필드 신호에 적합하지 않다면, 풀-다운 신호가 존재함에도 불구하고 풀-다운이 검출되지 않은 상태의 지속과 입력 필드 신호가 풀-다운 신호가 아니라는 것을 검출하는 데 실패함으로 인하여 풀-다운이 검출되는 상태의 지속을 야기할 수 있다. 또한, 풀-다운 검출과 미검출 사이에 발생하는 변동을 야기할 수 있다. 이러한 일들의 발생은 IP 변환 이후의 프레임 이미지의 품질 열화를 가져온다.
반면, 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 이미지 변화에 대한 판정에 사용되는 임계값을 동적으로 설정함으로써, 상기 문제의 상태가 지속되는 것을 방지한다.
도 8 은 풀-다운 판정기 (14) 의 구성예를 도시한다. 시프트 레지스터 (81) 는 필드 비교기 (13) 으로부터 공급되는 필드 판정 신호를 수신하고, 각각의 필드에서 시프트 동작을 한번 수행함으로써 신호를 축적하여, 필드 판정의 이력을 유지한다. 도 8 에서는 시프트 레지스터 (81) 의 스테이지 수가 10 인 예를 도시하고 있지만, 이 수에 제한되는 것은 아니다. 시프트 레지스터 (81) 의 스테이지 수가 작으면 풀-다운 검출과 미검출 사이에 변동이 일어나기 쉽기 때문에, 스테이지의 수가 클수록 검출 정확성은 증가한다. 그러나, 시프트 레지스터 (81) 의 스테이지 수가 크면 풀-다운 검출까지 더 큰 수의 필드가 요구되기 때문에, 풀-다운 검출 상태에 진입하기까지 지연 시간은 더 길어진다. 스테이지의 실제적인 수는 이들 충돌하는 요소들의 절충으로 정해지고, 그것은 일반적으로 4 스테이지에서 10 스테이지이다.
패턴 판정기 (82) 는 시프트 레지스터 (81) 에 저장된 값을 취득하고, 그것이 "1010…" 또는 "0101…" 의 풀-다운 패턴과 매칭되는지를 판정한다. 그것이 풀-다운 패턴과 매칭된다면, 패턴 판정기 (82) 는 풀-다운 검출 신호를 출력 선택 기 (5) 에 공급하고, 또한, 필드 선택 신호를 필드 선택기 (3) 에 공급한다. 만약, 그것이 풀-다운 패턴과 매칭되지 않는다면, 패턴 판정기 (82) 는 풀-다운 검출 신호의 출력을 출력 선택기 (5) 에 내보낸다.
풀-다운 검출 신호 이력 저장부 (83) 는 풀-다운 검출 신호의 이력을 저장한다. 임계값 설정 섹션 (84) 은 픽셀 비교기 (12) 의 임계값 비교기 (641 내지 646) 와 필드 비교기 (13) 의 임계값 비교기 (73) 에 사용되는 임계값을 변경할 것인지를 결정하고, 만약 임계값을 변경하기로 결정하면, 임계값 설정 신호 1 과 임계값 설정 신호 2 를 출력한다. (1) 풀-다운이 검출되지 않는 상태가 오래 지속되는 경우, (2) 풀-다운이 검출되는 상태가 오래 지속되는 경우, (3) 풀-다운 검출과 풀-다운 미검출 사이에서 상태가 자주 변하는 경우에, 임계값의 변경을 구현하는 것이 바람직하다.
(1) 풀-다운이 검출되지 않는 상태가 오래 지속되면, 풀-다운 검출이 더 쉽도록 임계값은 점진적으로 변경된다. 풀-다운 검출 신호의 이력이 "0" 을 계속 나타내고, 이미지 매칭 상태가 지속되면, 임계값은 이미지 변화의 검출이 용이하도록 변경된다. 예를 들어, 임계값 비교기 (72) 의 임계값 Thr7 을 점진적으로 감소시키거나, 임계값 비교기 (641 내지 643) 의 임계값 Thr1 내지 3 을 각각 점진적으로 증가시키는 등으로 변경하는 것이 가능하다. 반대로, 풀-다운 검출 신호의 이력이 "1" 을 계속 나타내고, 이미지 변화 상태가 지속되면, 임계값은 이미지 변화의 검출이 더 엄격하도록 임계값을 변경하는 것이 가능하다.
입력 신호가 풀-다운 신호라면, 이는 검출되고, IP 변환은 필드 선택기 (3) 로부터 출력되는 보간 신호를 사용하여 구현되며, 그리하여, 이미지 품질 열화 없이 프레임 이미지를 생성한다. 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 풀-다운 검출이 더 쉽도록 임계값을 변경하고, 그리하여 풀-다운 상태의 검출 정확성을 향상시킨다.
(2) 풀-다운이 검출되는 상태가 오래 지속되면, 임계값은 풀-다운 검출이 더 어렵도록 점진적으로 변경된다. 예를 들어, 임계값 비교기 (72) 의 임계값 Thr7 을 점진적으로 감소시키는 변경을 하는 것이 가능하다. 풀-다운 신호가 아닌 것을 풀-다운 신호의 이미지로 잘못 검출하는 것은 업-스캔 컨버터 (6) 로부터 출력되는 프레임 이미지에서 콤 노이즈 (comb noise) 와 같은 이미지 품질의 심각한 열화를 야기한다. 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 풀-다운 상태로부터 쉽게 이탈되도록 함으로써 그런 심각한 이미지 품질 열화를 방지한다.
(3) 풀-다운 검출과 풀-다운 미검출 사이에서 상태가 자주 변하면, 임계값은 풀-다운을 검출하지 않는 값으로 임시로 변경된다. 풀-다운 검출과 풀-다운 미검출 사이에서 상태가 자주 변하면 업-스캔 컨버터 (6) 로부터 출력되는 프레임 이미지는 필드 선택기 (3) 로부터 출력되는 보간 신호를 사용하는 IP 변환 이후의 프레임 이미지와 프로그레시브 필터 (4) 에 의해 생성되는 보간 신호를 사용하는 IP 변환 이후의 프레임 이미지 사이에서 변한다. 이들 두 프레임 이미지는 상이한 해상도를 가지기 때문에 잦은 스위칭은 디스플레이 이미지의 플리커 (flicker) 와 같은 이미지 품질의 열화를 야기한다. 본 실시형태의 2-2 풀-다운 검출 장치 (10) 는 임계값을 변경함으로써 풀-다운 검출과 풀-다운 미검출 사이의 잦은 상태 변화로 인한 이미지 품질 열화를 방지한다.
임계값 설정 섹션 (84) 에서 임계값 설정 동작은 이하 도 9 의 플로차트를 참조하여 설명된다. 우선, 단계 S211 에서, 임계값 설정 섹션 (84) 은 풀-다운 검출 신호의 이력을 관찰한다. 풀-다운 검출과 풀-다운 미검출 상태의 잦은 변화가 단계 S212 에서 검출되면, 단계 S213 에서 임계값은 풀-다운 검출이 어렵도록 값으로 신속히 변경된다. 그 다음, 단계 S214 에서 풀-다운 검출 상태의 지속이 검출되면, 단계 S215 에서 임계값은 풀-다운 검출이 더욱 어렵도록 점진적으로 변경된다. 단계 S216 에서 풀-다운 미검출 상태의 지속이 검출되면, 단계 S217 에서 임계값은 풀-다운 검출이 더 쉽도록 변경된다.
본 실시형태의 픽셀 비교기 (12) 는 v_tap 을 사용한 수직 픽셀 비교와 vt_tap 을 사용한 수직 및 시간 픽셀 비교에 추가하여, h_tap1, h_tap2 및 h_tap3 을 사용한 수평 픽셀 비교 및 t_tap 을 사용한 시간 픽셀 비교를 수행한다. 그러나, 이들 픽셀 비교 중에서 일부를 선택하는 것도 가능하다. 예를 들어, v_tap 및 vt_tap 에 추가하여 h_tap1, h_tap2 및 h_tap3 의 비교, v_tap 및 vt_tap 에 추가하여 t_tap 의 비교, v_tap 및 vt_tap 에 추가하여 h_tap2 및 t_tap 의 비교를 수행하는 것이 가능하다.
제 2 실시형태
도 10 은 본 발명의 제 2 실시형태에 따라 2-2 풀-다운 검출 장치 (20) 를 포함하는 프로그레시브 변환 장치 (200) 의 구성을 도시한다. 2-2 풀-다운 검출 장치 (20) 는 도 3 에 도시된 비교 픽셀 v_tap, vt_tap, h_tap1, h_tap2 및 h_tap3 을 사용하여 입력 신호가 풀-다운 신호인지를 판정한다. 본 실시형태의 2-2 풀-다운 검출 장치 (20) 는 t_tap 을 사용하는 시간 픽셀 비교를 수행하지 않는 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 와 다르다. 입력 필드 신호가 풀-다운 신호이면, 2-2 풀-다운 검출 장치 (20) 는 2-2 풀-다운 검출 장치 (10) 처럼, 미싱 라인의 보간을 위해 사용되는 필드를 특정하기 위하여, 필드 선택 신호를 필드 선택기 (3) 에 공급한다. 필드 선택 신호는 2-2 풀-다운 프로세싱에 의해 현재 필드 신호 (b) 와 동일한 프레임으로부터 형성된 필드가 현재 필드 신호 (a) 및 이전 필드 신호 (c) 인지를 나타내는 신호이다. 또한 2-2 풀-다운 검출 장치 (20) 는, 입력 필드 신호가 2-2 풀-다운 신호인지 아닌지에 의존하여 미싱 라인을 보간하는 방법을 변경하기 위해, 풀-다운 검출 신호를 출력 선택기 (5) 에 공급한다.
프로그레시브 변환 장치 (200) 에서, 2-2 풀-다운 검출 장치 (20) 와 상이한 구성요소는 전술한 제 1 실시형태의 프로그레시브 변환 장치 (100) 의 구성요소와 동일한 기능을 구비한다. 따라서, 그것들은 동일한 참조 부호로 표시하였고, 상세한 설명은 생략하였다.
도 11 은 2-2 풀-다운 검출 장치 (20) 의 구성을 도시한다. 입력 신호 프로세서 (21) 는 두 개의 연속적인 필드 신호 (a 및 b) 를 수신하고, 픽셀 비교기 (22) 에서 사용되는 신호를 출력한다. 구체적으로, 픽셀 비교기 (22) 에 수평 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 h_tap1, h_tap2 및 h_tap3, 수직 방향에서 픽셀값의 변화를 검출하기 위해 사용되는 v_tap, 수직 및 시간 방향에 서 픽셀 값의 변화를 검출하기 위해 사용되는 vt_tap 신호를 제공한다.
도 12 는 입력 신호 프로세서 (21) 의 특정한 구성예를 도시한다. 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 의 픽셀 비교기 (11) 처럼, 라인 지연 회로 (511), 도트 지연 회로 (512, 513, 515 내지 518) 의 결합에 의해 h_tap1, h_tap2, h_tap3, v_tap 및 vt_tap 을 생성하는 것이 가능하다.
픽셀 비교기 (22) 는 입력 신호 프로세서 (21) 로부터 공급되는 h_tap1, h_tap2, h_tap3, v_tap 및 vt_tap 을 사용하여 픽셀의 유닛에서 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
수평 픽셀 비교기 (121 내지 123), 수직 픽셀 비교기 (124) 와 수직 및 시간 픽셀 비교기 (125) 의 기능 및 동작은 2-2 풀-다운 검출 장치 (10) 의 픽셀 비교기 (12) 의 그것과 같다. 구체적으로, 수평 픽셀 비교기 (121 내지 123) 는 h_tap1,h_tap2 및 h_tap3 을 사용하여 수평 방향에서 이미지 변화의 존재 또는 부존재를 검출한다. 수직 픽셀 비교기 (124) 는 v_tap 을 사용하여 수직 방향에서 현재 필드 (b) 의 이미지 변화를 검출한다. 수직 및 시간 픽셀 비교기 (125) 는 vt_tap 을 사용하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지 변화를 검출한다.
이미지 변화 검출기 (127) 는 수평 픽셀 비교기 (121 내지 123), 수직 픽셀 비교기 (124) 와 수직 및 시간 픽셀 비교기 (125) 에서의 검출 결과에 기초하여, 다음 필드 (a) 의 픽셀 (a21) 에 초점을 두면, 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
도 13 은 픽셀 비교기 (22) 의 구성예를 도시한다. HPF (611 내지 614), 감산기 (621), ABS (631 내지 635) 및 임계값 비교기 (641 내지 645) 는 도 6 에서 도시한 픽셀 비교기에서의 그것과 동일하다. 도 13 에서, 이미지 변화 검출기 (127) 는 임계값 판정기 (641 내지 646) 로부터 출력되는 바이너리 신호의 논리곱을 연산하는 AND 회로 (65) 로 구성된다. ABD 회로 (65) 는 임계값 판정기 (641 내지 646) 에서의 판정 결과가 모두 참일 때, 픽셀 판정 신호로서 "1" 을 출력한다.
도 11 의 2-2 풀-다운 검출 장치 (20) 에서의 필드 비교기 (13) 및 풀-다운 판정기 (14) 의 기능 및 동작은 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 에서의 그것과 동일하다. 따라서, 그것들은 동일한 참조 부호로 표시하였고, 여기서는 상술하지 않았다.
전술한 바와 같이, 본 실시형태의 2-2 풀-다운 검출 장치 (20) 는 vt_tap 및 v_tap 을 사용한 비교 및 판정에 추가하여, h_tap1 내지 h_tap3 을 사용한 수평 방향에서의 비교 및 판정을 수행한다. 본 실시형태의 2-2 풀-다운 검출 장치 (20) 는 h_tap 을 사용하여 수평의 비교 및 판정을 수행하기 때문에, 픽셀값이 수평 방향에서 크게 변하는 픽셀을 판정 타겟에서 배제할 수 있다. 따라서, 디스플레이 이미지의 에지 부분의 존재로 인한 잘못된 판정을 방지함으로써, 이미지 변화에서 판정 정확성을 향상시키는 것이 가능하다.
제 3 실시형태
도 14 는 본 발명의 제 3 실시형태에 따른 2-2 풀-다운 검출 장치 (30) 를 포함하는 프로그레시브 변환 장치 (300) 의 구성을 도시한다. 2-2 풀-다운 검출 장치 (30) 는 도 3 에 도시된 비교 픽셀 v_tap, vt_tap, 및 t_tap 을 사용하여 입력 신호가 풀-다운 신호인지를 판정한다. 본 실시형태의 2-2 풀-다운 검출 장치 (30) 는 h_tap 1 내지 3 을 사용하여 수평 픽셀 비교를 수행하지 않는다는 점에서 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 와 다르다. 입력 필드 신호가 풀-다운 신호이면, 2-2 풀-다운 검출 장치 (10) 와 마찬가지로, 2-2 풀-다운 검출 장치 (30) 는 미싱 라인의 보간에 사용되는 필드를 특정하기 위해 필드 선택 신호를 필드 선택기 (3) 에 공급한다. 필드 선택 신호는 2-2 풀-다운 프로세싱에 의해 현재 필드 신호 (b) 와 동일한 필드로부터 형성된 필드가 다음 필드 신호 (a) 인지 또는 이전 필드 신호 (c) 인지를 알려준다. 또한, 2-2 풀-다운 검출 장치 (30) 는 입력 필드 신호가 2-2 풀-다운 신호인지 아닌지에 기초하여 미싱 라인을 보간하는 방식을 변경하기 위해 풀-다운 검출 신호를 출력 선택기 (5) 에 공급한다.
프로그레시브 변환 장치 (300) 에서, 2-2 풀-다운 검출 장치 (30) 와 상이한 구성요소는 전술한 제 1 실시형태의 프로그레시브 변환 장치 (100) 의 구성요소와 동일한 기능을 구비한다. 따라서, 그것들은 동일한 참조 부호로 표시하였고, 상세한 설명은 생략하였다.
도 15 는 2-2 풀-다운 검출 장치 (30) 의 구성을 도시하였다. 입력 신호 프로세서 (31) 는 세 개의 연속적인 필드 신호 (a, b 및 c) 를 수신하고, 픽셀 비교기 (32) 에서 사용되는 신호를 출력한다. 구체적으로, 수직 방향에서 픽셀값 의 변화를 검출하는 데 사용되는 v_tap, 수직 및 시간 방향에서 픽셀값의 변화를 검출하는데 사용되는 vt_tap, 및 시간 방향에서 픽셀값의 변화를 검출하는 데 사용되는 t_tap 신호를 픽셀 비교기 (32) 에 공급한다.
도 16 은 입력 신호 비교기 (31) 의 특정한 구성예를 도시한다. 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 의 픽셀 비교기 (11) 처럼, 입력 신호 (b) 를 라인 지연 회로 (511) 에 의해 하나의 라인 만큼 지연시킴으로써, v_tap, vt_tap 및 t_tap 을 생성하는 것이 가능하다.
픽셀 비교기 (32) 는 입력 신호 프로세서 (31) 로부터 공급되는 v_tap, vt_tap 및 t_tap 을 사용하여, 픽셀의 유닛에서 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
수직 픽셀 비교기 (124), 수직 및 시간 픽셀 비교기 (125) 와 시간 픽셀 비교기 (126) 의 기능 및 동작은 2-2 풀-다운 검출 장치 (10) 에서의 픽셀 비교기 (12) 의 그것과 동일하다. 구체적으로, 수직 픽셀 비교기 (124) 는 v_tap 을 사용하여 수직 방향으로 현재 필드 (b) 의 이미지 변화를 검출한다. 수직 및 시간 픽셀 비교기 (125) 는 vt_tap 을 사용하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지 변화를 검출한다. 시간 픽셀 검출기 (126) 는 t_tap 을 사용하여 현재 필드 (b) 와 다음 필드 (a) 사이의 이미지 변화를 검출한다.
이미지 변화 검출기 (127) 는 수직 픽셀 비교기 (124), 수직 및 시간 픽셀 비교기 (125) 및 시간 픽셀 비교기 (126) 에서의 검출 결과에 기초하여, 다음 필드 (a) 의 픽셀 (a21) 에 초점을 두면, 현재 필드 (b) 와 다음 필드 (a) 사이에 이미지가 유사한지를 판정한다.
도 17 은 픽셀 비교기 (32) 의 구성예를 도시한다. HPF (611 내지 614), 감산기 (621), ABS (631 내지 635) 및 임계값 비교기 (644 내지 646) 는 도 6 에 도시된 픽셀 비교기에서의 그것과 동일하다. 도 17 에서, 이미지 변화 검출기 (127) 는 임계값 판정기 (644 내지 646) 로부터 출력되는 바이너리 신호의 논리곱을 연산하는 AND 회로 (65) 로 구성된다. AND 회로 (65) 는 임계값 판정기 (644 내지 646) 에서의 판정 결과가 모두 참일 때, 픽셀 판정 신호로 "1" 을 출력한다.
도 15 의 2-2 풀-다운 검출 장치 (30) 에서의 필드 비교기 (13) 및 풀-다운 판정기 (14) 의 기능 및 동작은 제 1 실시형태의 2-2 풀-다운 검출 장치 (10) 에서의 그것과 동일하다. 따라서, 그것들은 동일한 참조 부호로 표시하였고, 여기에 상술하지 않았다.
전술한 바와 같이, 본 실시형태의 2-2 풀-다운 검출 장치 (30) 는 vt_tap 및 v_tap 을 사용한 비교 및 판정에 추가하여, t_tap 을 사용하여 시간 방향에서 비교 및 판정을 수행한다. 본 실시형태의 2-2 풀-다운 검출 장치 (30) 는 t_tap 을 사용하여 시간 비교 및 판정을 수행하기 때문에, 다음 필드 (a) 와 이전 필드 (c) 사이에 픽셀값이 크게 변하는 픽셀, 또는 시간 변화가 판정 타겟으로부터 큰 픽셀을 배제할 수 있다.
또한, 시간 변화가 큰 픽셀에서, vt_tap 을 사용하는 판정이 픽셀값에서의 변화를 검출할 때, 그것이 필드 사이의 이미지 변화 때문인지, 또는 고주파수 이미지의 에지 부분 때문인지를 결정할 수 없다. 만약, 그러한 픽셀이 이미지 변화의 판정에 추가된다면, 다음 필드 (a) 와 현재 필드 (b) 가 동일한 프레임으로부터 형성된 때에도 이미지 변화의 잘못된 판정이 발생하기 쉽다.
2-2 풀-다운 검출 장치(30) 는 시간 방향에서 픽셀값이 크게 변하는 픽셀을 판정 타겟에서 배제하기 위하여, t_tap 을 사용하여 시간 비교 및 판정을 수행한다. 따라서, 큰 시간 변화를 구비하는 이미지에 대한 잘못된 판정을 방지하고, 이미지 변화의 판정 정확성을 향상시키는 것이 가능하다.
비록 도 17 은 임계값 비교기 (646) 가 t_tap 에서 시간 픽셀 변화가 작은 픽셀을 판정으로부터 배제하도록 임계값을 설정하는 구성예를 도시하고 있지만, 본 발명은 거기에 한정되지 않는다. 시간 이미지 변화가 작은 픽셀을 이미지 변화의 판정으로부터 제외하기 위하여, 임계값 비교기 (646) 에 대한 입력 신호가 임계값 Thr6 이상일 때, 임계값 비교기 (646) 는 "1" 을 출력한다. 이러한 구성은 작은 시간 이미지 변화를 구비한 픽셀을 이미지의 유사성 판단에서 배제하는 것을 허용한다. 따라서, vt_tap 을 사용하는 종단이 수직으로 고주파수 이미지의 존재로 인하여 작은 이미지 변화에도 불구하고 이미지 변화가 존재한다고 잘못 판정하는 것을 방지할 수 있고, 따라서, 이미지가 유사한지를 판정하는 정확성을 향상시킬 수 있다.
또한, 시간 변화가 지나치게 큰 픽셀과 시간 변화가 작은 픽셀 모두를 이미지 변화의 판정으로부터 배제하기 위해, 임계값 비교기 (646) 는 두 개의 임계값을 구비할 수도 있다.
상기 실시형태는 본 발명이 2-2 풀-다운 신호를 검출하고 IP 변환을 구현하는 프로그레시브 변환 장치와 2-2 풀-다운 검출 장치에 적용되는 경우를 설명하였다. 본 발명은 2-2 풀-다운 검출을 위한 장치와 동일한 방식으로 2-3 풀-다운 신호를 검출하고 IP 변환을 구현하는 프로그레시브 변환 장치와 2-3 풀-다운 검출 장치에도 또한 적용 가능하다.
본 발명은 상기 실시형태에 한정되는 것은 아니고, 본 발명의 범위와 사상에서 벗어남이 없이 변형 및 변화될 수도 있음은 명백하다.
본 발명은 풀-다운 신호 검출의 향상된 정확성을 구비한 풀-다운 검출 장치와 풀-다운 검출 방법을 제공하는 것을 가능하게 한다.

Claims (25)

  1. 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 장치로서,
    제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위해, 입력 비디오 신호에 포함된 상기 제 1 필드와 상기 제 1 필드보다 한 필드 이전인 상기 제 2 필드 사이의 픽셀 비교와, 상기 제 1 필드와 상기 제 2 필드 중 하나 이상의 필드에서 수평 픽셀 비교를 적어도 수행하는 픽셀 비교기;
    상기 픽셀 비교기에서의 판정결과를 컴파일하고 상기 픽셀 비교기에서의 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하는 필드 비교기; 및
    상기 필드 비교기에서의 판정 결과의 이력에 기초하여 상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 판정하는 풀-다운 판정기를 포함하는, 풀-다운 검출 장치.
  2. 제 1 항에 있어서,
    상기 픽셀 비교기는,
    상기 제 1 필드에 포함된 제 1 픽셀을 상기 제 2 필드에 포함되고 상기 제 1 픽셀의 위 또는 아래에 인접하게 위치되는 제 2 픽셀과 비교하고, 상기 제 1 픽셀을 상기 제 1 픽셀에 인접하게 수평으로 위치되는 제 3 픽셀과 더 비교하는, 풀-다 운 검출 장치.
  3. 제 2 항에 있어서,
    상기 픽셀 비교기는,
    상기 제 1 픽셀과 상기 제 3 픽셀 사이의 픽셀값의 차이를 측정하고, 상기 차이가 소정의 임계값을 초과하면, 상기 제 1 픽셀을 픽셀 변화 존재의 판정으로부터 배제하는, 풀-다운 검출 장치.
  4. 제 1 항에 있어서,
    상기 픽셀 비교기는,
    상기 제 1 필드와 상기 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위해 상기 제 1 필드와 상기 제 1 필드보다 두 필드 이전인 필드 사이의 동일한 좌표에 위치한 픽셀을 더 비교하는, 풀-다운 검출 장치.
  5. 제 1 항에 있어서,
    상기 필드 비교기는,
    상기 픽셀 비교기에서 상기 제 1 필드와 상기 제 2 필드 사이에서 상이하다고 판정된 픽셀의 수를 상기 필드에서의 픽셀 위치에 따라 복수의 카운터로 분할함으로써 컴파일하고, 상기 복수의 카운터에 컴파일된 픽셀의 수의 최소값이 소정의 임계값을 초과하면, 상기 제 1 필드와 상기 제 2 필드 사이에 이미지 변화가 존재 한다고 판정하는, 풀-다운 검출 장치.
  6. 제 1 항에 있어서,
    상기 풀-다운 판정기는,
    상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 상기 픽셀 비교기에서 픽셀 변화의 존재를 판정하기 위한 조건을 변경하는, 풀-다운 검출 장치.
  7. 제 1 항에 있어서,
    상기 풀-다운 판정기는 ,
    상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 상기 필드 비교기에서 픽셀 변화의 존재를 판정하기 위한 조건을 변경하는, 풀-다운 검출 장치.
  8. 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 방법으로서,
    상기 비디오 신호에 포함된 제 1 필드와 상기 제 1 필드보다 한 필드 이전인 제 2 필드 사이에서 픽셀의 차이를 측정하고 상기 차이를 제 1 임계값과 비교하는 단계;
    상기 제 1 필드와 상기 제 2 필드 중 하나 이상의 필드에서 수평으로 픽셀의 차이를 측정하고 상기 차이를 제 2 임계값과 비교하는 단계;
    상기 제 1 임계값과 상기 제 2 임계값과의 비교 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 픽셀 변화의 존재를 판정하는 단계;
    픽셀 변화의 존재의 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하는 단계; 및
    상기 이미지 변화의 존재의 판정 결과의 이력에 기초하여 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 판정하는 단계를 포함하는, 풀-다운 검출 방법.
  9. 제 8 항에 있어서,
    상기 제 1 필드와 상기 제 1 필드보다 두 필드 이전인 필드 사이에서 동일한 좌표에 위치된 픽셀을 비교하고 상기 제 1 필드와 상기 제 2 필드 사이의 픽셀 변화의 존재를 판정하는 단계를 더 포함하는, 풀-다운 검출 방법.
  10. 제 8 항에 있어서,
    상기 픽셀 변화의 존재의 판정 결과는 상기 필드에서의 픽셀 위치에 따라 상기 결과를 분할함으로써 컴파일되고 상기 분할되고 컴파일된 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재가 판정되는, 풀-다운 검출 방법.
  11. 제 8 항에 있어서,
    상기 제 1 임계값과 상기 제 2 임계값 중 하나 이상의 임계값은 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 변경되는, 풀-다운 검출 방법.
  12. 제 8 항에 있어서,
    상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하기 위한 조건은 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 변경되는, 풀-다운 검출 방법.
  13. 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 장치로서,
    제 1 필드와 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위해, 상기 입력 비디오 신호에 포함된 상기 제 1 필드와 상기 제 1 필드보다 한 필드 이전인 제 2 필드 사이의 픽셀 비교와, 상기 제 1 필드와 상기 제 1 필드보다 두 필드 이전인 제 3 필드 사이의 픽셀 비교를 적어도 수행하는 픽셀 비교기;
    상기 픽셀 비교기에서의 판정 결과를 컴파일하고 상기 픽셀 비교기에서의 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하는 필드 비교기; 및
    상기 필드 비교기에서의 판정 결과의 이력에 기초하여 상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 판정하는 풀-다운 판정기를 포함하고,
    상기 픽셀 비교기는 상기 제 1 필드에 포함된 제 1 픽셀과 상기 제 3 필드에 포함되고 상기 제 1 픽셀과 동일한 좌표에 위치되는 제 3 픽셀 사이의 픽셀값의 차이를 측정하고, 상기 차이가 소정 임계값보다 작으면, 픽셀 변화의 존재의 판정으로부터 상기 제 1 픽셀을 배제하는, 풀-다운 검출 장치.
  14. 제 13 항에 있어서,
    상기 픽셀 비교기는 상기 제 1 필드에 포함된 제 1 픽셀을 상기 제 2 필드에 포함되고 상기 제 1 픽셀의 위 또는 아래에 인접하게 위치되는 제 2 픽셀과 비교하고, 상기 제 1 픽셀을 상기 제 3 픽셀과 더 비교하는, 풀-다운 검출 장치.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 픽셀 비교기는 상기 제 1 필드와 상기 제 2 필드 사이의 픽셀 변화의 존재를 판정하기 위해 상기 제 1 픽셀을 상기 제 1 픽셀에 인접하여 수평으로 위치되는 픽셀과 더 비교하는, 풀-다운 검출 장치.
  17. 제 13 항에 있어서,
    상기 필드 비교기는 상기 필드에서의 픽셀 위치에 따라 상기 결과를 분할함으로써 상기 픽셀 비교기의 판정 결과를 컴파일하고, 상기 분할되고 컴파일된 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하는, 풀-다운 검출 장치.
  18. 제 13 항에 있어서,
    상기 필드 비교기는 상기 픽셀 비교기에서 상기 제 1 필드와 상기 제 2 필드 사이에서 상이하다고 판정된 픽셀의 수를 상기 필드에서의 픽셀 위치에 따라 복수의 카운터로 분할함으로써 컴파일하고, 상기 복수의 카운터에 컴파일된 픽셀의 수의 최소값이 소정의 임계값을 초과하면, 상기 제 1 필드와 상기 제 2 필드 사이에 이미지 변화가 존재한다고 판정하는, 풀-다운 검출 장치.
  19. 제 13 항에 있어서,
    상기 풀-다운 판정기는 상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 상기 픽셀 비교기에서 픽셀 변화의 존재를 판정하기 위한 조건을 변경하는, 풀-다운 검출 장치.
  20. 제 13 항에 있어서,
    상기 풀-다운 판정기는 상기 입력 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 상기 필드 비교기에서 픽셀 변화의 존재를 판정하기 위한 조건을 변경하는, 풀-다운 검출 장치.
  21. 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 검출하기 위한 풀-다운 검출 방법으로서,
    상기 비디오 신호에 포함된 제 1 필드와 상기 제 1 필드보다 한 필드 이전인 제 2 필드 사이에서 픽셀의 제 1 차이를 측정하고, 상기 제 1 차이를 제 1 임계값과 비교하는 단계;
    상기 제 1 필드와 상기 제 1 필드보다 두 필드 이전인 제 3 필드 사이에서 픽셀의 제 2 차이를 측정하고, 상기 제 2 차이를 제 2 임계값과 비교하고, 상기 제 2 차이가 상기 제 2 임계값보다 작다고 판정된 화소를 사용하지 않는 화소로서 선택하는 단계;
    상기 제 1 임계값과의 비교 결과에 기초하여 상기 제 1 필드와 상기 사용하지 않는 화소를 배제한 제 2 필드 사이의 픽셀 변화의 존재를 판정하는 단계;
    하나의 필드에 대해 픽셀 변화의 존재의 판정 결과를 컴파일하고, 상기 컴파일 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하는 단계; 및
    상기 이미지 변화의 존재의 판정 결과의 이력에 기초하여 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지를 판정하는 단계를 포함하는, 풀-다운 검출 방법.
  22. 제 21 항에 있어서,
    상기 픽셀 변화의 존재의 판정 결과는 상기 필드에서의 픽셀 위치에 따라 분 할함으로써 컴파일되고 상기 분할되고 컴파일된 판정 결과에 기초하여 상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재가 판정되는, 풀-다운 검출 방법.
  23. 제 21 항에 있어서,
    상기 제 1 임계값과 상기 제 2 임계값 중 하나 이상의 임계값은 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 변경되는, 풀-다운 검출 방법.
  24. 제 21 항에 있어서,
    상기 제 1 필드와 상기 제 2 필드 사이의 이미지 변화의 존재를 판정하기 위한 조건은 상기 비디오 신호가 풀-다운 프로세싱에 의해 생성된 것인지에 대한 판정의 이력에 기초하여 변경되는, 풀-다운 검출 방법.
  25. 제 13 항에 있어서,
    상기 제 1 필드와 상기 제 3 필드는 상이한 프레임들로부터 각각 생성되는, 풀-다운 검출 장치.
KR1020060017462A 2005-02-22 2006-02-22 풀-다운 검출 장치 및 풀-다운 검출 방법 KR100798665B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005045481 2005-02-22
JPJP-P-2005-00045481 2005-02-22
JPJP-P-2005-00235729 2005-08-16
JP2005235729A JP4732068B2 (ja) 2005-02-22 2005-08-16 プルダウン検出装置及びプルダウン検出方法

Publications (2)

Publication Number Publication Date
KR20060093679A KR20060093679A (ko) 2006-08-25
KR100798665B1 true KR100798665B1 (ko) 2008-01-28

Family

ID=36912281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017462A KR100798665B1 (ko) 2005-02-22 2006-02-22 풀-다운 검출 장치 및 풀-다운 검출 방법

Country Status (4)

Country Link
US (1) US7999876B2 (ko)
JP (1) JP4732068B2 (ko)
KR (1) KR100798665B1 (ko)
TW (1) TWI324884B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4699776B2 (ja) * 2005-02-22 2011-06-15 ルネサスエレクトロニクス株式会社 プルダウン検出装置及びプルダウン検出方法
JP2006237696A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
FR2901951A1 (fr) 2006-06-06 2007-12-07 St Microelectronics Sa Detecteur de cadence par regions
FR2902265A1 (fr) * 2006-06-13 2007-12-14 St Microelectronics Sa Detection de la cadence d'une sequence de trames video
JP4749314B2 (ja) * 2006-11-28 2011-08-17 富士通株式会社 インタレース／プログレッシブ変換方法および変換装置
JP5123643B2 (ja) * 2007-11-12 2013-01-23 ルネサスエレクトロニクス株式会社 映像処理装置
GB2491772B (en) * 2010-04-02 2013-12-11 Zoran France Cadence detection for interlaced video based on temporal regularity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145779A (ja) 1996-11-06 1998-05-29 Sony Corp フィールド検出装置およびフィールド検出方法、画像符号化装置および画像符号化方法、並びに記録媒体および記録方法
JP2003078926A (ja) 2001-08-31 2003-03-14 Pioneer Electronic Corp 映像信号のテレシネ変換方式検出装置
KR20040019282A (ko) * 2001-11-02 2004-03-05 마쯔시다덴기산교 가부시키가이샤 주사 변환 장치
JP2004242196A (ja) 2003-02-07 2004-08-26 Fujitsu General Ltd ２−２プルダウン検出装置およびそれを使用した順次走査変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197363A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp テレシネ映像信号検出方法
JP2002247529A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 順次走査変換装置
JP3692963B2 (ja) * 2001-04-27 2005-09-07 ソニー株式会社 映像源判別方法及び装置及び映像信号処理装置
JP3994720B2 (ja) * 2001-11-12 2007-10-24 松下電器産業株式会社 映像信号処理装置
WO2003084227A1 (fr) * 2002-04-01 2003-10-09 Matsushita Electric Industrial Co., Ltd. Dispositif de determination du procede d'interpolation de champ
US7202907B2 (en) * 2002-04-09 2007-04-10 Zoran Corporation 2:2 and 3:2 pull-down detection techniques
JP2004034333A (ja) 2002-06-28 2004-02-05 Daiwa Seiko Inc 装飾部を有する部材及びその製造方法
JP4427711B2 (ja) * 2003-05-14 2010-03-10 ソニー株式会社 映像源判別装置及び方法
JP2005045470A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 映像信号処理装置及び映像信号処理方法
JP2005072863A (ja) * 2003-08-22 2005-03-17 Toshiba Corp テレシネ方式識別装置
TWI225365B (en) * 2003-12-12 2004-12-11 Sunplus Technology Co Ltd Detecting apparatus capable of detecting bad edition of image signal
JP4699776B2 (ja) * 2005-02-22 2011-06-15 ルネサスエレクトロニクス株式会社 プルダウン検出装置及びプルダウン検出方法
JP4388126B1 (ja) * 2008-06-27 2009-12-24 株式会社東芝 プルダウン信号検出装置及びプルダウン信号検出方法、順次走査変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145779A (ja) 1996-11-06 1998-05-29 Sony Corp フィールド検出装置およびフィールド検出方法、画像符号化装置および画像符号化方法、並びに記録媒体および記録方法
JP2003078926A (ja) 2001-08-31 2003-03-14 Pioneer Electronic Corp 映像信号のテレシネ変換方式検出装置
KR20040019282A (ko) * 2001-11-02 2004-03-05 마쯔시다덴기산교 가부시키가이샤 주사 변환 장치
JP2004242196A (ja) 2003-02-07 2004-08-26 Fujitsu General Ltd ２−２プルダウン検出装置およびそれを使用した順次走査変換装置

Also Published As

Publication number Publication date
US20060187341A1 (en) 2006-08-24
JP2006270912A (ja) 2006-10-05
US7999876B2 (en) 2011-08-16
TW200633526A (en) 2006-09-16
KR20060093679A (ko) 2006-08-25
TWI324884B (en) 2010-05-11
JP4732068B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
KR100798665B1 (ko) 풀-다운 검출 장치 및 풀-다운 검출 방법
US7242819B2 (en) Method and system for advanced edge-adaptive interpolation for interlace-to-progressive conversion
JP4847040B2 (ja) ビデオシーケンスでのティッカー処理
KR100777953B1 (ko) 풀-다운 검출 장치 및 풀-다운 검출 방법
EP1592250A1 (en) Film-mode detection in video sequences
JPH08242409A (ja) フィルム・モードを検出する方法および装置
KR100777954B1 (ko) 풀-다운 검출 장치 및 풀-다운 검출 방법
US9918041B1 (en) Motion adaptive de-interlacing and advanced film mode detection
KR20010069083A (ko) 디인터레이싱 장치
KR100422575B1 (ko) 디인터레이싱을 위한 공간축/시간축 보간 시스템 및 방법
JP4791074B2 (ja) 状態情報訂正方法、動き補償画像処理方法及び画像状態情報訂正器
JPWO2003039148A1 (ja) 走査変換装置
US7808552B1 (en) Techniques for detecting a pulldown field sequence
KR100323662B1 (ko) 디인터레이싱 장치 및 방법
EP1198137A1 (en) Method and apparatus for film mode detection in video fields
US7636129B2 (en) Method and device for detecting sawtooth artifact and/or field motion
KR100633143B1 (ko) 배드에딧 검출이 가능한 필름모드 판별장치 및 그 방법
CN100592780C (zh) 下变换检测装置和下变换检测方法
KR100351160B1 (ko) 영상 움직임 보상 장치 및 방법
US8373798B2 (en) Text protection device and related motion adaptive de-interlacing device
JP5641887B2 (ja) 画像処理装置及びその制御方法
JPH06237414A (ja) 動画像のカットチェンジ検出装置
KR20060096203A (ko) 필름 모드 검출 방법의 편집 에러 검출 방법
JP2005045443A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee