JPH08242409A - フィルム・モードを検出する方法および装置 - Google Patents

フィルム・モードを検出する方法および装置

Info

Publication number
JPH08242409A
JPH08242409A JP7354713A JP35471395A JPH08242409A JP H08242409 A JPH08242409 A JP H08242409A JP 7354713 A JP7354713 A JP 7354713A JP 35471395 A JP35471395 A JP 35471395A JP H08242409 A JPH08242409 A JP H08242409A
Authority
JP
Japan
Prior art keywords
pixel
signal
field
value
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7354713A
Other languages
English (en)
Other versions
JP3723263B2 (ja
Inventor
Todd J Christopher
ジエイ クリストフアー トツド
Carlos Correa
コレア カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH08242409A publication Critical patent/JPH08242409A/ja
Application granted granted Critical
Publication of JP3723263B2 publication Critical patent/JP3723263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • H04N7/0115Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard with details on the detection of a particular field or frame pattern in the incoming video signal, e.g. 3:2 pull-down pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)
  • Image Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 フィルムから生じるビデオ・マテリアルを高
い信頼度で識別する。 【解決手段】 所定のフィールドの第1のピクセルYA
と、同じ水平位置にあり垂直方向に整列した、隣接する
フィールドの第2および第3のピクセルYB、YCが比
較され、もし第1のピクセルの値が第2と第3のピクセ
ルの値の中間にあれば、ゼロの値を有するピクセル差信
号PDを発生する。もしそうでなければ、ピクセル差信
号は、第1のピクセルの値と、第2および第3のピクセ
ルのうち第1のピクセルの値に最も近い値を有するピク
セルの値との差の絶対値に等しい値を有する。これらの
ピクセル差信号はビデオ信号の1フィールド期間のうち
の所定の期間にわたって累積され、フィールド差信号S
nを発生する。フィールド差信号は1グループ5個の相
関器によって分析され、2−2プルダウンまたは3−2
プルダウン・フィルム・モードに特有のパターンを調べ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビデオ信号の処理
に関し、特に、ビデオ信号がフィルム(film)をソ
ース(source)として生じたのか、それともビデ
オカメラ(video camera)をソースとして
生じたか識別する方法および装置に関する。
【0002】
【従来の技術】フィルムから生じたビデオ情報を受信す
る際、信号の非インターレース走査を実質的に誤りなく
行う機会がある。なぜならば、フィルムの各フレームを
使用して、インターレース走査される2種類(奇数と偶
数)のフィールドを表わす少なくとも2つのビデオ・フ
ィールドを発生するからである。従って、もしビデオ信
号がフィルムから生じたことが確実に判定でき、同じフ
ィルムのフレームに対応するビデオフィールドが識別で
きるならば、この2つのフィールドを合成することによ
り、1つの瞬間に対応する、非インターレース走査のビ
デオ・フレームを、実質上誤りなく、発生することがで
きる。フィルム・ソースの識別は、このほかに、チャン
ネル符号化効率を改善するためにディジタル伝送系にお
いて削除すべき冗長フィールド(これは3−2プルダウ
ン・ソースに生じる)の識別にも使用される。
【0003】都合の悪いことに、放送されるビデオ信号
の中には、どのフィールドがフィルムから生じたもの
で、どのフィールドがビデオカメラから生じたものであ
るかを示す特別な情報が含まれていないので、フィルム
に基づくフィールドの存在は、フィールドの輝度情報間
の差を調べることにより推測しなければならない。しか
しながら、これにはいくつかの問題がある。例えば、連
続するビデオ・フィールドが非常に類似していると、そ
れらのフィールドが同じフィルムのこまから生じたもの
と判断される。また、その番組中に動きが不足している
ために類似性が見られることもあり得る。同様に、フィ
ールド間に差があると、それらのフィールドが同じフレ
ームの情報から生じたのではないと判断されることもあ
るが、この差は垂直空間ディテールまたは伝送ノイズが
原因となっていることもある。
【0004】実際のフィルム検出器は、フィールド差情
報を適正に処理し、それから一連のフィールド差を調
べ、既知のフィルムのシーケンスに特有のパターンを探
すことにより、前述の状況を見分けなければならない。
動きの有る無し、ノイズ、空間ディテールなどを見分け
ることに加え、この問題をさらに複雑にするのは、フィ
ルム・ソースから得られるビデオ信号の番号、一般に2
つのパターンがあることである。これらは、通常、“2
−2プルダウン”および“3−2プルダウン”として知
られている。
【0005】2−2プルダウン方式では、フィルムの各
こまは2つのビデオ・フィールド(奇数と偶数の各フィ
ールド)を発生する。これは50Hz(フィールド周波
数)の場合に共通した唯一のパターンであり、毎秒25
フレームのフィルムに対応する。時折、このパターン
は、毎秒30フレームのフィルムを使用して制作された
60Hzのビデオ番組に現れることもある。
【0006】3−2プルダウン方式では、フィルムの一
こまを使用して3つのビデオ・フィールドを発生し、次
の一こまは2つのフィールドを発生し、3−2のパター
ンを繰り返す。これは、60Hz(すなわち、毎秒60
フィールド)のビデオ素材の場合に最も一般的なフィル
ム形式であり、毎秒24フレームのフィルム素材に対応
する。
【0007】
【発明が解決しようとする課題】本発明は、フィルム・
モード検出器の必要性を満たすことを目的としており、
この検出器は、種々のプルダウン・マテリアル(mat
erial)と共に使用され、且つあいまいさ(場面の
動きの有る無し、垂直空間ディテール、伝送ノイズなど
の要因に起因する)が解消され、フィルムから生じるビ
デオ・マテリアルの識別に高い信頼性が得られる。
【0008】
【課題を解決するための手段】本発明によるフィルム・
モード識別方法では、ある所定のフィールドからの第1
のピクセルと、同じ水平位置にあり垂直方向に整列し
た、時間的に隣接するフィールドからの第2および第3
のピクセルとを同時に供給する。ピクセルの値は比較さ
れ、もし第1のピクセルの値が第2と第3のピクセルの
値の中間にあれば、ゼロの値を有するピクセル差信号を
発生する。もしそうでなければ、ピクセル差信号は第1
のピクセルの値と、第2および第3のピクセルのうち第
1のピクセルの値に最も近い値を有するピクセルの値と
の差の絶対値に等しい値を有する。ピクセル差信号のゼ
ロでない値は、前記ビデオ信号の1フィールド期間のう
ちの所定の期間にわたって累積され、1フィールド差信
号を発生する。次に、累積された値を分析して、ビデオ
信号がフィルムをソースとすることを示すパターンを調
べる。
【0009】本発明を実施する装置は、第1のピクセル
をある所定のフィールドから、また、同じ水平位置にあ
り垂直方向に整列した第2と第3のピクセルを時間的に
隣接するフィールドから、同時に供給する。比較回路が
前記選択されたピクセルの値を比較し、もし前記第1の
ピクセルの値が前記第2および第3のピクセルの値の中
間にあるならば、ゼロの値を有するピクセル差信号を発
生し、もしそうでなければ、前記ピクセル差信号は、前
記第1のピクセルの値と、前記第2および第3のピクセ
ルのうち第1のピクセルの値に最も近い値を有するピク
セルの値との差の絶対値に等しい値を有する。累算器が
設けられ、前記ビデオ信号の1フィールド期間のうちの
所定の期間にわたって前記ピクセル差信号の非ゼロ値を
累積する。パターン分析器は、フィールド差信号に応答
して、累積されたフィールド差信号を分析し、フィルム
をソースとするビデオ信号のプルダウン・シーケンスに
特有のフィールドを示すパターンを調べる。
【0010】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。なお、図面において、類似要素に
は類似の符号が付されている。
【0011】本発明によるフィルム・モードのビデオ・
フィールド識別には、汎用的有用性がある。具体的に
は、データ圧縮伝送システムで冗長フィールドを識別す
るために利用すれば、データ・ストリームから除去また
は削除すべき冗長フィールドを識別することができる。
また、共通フィルム・フレームが発生源であるビデオ・
フィールドを識別するために利用すれば、ビデオ信号の
デ・インターレーシング処理(すなわち、インターレー
ス・ビデオ信号の順次走査変換)を本質的にエラーなし
で容易に行うことができる。また、フィールド・レート
を二倍にしてビデオ信号のフリッカ低減処理の目的のた
めに、あるフィルム・フレームに共通する5つのフィー
ルドを識別するために使用することもできる。
【0012】図1のテレビジョン受信装置では、上記利
用例のうちの2つ、すなわち、デ・インターレーシング
を行う場合と、表示画像のフリッカ低減を行う場合が示
されている。この受信装置はビデオ信号・タイミングの
源102を備えており、この信号源102からは、イン
ターレース輝度出力信号Yおよび全体を英字Tで示した
タイミング信号群(例えば、水平、垂直、ピクセルな
ど)が出力される。ここでは、ビデオ信号Yは、フィル
ム・ソースとカメラ・ソースとが混合されたもので、イ
ンターレースされているものと想定している。すべての
フィールド選択決定は輝度信号(luminance
signal)の処理に基づいて判断されるので、ま
た、図面を簡略化するために、クロミナンス(chro
minance)処理は示されていない。この分野の専
門家ならば理解されるように、ある特定の輝度(lum
a)フィールドが識別され、表示のために選択されると
き、対応するクロマ(chroma)フイールドも選択
されるはずである。
【0013】信号の源102の出力は、順次走査/フリ
ッカ低減プロセッサ104を介してビデオ・ディスプレ
イ・ユニット106に入力される。ユニット106は従
来から知られている構成とすることができ、本発明を実
現するための識別装置100から得られるフィールド・
ソース識別情報を利用して、デ・インターレーシングま
たはフリッカ低減(あるいは両方)などのピクチャ(画
像)改善を行うことができる。
【0014】本発明を実現するフィルム・モード検出装
置100は3つの主要要素を備えている。すなわち、ビ
デオ信号選択ユニット(図中では、ユニット110)お
よびフィルム・データ減少ユニット(film dat
a reduction unit)112である。
【0015】ユニット108の入力端は、信号の源10
2から送られてきて、標準フィールド・レート(例え
ば、PALまたはSECAMでは50Hz、NTSCで
は約60Hz)のインターレース・フィールドを含んで
いるインターレース輝度信号Yを受信するように結合さ
れる。入力ビデオ信号Yから、ユニット108は3つの
出力ビデオ信号を同時に選択する。これらの信号は、信
号源102から同時に発生されるピクセルを含んでお
り、そこでは、ピクセルYCはピクセルYAに対して1
フィールドからハーフラインを引いた分だけ遅れてお
り、ピクセルYBはピクセルYAに対して1フィールド
にハーフラインを加えた分だけ遅れている。
【0016】ピクセルYA,YBおよびYCの時間空間
的配置は図2に示されている。ここで、あるフィールド
(例えば、現フィールドN)からの一番目の各ピクセル
(例えば、YA)は、時間的に隣接するフィールド(例
えば、隣接フィールドN−1)の同じ水平位置をもつ二
番目と三番目のピクセル(例えば、それぞれYBとY
C)と同時に発生される。この3つの3ピクセルのタイ
ミングを別の表現で表すと、ハーフラインを引いた1フ
ィールドは、60Hz(毎秒1フィールド)テレビジョ
ン標準(NTSC)では262ラインの遅延に相当し、
50Hz方式(例えば、PALまたはSECAM)では
312ラインの遅延に相当している。ハーフラインを加
えた1フィールドは60Hzの方式では263ラインに
相当し、毎秒50フィールドの方式では313ラインに
相当している。
【0017】図11、図12および13は、ユニット1
08として適した実施例を示す図である。図11に示す
ように、ビデオ信号YはYAとして直接出力され、ディ
レイユニット1102で262ラインだけ遅延されてY
Bが作られ、ラインディレイユニット1104でさらに
1ラインだけ遅延されてYCが作られる。この実施例は
毎秒60フィールドのNTSCシステムに適している。
図12に示すように、毎秒50フィールドのシステムで
は、遅延は、ユニット1202にて、312ラインに変
更される。別の方法として、図13に示すように、遅延
信号は、RAM1302に入力信号Yを貯え、それぞれ
YA,YBおよびYCを出力する複数の出力ラッチ13
04,1306および1308を設けることにより得る
ことができる。
【0018】フィルム・データ比較および累算ユニット
(film data comparison and
accumulation unit)110は2つ
の機能を備えている。第1の機能は、選択したピクセル
(YA,YBおよびYC)の値をピクセル単位(pix
el by pixel basis)で比較して、一
番目の各ピクセル(YA)ごとに、ピクセル差信号(p
ixel difference signal)を得
ることである。このピクセル差信号は、一番目のピクセ
ル(YA)の値が二番目(YB)と三番目(YC)のピ
クセルの値の中間値であれば、値がゼロになっており、
そうでなければ、ピクセル差信号は、一番目のピクセル
(YA)の値と、二番目と三番目のピクセルのうち一番
目のピクセル(YA)の値に最も近い値をもつ方(YB
またはYC)の値との差の絶対値に等しい値になってい
る。ユニット110についての特定実施例において、上
述した独特なピクセル差生成方式は図7〜図10に示さ
れているが、これについては後述する。
【0019】ユニット110が有する第2の機能は、ピ
クセル差信号の非ゼロ値を、ビデオ信号の1フィールド
のあらかじめ決めた部分(例えば、アクティブ・ライ
ン)にわたって累算して、フィールド差信号を得ること
である。フィルム・データ減少ユニット112はユニッ
ト110から出力されるフィールド差信号Snを受け取
り、累算フィールド差信号をフィールドごとにあるパタ
ーンについて分析する。あるパターンとは、例えば、2
−2プルダウン・モードまたは3−2プルダウン・モー
ドで動作しているフィルム・ソースを示すパターンであ
る。この分析の結果として、プロセッサ104を制御す
るための2つの信号が得られる。一方の信号はフィルム
・モードを示すフラグ信号であり、他方の信号はどのフ
ィールドがフィルム・ソースからのものかを示す識別
(idenfier)信号である。
【0020】以上を要約して説明すると、ユニット11
0は「フィルム・モード検出器」(film mode
detector)として働き、現フィールドおよび
前フィールドの隣接ラインからの輝度情報を上述したよ
うに使用して、現フィールドと前フィールドとの間のピ
クセルとの差を計算する。これらの差は、空間情報の影
響を最小にするように処理され、フィールドのアクティ
ブ・ライン(active lines)のアクティブ
部分にわたって累算される。これにより、以下に説明す
る実施例では、8ビットのフィールド差ステータス信号
Snが得られ、これは、現フィールドが前フィールドと
どれだけの差があるかを示している。フィルム・データ
減少ユニット112は、信号Snの値を使用して、どの
隣接フィールドが同じフィルム・フレームからのもので
あったかを示す(次のフィールド期間の間に(“フィー
ルド・フラグ出力”信号を発生する。“符号”(sig
n)信号は、(1)マテリアルがフィルムから発生され
たかどうかを示し、(2)フィルム・シーケンス内にお
けるフィールドの位置を示している。このセクションに
は、並列に動作している複数の相関器が含まれており、
これらの相関器は貯えられた参照シーケンス(refe
rence sequence)(候補フィルム・シー
ケンスを表している)をSnフィールド差データのパタ
ーンと比較する。これらの相関器の1つがフィルム・マ
テリアルが処理中であることを示しているとき、フィル
ム・モード(Film Mode)ステータス信号F
M)1ビット)が活性化される。さらに、フィルム・フ
ィールド識別ステータス信号FFが出力される。この信
号は、どの隣接フィールドがプロセッサ104のY補間
回路によって使用されるかを示している。
【0021】上述した説明を参考にして、以下では、本
実施例のより詳しい説明を行う。
【0022】比較および累算ユニット110の説明 ユニット110の説明を理解しやすくするために、図3
では、フィルム・データ比較ユニット300とフィルム
・データ累算ユニット350を区別するために、破線の
対角線でブロック図を分けてある。
【0023】ユニット110の全体機能は、フィールド
差を表すデータを累算して、各フィールドの終わりで単
一の結果Sn(この例では8ビット数)を得ることであ
る。この8ビット数は、あとで説明するように、各フィ
ールドにおける20ビット累算の最上位8ビットに対応
している。垂直空間情報の影響を低減するために、累積
された和は、現フィールドの輝度レベルが前フィールド
内の真上と真下のピクセルの輝度レベルの間にあれば、
変更されないままになっている。そうでなければ、現ピ
クセルの輝度レベルと、先行フィールドの、最も近い輝
度値をもつ垂直方向の隣接ピクセルとの絶対差が累算さ
れる。各フィールドの終わりで、累算和はラッチされ、
アキュムレータはクリアされる。
【0024】以上述べたことは次のように行われる。比
較ユニット300において、加算器302と除数2の除
算ユニット(divide by two unit)
304は前フィールドN−1の隣接ラインからピクセル
YBとYCの平均値を計算する(図2参照)。この平均
値と現フィールドの輝度ピクセル値YAとの差の絶対値
は、減算器306と絶対値回路308によって求めら
れ、初期フィールド差値D1が得られる。これと同時
に、前フィールドの隣接ピクセル間の絶対値の1/2が
減算器310、絶対値回路312および減衰器314に
よって得られたあと、減算器316でD1から減算され
る。この減算により、YAがYBの値とYCの値の中間
にあると、負の結果が得られる。減算器316に伝えら
れる差信号処理遅延を補償するために、そこに入力され
る信号は、ピクセル・クロック・リタイミング・ラッチ
(pixel clocked retiming l
atch)318,320のペアのそれぞれによってタ
イミングがとり直される。
【0025】減算器316の出力差信号D2(8ビッ
ト)は負の値を除去するためにリミッタ322によって
制限され、その結果の信号D3は、ピクセル・レート・
ラッチ(pixel rate latch)328に
よってリタイミングがなされたブランキング(帰線消
去)信号(信号源102の信号Tからの)を受けてアン
ドゲート324によってゲート制御される。このゲート
制御により、ピクセル差信号はビデオ・フィールドのア
クティブ部分に制限されるので、垂直ブランキング期間
に現れた同期信号および他の信号の影響が、アンドゲー
ト324から出力される最終的ピクセル差信号PDにお
いて、除去される。他のレジスタ326はピクセル・レ
ートと同期して信号PDのリタイミングをとって、前述
したレジスタ318,320および328と同じように
ゲート遅延を補償する。
【0026】図7〜図10は、図3の比較ユニット30
0によって得られた、処理済みピクセル差信号PDの具
体例を示す図である。図7に示すケースでは、YAの値
は前フィールドのYBの値とYCの値の中間にある。ユ
ニット300は、YAがYBとYCの中間にあるような
場合はすべて差としてゼロを割り当てるので、ピクセル
差値PDはゼロ(PD=0)に等しく、最終的に処理さ
れた信号のどの部分も形成しない。
【0027】図8に示す例では、YAはYBとYCより
大きくなっている。具体的には、YAはYBより2IR
Eだけ大きく、YCより7IREだけ大きくなってい
る。ユニット300は一番目のピクセルYAの値と、二
番目と三番目のピクセルYB,YCのうち一番目のピク
セルYAに最も近い方の値との差の絶対値に等しい差値
を選択するので、PDで選択された差は+2IREであ
り、7IRE差は無視される。
【0028】本発明の重要な特徴の1つは、ユニット3
00においてピクセル差値を求める上記および以下の例
において、本発明の方法によれば、変化に対して常に最
小の結果が得られることである。言い換えれば、YAと
ピクセルYB,YCの間の2つの差のうち、最小の差だ
けが使用される。これには、YBとYCとの間の垂直差
が非常に大きいときに起こり得る歪みが最小になるの
で、あるピクセル差の測定が最終的累算フィールド・デ
ータ和に不当に重みを付けることが防止されるという利
点がある。言い換えれば、非常に大きな変化(垂直ディ
テール、モーション、急激な水平エッジ、ノイズなどに
起因する)は最小差に減少されるので、累積フィールド
和が少数の急激な輝度変化によってスキュー(ske
w)されたり、その影響を受けることがない。
【0029】YBとYCのうちYAの値に最も近い方に
基づいて差を選択すると利点が得られる例を示したのが
図9であり、そこでは、フィールドN−1において、ピ
クセルYB(90IRE)とピクセルYC(10IR
E)間が80IREだけ遷移するように値が選択されて
いる。本発明によれば、ピクセル差PDはYB,YCの
うちYAに最も近い方に基づいているので、YAの値が
5IREのとき、フィールドN−1でこの大きな変化が
あったとき得られるピクセル差は、フィールドN−1で
80IREだけ変化したときわずか5IREに等しくな
る。なお、ピクセルYAをYBまたはYBとYCのなん
らかの平均値と比較すると、結果はもっと大きくなる。
従って、ユニット300でピクセル差を生成するように
すると、生成される最終的フィールド差信号が不当に重
み付けされることが防止される。信号PDを生成するも
う1つの例を示したのが図10であり、そこでは、YC
とYBの値は10IREに等しく、YAの値は7.5I
REであるので、得られる差は+2.5IREである。
【0030】ここで、参考のために触れておきたいこと
は、比較ユニット300は別の物理的構造や回路構成で
実現しても、ピクセルYA,YBおよびYCからピクセ
ル差信号PDを作ることができることである。このよう
な代替構成は図16に比較ユニット300Aとして示さ
れている。そこでは、ピクセル差信号PDは、YA,Y
BおよびYCをメディアン値セレクタ(median
value selector)1602に入力し、減
算器1604でYAをメディアン結果から減算し、減算
器1604で得た差の絶対値をユニット1606で使用
して信号PDを出力することによって得ている。
【0031】図3に示す比較ユニット300の実施例
が、ピクセル差を生成するとき回路の経済性の点で図1
7のそれよりも好ましいとされるのは、ユニット300
ではメディアン値を選択する必要がないからである。Y
AがYBとYCの中間にあるようなケースではゼロが得
られ、その他の場合には、一番目のピクセルと、二番目
と三番目のピクセルのうち一番目のピクセル値に最も近
い値をもつ方の値との差の絶対値が得られるという同様
の結果が得られるかぎり、必要ならば、他の回路構成を
採用することも可能である。
【0032】上述したように、各ピクセルについて得ら
れるピクセル差信号は8ビット数になっている。この8
ビットをフィールドのすべてのアクティブ・ピクセルに
わたって累積すると、得られる結果が25ビット幅を越
える場合がある。図3に示したアキュムレータ350の
特徴によれば、このような問題はアキュムレータと、総
数が25ビット以下で、カウンタのオーバフローを禁止
したカウンタとを組み合わせることにより回避される。
【0033】この点について、以下に、より詳しく説明
する。比較ユニット300の出力信号PDは、8ビット
加算器352、アンドゲート354および8ビット・レ
ジスタ356を備えた8ビット・アキュムレータに入力
される。加算器352は8ビット・ラッチ356に貯え
られている以前の和に8ビット信号PDを加えることに
より、あるフィールドで測定された各ピクセル差値ごと
にPDをラッチ出力に加える。アンドゲート354は加
算器の和をラッチに入力するので、各フィールドが現れ
るたびに、インバータ358によって反転された垂直さ
れたパルス(タイミング信号Tからの)を受けてアキュ
ムレータがクリアされる。あるフィールドの期間、累積
ピクセル差PDが8ビットを越えるたびに(すなわち、
カウントが255のとき)、キャリー出力(carry
out)パルスCoが加算器352から出力される。
【0034】8ビット・アキュムレータ(352〜35
6)から出力されたキャリー出力パルスCoはアンドゲ
ート360、リタイミング・レジスタ362および他の
アンドゲート364を介して12ビットのカウンタ37
0に入力される。ゲート360は垂直パルス期間の間C
oを禁止する働きをする。レジスタ362はキャリー出
力信号Coのタイミングを、ピクセル・クロック(E)
に合わせてとりなおす。ゲート364は、ブランキング
・パルスCBおよび他の2入力端に入力されるオーバフ
ロー禁止信号が存在しないとき、カウンタ370の入力
をクロック制御する。オーバフロー防止に関しては、す
でに説明したように、ピクセル差信号には、あるフィー
ルド期間に25ビット幅を越える累算結果を発生する能
力がある。しかし、最大累算カウンタは20ビットであ
る(すなわち、累算の8ビットにカウントの12ビット
を加えたもの)。従って、フレーム間に大きな差が現れ
たとき(例えば、場面が変化したとき)オーバフローを
防止するために、カウンタ370は“飽和”するか、最
大カウントでカウントを中止する。具体的に説明する
と、オーバフロー信号は8入力アンドゲートから得ら
れ、この信号はゲート364の作用の禁止(disab
le)するので、カウンタ370の最上位8ビット(M
BS)が高になったときカウンタ370による以後のカ
ウントは禁止されるカウンタ370の出力の一部(すな
わち、12ビット・カウントの8MSB)は、垂直パル
スを受けて各フィールドの終わりで8ビット・レジスタ
374に貯えられ、カウンタはリセットされ、次のフィ
ールドでピクセル差信号PDの累算が行われる。
【0035】データ減少ユニット112の説明 図4に示すデータ減少ユニット112はアキュムレータ
350から各フィールドごとに入力されるフィールド差
情報Snを使用して、特定のフィルム・シーケンスが存
在するかどうかを判断する。起こり得る問題の1つは、
ノイズと垂直空間ディテールがSnの値を大きくし、必
要とする情報をマスキングする可能性があることであ
る。幸いなことは、フィルム・マテリアルの特徴的な特
性が、同一または異なるフィルム・フレームからフィー
ルドが連続的に発生するとき生じる大小のフィールド差
のパターンになっていることである。連続する各フィー
ルドでSn信号の変化を調べることにより、フィルムに
起因する変化パターンが強調されるが、互いに打ち消し
合う長短がある。ユニット112では、フィールド差の
この変化は、相関手法(correlation te
chnique)を用いて期待されるフィルム生成パタ
ーン(expected film−generate
d pattern)と比較される。
【0036】60Hzマテリアルを受信したとき、起こ
り得る3−2プルダウン・パターンは、各々が内部RO
Mに貯えられた参照シーケンスをもっている。5つの相
関器401〜405からなるバンクを用いて比較され
る。50Hzフィルム発生源フィールドを含んでいるビ
デオ信号のときは、2−2プルダウン・パターンが比較
されるが、相関器のうち2つだけを使用する必要があ
る。この場合、残りの3つの相関器は使用されない。相
関器の1つが特定フィルム・シーケンスの存在を検出す
ると、そのことをデ・インターレーシング/100Hz
(フリッカ低減)プロセッサ104(図1)に伝え、さ
らに、どの隣接フィールドが同一フィルム・フレームか
らのものであったかを知らせる。従って、相関の最終結
果からは2つの信号が得られる。これらの信号は、
(1)フィルム発生源マテリアルが存在することを示
し、(2)2隣接フィールドをどちらを使用してライン
2倍化またはフィールド・レート2倍化を行うべきかを
示している。
【0037】詳しく説明すると、図4のデータ減少ユニ
ット112では、8ビット・ラッチ402(累算ユニッ
ト350で使用されたものと同じ垂直パルスでイネーブ
ルされる)はフィールド差信号Snを1フィールドだけ
遅延させる。この遅延信号は、減算器404で未遅延フ
ィールド差信号Snから減算されて、2つの補数(tw
o′s complement)の符号付き9ビット信
号D2FLDが作られる。この信号は、連続するフィー
ルドのフィールド差信号Sn間にどの位の変化が在るか
を示している。“符号ビット”と名づけたD2FLDの
符号ビットはSnが増加したか(0)、あるいは減少し
たか(1)を示している。これはフィールド・シーケン
ス当たり1ビットを形成し、このビットは相関器401
〜405で候補フィルム・シーケンス(2−2プルダウ
ンまたは3−2プルダウン)と比較される。
【0038】有用な情報が得られるのは、ビデオ信号に
目立った動きがあるときだけであるので、極性データを
有意にするだけの十分な変化があったかどうかが判断さ
れる。言い換えれば、極性データは、単独では、プルダ
ウン・パターンを明瞭にかつ高信頼度に判断するには不
十分であることが分かっている。ピクセル差データから
求めたフィールド差の大きさデータがそのまま残されて
いるのは、そのためである。
【0039】具体的に説明すると、フィールドとフィー
ルドとの間の差信号D2FLDの絶対的大きさは絶対値
回路406で得られ、ソース410から得られる2進し
きい値信号TH−1とコンパレータ408で比較され
る。システム・パフォーマンスを最適化するために望ま
しいことは、ソース410を可変またはプログラマブル
にすることである。なお、システム全体を最適化するに
あたり、このような柔軟性を必要としないアプリケーシ
ョンでは、固定または「ハードワイヤード」(hard
−wired)ソースを使用することが可能である。D
2FLDの大きさがソース410の“第1”しきい値T
H−1を越えていると、3−2プルダウン・フィルム・
モード・シーケンスを含んでいるマテリアルの場合は、
相関器401〜405がイネーブルされる。他方、相関
器401と402をイネーブルするだけで、2−2プル
ダウン・シーケンスを含んでいるフィルム・モード・マ
テリアルが処理される。信号TH−1は2クロック期間
だけ(レジスタ412と414によって)遅延された垂
直パルスVPによってアンドゲート411でゲート制御
され、最近のフィールドからの情報はそのあとに続く相
関計算で使用される。このしきい値制御信号T1は、バ
ス413を介して5つの相関器401〜405の各々に
分配される。
【0040】ここで、参考のために触れておきたいこと
は、相関器401〜405がD2FLDを単独に使用し
てシーケンスの識別を行うことは、必ずしも信頼性があ
るとは限らないことである。例えば、フィルム・マテリ
アルのあとに、静止バックグラウンド上でスクロールす
るテキスト(scrolling text)といっ
た、非常に定常的な非フィルム(つまり、ビデオ・カメ
ラが発生源の)マテリアルが続いている場合は、フィー
ルド差信号Snは大きくなっても、ほぼ一定しているの
で、フィールドとフィールドと間の変化はほとんどな
い。この場合、D2FLDの大きさはしきい値TH−1
を越えることがないので、システムはフィルム・モード
・オペレーションで続けることができる。このこと、あ
るいは同じような状況を検出するために、フィールド差
信号Snは、別のプログラマブル・ソース422から得
た別のしきい値TH−2とコンパレータ420で比較さ
れる。前述したように、ソース422は固定2進値にす
ることができるが、プログラマブルにすると、システム
全体を“微調整”したり、最適化することができる。し
きい値TH−2の値は、他方のしきい値TH−1よりも
はるかに大きい値にセットしておくのが一般的である。
つまり、TH−2>>TH−1である。しきい値の関係
をこのようにすると、上述したように、静止バックグラ
ウンド上でスクロールするテキストや他の類似のモーシ
ョン条件の問題が解決される。コンパレータ420での
比較結果は、レジスタ412と414から得た遅延垂直
パルスVPによってアンドゲート423でゲート制御さ
れ、しきい値信号T2が得られる。この信号T2によ
り、該当する相関カウンタ(相関器401〜405内
の)にリセットされる。信号T2はバス426を介して
5つの相関器の各々に分配される。
【0041】各相関器内のROMアドレスは、相関器す
べてに共通するアドレシング信号ADDRによってフィ
ールドごとに1位置ずつ連続的に進められる。相関器R
OMアドレス信号ADDRは、同期イネーブル(E)入
力端とリセット(R)入力端を有する3ビット可変モジ
ュロ・カウンタ424によって生成される。このカウン
タは、レジスタ412と414から得た遅延垂直パルス
によってフィールドごとに一度イネーブルされるかクロ
ックがとられる。50Hz(毎秒1フィールド)信号を
受信したとき、2−2プルダウン・フィルム・シーケン
ス(他のフィールドごとに繰り返される)だけは、5つ
の相関器の2つによって識別される。カウンタ424は
計数値が1になるとリッセットされ、2つのROMロケ
ーションだけをアドレスする。60Hz信号を受信した
とき、3−2プルダウン・シーケンスは、5つのフィー
ルド・シーケンス・パターンをもつものが識別される。
この場合は、カウンタ424は計数値が4になるとリセ
ットされ、これにより、5つのROMロケーションをア
ドレスする。
【0042】2−2プルダウンおよび3−2プルダウン
動作モードの選択を制御するためのカウンタ424のモ
ジュロの変更は、制御ソース426によって制御され
る。このソースとして、例えば、一方のプルダウン・モ
ードのときは2進“ゼロ”を出力するために、手操作で
作動するスイッチを用いることができる。別の方法とし
て、フィールド・レート検出器を制御ソース426とし
て選択してシステム動作を自動化すれば、50Hzフィ
ールド・レート信号のときは、モジュロ2の計数を行う
ことを自動的に選択して5つの相関器のうち2つをイネ
ーブルし、また60Hzビデオ信号が現われたときは、
カウンタ424でモジュロ5の計数を行うことを自動的
に選択して5つの相関器すべてをイネーブルするための
制御信号Cを得ることができる。3ビット・カウンタ4
24の可変モジュロ・カウントを容易にするために、最
上位ビットと最下位ビット(2および0)は、制御信号
Cに応答してデコーダ428でデコード化される。Cが
50Hzフィールド・レートを示しているときは、デコ
ーダ428は、カウントが2になると、デコーダ出力端
をカウンタ・リセット(R)入力端に結合しているアン
ドゲート430とオアゲート432を通してカウンタ4
24をリセットする。Cが60オペレーションを示して
いるときは、デコーダ428はカウントが5になったと
き、カウンタ424をリセットするので、3−2プルダ
ウン・ビデオ・フィールドの5フィールド・シーケンス
特性の相関をイネーブルする。アンドゲート430の目
的は、デコーダ428の出力を遅延垂直パルスVPに同
期化させることである。オアゲート432は、「相関器
リセット」(correlator reset)と呼
ばれる信号をカウンタ424へ他のリセット入力として
与えるために使用され、この信号は例えば、システム全
体を初期化するために使用される。この信号は手操作で
得ることも、あるいは例えば、“パワーアップ”(po
wer up)と呼ばれる検出器や、他の適当な初期化
信号ソースから自動的に発生させることもできる。
【0043】次に、5つの相関器401〜405の全体
的オペレーションについて説明する。これらの相関器の
各々は2つの出力FとMをもっている。出力Fは、プロ
セッサ104で補間またはフィールド繰返しを行うため
にフィルム・モード・オペレーションのどのフィールド
を選択すべきかを示している。F出力のすべてはオアゲ
ート442で合成されて、フィルム・フィールドすなわ
ちFFアイデンティファイア出力信号が得られる。M出
力は、相関器が期待パターン(expected pa
ttern)と“一致(マッチ)するもの”を見つけた
ことを示す。組合せロジック・ブロック440は、1よ
り多く(2以上)の相関器が高いM値を出力しているか
どうかを検出する。もしそうであれば、相関エラーが起
こったことを意味するので、すべての相関器は、ロジッ
ク・ユニット440の“1より大”出力を5つの相関器
の全クリア(clear all)リセット・バスに結
合しているゲート444を介して、直ちにクリアされ
る。ロジック・ブロック440が正確に1つのMがハイ
であることを検出していれば、フィルム・モード・ステ
ータス・フラグ(FMSF)が活性化される。フラグF
MSFがこのようにアクチベート(活性化)されたとき
は、フィルム・フィールド識別信号FFは、隣接フィー
ルドのどれを使用して、例えば、補間を行うべきかをプ
ロセッサ104に指示する。ゼロはYAピクセルを含ん
でいるフィールドNを示し、1は隣接フィールドを示し
ている。前述したように、相関リセット制御信号は可変
モジュロ・カウンタ424をリセットするために使用さ
れる。これと同じ信号はロジック・ユニット440のリ
セット出力とオアゲート444で合成されて、システム
を初期化する(つまり、カウンタ424をリセットし、
相関器401〜405をクリアする)。
【0044】図5は相関器401〜405の代表的なも
のの詳細な論理図である。相関器は減算器404から得
たD2FLD符号ビットを、相関器のROM502に貯
えられた参照符号シーケンスRSと比較する。シーケン
スが一致し、TH−1(第1)しきい値信号が相関器を
イネーブルすると(例えば、第1しきい値バス413を
介して)、6ビット・カウンタ504がインクリメント
される。ミスマッチ(不一致)が生じるか、他の事象
(イベント)がフィルム・シーケンスが存在しないこと
を示していると(例えば、1より多(2以上)の相関器
が一致を示している場合)、カウンタ504はゼロにリ
セットされる。そうでなければ、シーケンスが一致する
たびにカウンタ504がインクリメントされ、カウンタ
がフルスケール(つまり、全部“1”)まで達すると、
この状態は6入力アンドゲート506により検出され、
シーケンス一致が検出されたことを示す出力信号M=1
が出力される。
【0045】図6に示すように、相関器401〜405
の各々の内部ROM502は7つのアドレスを含んでい
る。このアドレスの1ビットは、制御ソース426から
出力された50/60Hzフィールド・レート信号
“C”から与えられる。他の3ビットは可変モジュロ・
カウンタ424から与えられる。アドレス・ロケーショ
ンの最初の2つは2−2プルダウンに対応し、信号
“C”がロー(50Hzオペレーション)でカウンタ4
24の(ADR)値が000と001のときアドレスさ
れる。他の5つのアドレスは3−2プルダウン・シーケ
ンスに対応し、信号“C”がハイ(“1”)でカウンタ
424のADR値が000〜100(10進数の0〜
4)のときアドレスされる。
【0046】情報の2ビットは、図6のROMデータ・
テーブル600に示すように各アドレスに貯えられる。
一方のビットは“参照符号”(reference s
ign−RS)を表している。これは、フィールド差信
号Snの期待極性(expected polarit
y)を示している。論理ゼロは正の極性を示し、最後の
2フィールドが異なるフィルム・フレームからのもので
あることを意味する。他方のビットは“参照大きさ”
(reference magnitude−RM)を
示している。このビットが論理ゼロのときは、D2FL
Dの期待大きさがゼロであることを意味し、論理1のと
きは、非ゼロが期待されることを意味する。期待大きさ
ゼロが実際に現れるのは、最後の3フィールドが同じフ
ィルム・フレームからのものであるとき、3−2プルダ
ウン・シーケンス中の1フィールドだけである。
【0047】相関器の各々の6ビット・カウンタ504
は、同期イネーブル(E)入力とリセット(RST)入
力をもっている。リセット入力はイネーブル入力に優先
している。このカウンタのインクリメントは、排他的オ
アゲート510がROM502の参照符号ビットRSを
減算器404のD2FLD符号ビットと比較することに
より制御される。第1しきい値TH−1がアクティブ状
態にあり、カウンタがフルスケールになく、排他的オア
ゲートが一致を示していると、アンドゲート513がイ
ネーブルされ、カウンタ504がインクリメントする。
【0048】毎秒50フィールド・ビデオ信号でオペレ
ーションしているとき、しきい値TH−1がアクティブ
状態で排他的オアゲート510が不一致を検出した場
合、カウンタ504は、インバータ511およびアンド
ゲート514経由でリセットRST入力に結合されたオ
アゲート516によってリセットされる。カウンタ50
4は、50Hz信号でオペレーションしているとき、第
2しきい値TH−2がアクティブ状態(ハイ)で参照符
号RSが負であるとき(RSはアンドゲート520の入
力端でインバータ522によって反転される)リセット
される(アンドゲート520経由で)。この状態が起こ
ったときは、フィールド差が単一フィルム・フレームか
らのものであることを示している。
【0049】60Hz信号が処理されているときは、カ
ウンタ504は、参照大きさRMがローであり(最後の
3フィールドが同一フィルム・フレームからのものであ
ることを示す)、しきい値信号TH−1あるいはTH−
2のどちらかがアクティブ状態にあると、いっでもリセ
ットされる(インバータ524、オアゲート526およ
びアンドゲート518経由で)。
【0050】カウンタ504がフルスケール・カウント
の63(2進で全部1)まで達すると、アンドゲート5
06がイネーブルされ、シーケンス一致を示すので相関
器の出力が“1”にセットされる。この信号はインバー
タ530によって反転されるので、アンドゲート502
はディスエーブルされ、以後の計数は中止される。フィ
ールド・フラグ(“F”)出力(アンドゲート535)
もイネーブルされる(信号RSを反転するインバータ5
36とM出力信号を出力するアンドゲート506経由
で)。フィールド・フラグ出力“F”がイネーブルされ
ると、どの隣接フィールドが同一フィルム・フレームか
らのものであるかが(次のフィールド期間の間に)通知
される。このシステムによって検出されたシーケンスに
おいて、使用されるフィールドは、リードオンリ・メモ
リ(ROM)からの“参照符号RS”信号を反転するこ
とによって得ることができる。“全クリア”(“cle
arall”)信号がハイであれば(2つ以上の相関器
が一致するものを同時に見つけたことを意味する)、カ
ウンタ504は次のクロックでオアゲート516経由で
即時にリセットされる。50Hz参照シーケンス(RO
M内容の最初の2行)を生成しているときは、参照大き
さRMビットは最後の3つの相関器ではローにセットさ
れる。これにより、これらの相関器がインクリメントす
ることは決してなく、しきい値信号TH−1またはしき
い値信号TH−2が現れるとリセットされる。参照符号
RSの値はこれらの場合には任意である。
【0051】これまで説明してきた本発明の実施例は種
々の態様に変更が可能である。例えば、図14に示すケ
ースでは、ピクセルYAはフィールドN+1からではな
く、フィールドNからのものであり、ピクセルYBとY
CはフィールドNからではなく、フィールドN+1から
のものになっている。
【0052】4ピクセル処理についての説明 他の実施例では、別のフィールドをコンパレータ300
で使用して、図15に示すようなピクセル差信号を生成
することができる。ここでは、ピクセルP1はフィール
ドN−1からのものであり、ピクセルP2とP3は隣接
フィールドNからのものであり、4番目のピクセルP4
は次の隣接フィールドN+1からのものになっている。
この方法は、以下では、“4ピクセル処理”と呼び、図
17に示すように実現することができる。ここでは、デ
ィレイ(遅延回路1702,1704および1706は
ピクセルP2,P3およびP4をP1に対して遅延させ
ている。メディアン・セレクタ1708と減算器171
2は、図16の例と同じように、ピクセルP1,P2お
よびP3から差D1を出力する働きをする。同様に、メ
ディアン・セレクタ1710と減算器1714はP2,
P3およびP4からピクセル差D4を出力する。その結
果のピクセル差信号FDは、D4をD1から減算するこ
とによって得られる。ピクセル差の計算を図示のように
2フィールドにわたって行うと、ノイズに起因するアー
ティファクト(artifact)が減少するという利
点があるが、メモリのフィールドが1つ増えるので、減
算器1702ではこの利点が相殺されることになる。
【0053】図17の例に代わる別の実施例では、次の
関係式を用いると、異なるハードウェアで4ピクセル処
理のために、同じD値を計算することができる。
【0054】 D=MAX[ABS(P1−P23avg); P23dif]−MAX[(ABS(P4−P23av
g):P23dif] ここで、P23avg=(P2+P3)/2、P23d
if=ABS(P2−P3)/2 “D”を求める上式
は、Dが2つの最大値(MAX)の差であることを示し
ている。一方の最大値は、(i)P1とP2およびP3
の平均値との絶対値(ABS)の差と、(ii)P2と
P2との差、のうち大きい方がとられる。他方の最大値
は、(iii)P4とP23の平均値との絶対値の差
と、(iv)P23の差のうち、大きい方がとられる。
物理的ハードウェアの面では、この式を調べることによ
り、2つの最大値回路、3つの絶対値回路、いくつかの
減算器およびいくつかの除算器を、上記機能を実現する
ように接続することにより適切な回路を作ることができ
る。
【0055】比較ユニットを作るときは、図17に示す
ように、あるいは上述の代替実施例で説明したように、
P1とP4がP2とP3の中間であれば、Dはゼロの値
をとる。P1がP2とP3の値の範囲外にあり、P4が
中間にあれば、Dは正になる。P1がP2とP3の中間
にあり、P4がこの範囲外にあれば、Dは負になる。P
1とP4が共にP2とP3の値の範囲外にあれば、Dの
符号は、P1またはP4がP2、P3からより離れてい
るかどうかによって決まる。4ピクセル処理方法を用い
てピクセル差信号Dを生成すると、垂直空間ディテール
およびチャネル・ノイズの影響を一次的(first−
order)に打ち消すことができるという利点があ
る。コスト面では、前述したように、別のフィールド遅
延が必要になる。
【0056】図17の代替実施例による4ピクセル群処
理の説明を続けると、差信号Dはフィールド全体にわた
ってピクセルごとに加算され、フィールドNの累積和S
n′が得られる。このSn′シーケンスはデータ減少ユ
ニット112で別の処理を受けるが、その処理方法は、
本発明の前述した例におけるSnとまったく同じであ
る。要約して説明すると、ユニット112は信号Sn′
を処理して、マテリアルの発生源がフィルムであるか、
ビデオ・カメラであるかを判断する。Sn′の値はフィ
ールドごとに一度だけ変わるので、そのあとに続く計算
は、ユニット112を実現するものとして示した専用
“ハードウェア”ではなく、マイクロコンピュータで行
うことが可能である。
【0057】フィルム・データ減少では、信号Sn′の
大きさは、まず、しきい値TH1と比較されて、有意な
変化があったかどうかが判断される。しきい値を越えて
いなければ(動き不存在を示している可能性がある)、
Sn′はこれ以上使用されない。そうでなければ、S
n′が正極性のときは、フィールドN−1とNとの差が
フィールドNとN+1との差よりも大幅に大きいことを
示し、これは、NとN+1が同一フィルム・フレームか
らのものである可能性があるが、フィールドN−1はそ
うではないことを示唆している。逆に、Sn′が負極性
のときは、フィールドN−1とNが同一フィルム・フレ
ームからのものである可能性があるが、フィールドN+
1は異なるフレームからのものであることを示唆してい
る。結果として得られた正符号と負符号のシーケンスは
5つの相関器(401〜405)によって分析され、既
知タイプのフィルム・シーケンスが存在するかどうかが
判断される。
【0058】前述した“3ピクセル”の例と同じよう
に、2−2プルダウン・ソースからのマテリアルでは、
起こり得るフェーズが2つある。つまり、フィルム・フ
レーム間の還移は、偶数ビデオ・フィールドまたは奇数
ビデオ・フィールドの先頭で起こることがある。2−2
プルダウン・ソースを検出するために、5つの相関器の
うちの2つが使用される(各フェーズごとに1つ)。各
相関器は2進比較回路(例えば、前述したように排他的
オアゲート510)と相関カウンタ(例えば、504)
を含んでいる。可変モジュロ・カウンタ(424)はモ
ジュロ2にセットされ、フィールドのカウントを連続的
にとって参照信号を交互に変わる符号の形で一方の相関
器に送り、反対極性を他方の相関器に送る。各相関器は
その参照の符号をSn′の符号と比較する。符号が一致
しているときは、相関カウンタはインクリメントされ
る。符号が相反するときは、相関カウントはゼロにリセ
ットされる。カウントがあらかじめ決められた限界値
(例えば、図示のように63)に達すると、カウンタは
それ以降インクリメントすることが禁止され、フィルム
・シーケンスがその相関器によって検出されたことを知
らせる信号が生成される。
【0059】3−2プルダウン・シーケンスの検出は、
3−2マテリアルの起こり得る5フェーズに対応して5
つの相関器のすべてが使用されることを除けば、同じよ
うに行われる。ここでは、カウンタ424のモジュロは
“5”に変更されているので、5つの参照シーケンスが
相関器に入力される(フェーズ・オフセットが異なるご
とに1つ)。これらのフェーズは、前述したように、貯
えられたROMフェーズと比較されて3−2マテリアル
が識別される。前述の例と同じように、相関器の1つだ
けがフィルムが検出されたことを示しているときは、ソ
ースはその相関器の参照に対応するタイプおよびフェー
ジング(phasing)になっているものとみなされ
る。1より多い(2つ以上の)相関器で同時に相関カウ
ントがLになっていると、すべての相関カウントは即時
にゼロにリセットされる。
【0060】システムは有意な動き(signific
ant motion)を含んでいる多数のフィールド
を必要とし、その1つは期待極性(expected
polarity)を示していなければならないので、
フィルム・ソースが誤って検出されても、その影響を受
けないようになっている。しかし、システムはフィルム
・マテリアルからビデオ・マテリアルに変わったことを
検出するのが遅くなることがある。特に、例えばシステ
ムがフィルムを処理しており、動きが非常に均一である
ビデオ・マテリアルのソースに変わると、すべてのフィ
ールド間の差が顕著になるが、その差はほぼ同一である
場合がある。その場合にはD1とD4はほぼ等しくなる
ので、Dはゼロに近い平均値になり、Sn′の大きさが
しきい値TH−1を越えていないことがある。
【0061】上記の問題は4ピクセル・システムで起こ
り得るので、その解決方法は、動きが均一であっても、
連続するフィールド上の異なるピクセルでフィールド差
が現れるので、Dの正値と負値を別々に累算することで
ある。これを式で表すと、次のようになる。
【0062】Sn+=ΣMAX(0,+D); Sn−=ΣMAX(0,−D);および Sn′=[Sn+]−[Sn−] Sn′についての回路を実現するには、上記で定義した
ように、一対の最大値検出器と1つの減算器だけがあれ
ば、その出力間の差を得ることができる。これにより、
同じSn′値が得られ、これは前述したように使用され
る。さらに、Sn+とSn−は別々に得られるので、各
々は第2の、もっと大きいしきい値TH−2と比較する
ことができる。もしSn−がTH−2を越えており、そ
のとき参照が“−”ならば、あるいはもしSn−がTH
−2を越えており、そのとき参照が“+”ならば、対応
する2−2プルダウン相関器の相関カウントがリセット
される。もしSn+あるいはSn−のどちらかがTH−
2を越えていれば、3−2プルダウン相関器の相関カウ
ントがリセットされる。また、もしSn+あるいはSn
−のどちらかがTH−2を越えていれば、参照として
“0”を受け取った3−2プルダウン相関器の相関カウ
ントがリセットされる。これにより、本発明の“4ピク
セル”実施例におけるフィルム・マテリアルの中断(c
essation)は、有意なモーションが存在するよ
うなすべての条件の下でも即時に検出されることにな
る。3フィールド差ではなく、2フィールド差の累算に
よる本発明の“3ピクセル”実施例では、この補正は不
要である(つまり、図4の例では、Snは、1フィール
ドにつきレジスタ402に以前に貯えられていたSnの
値から減算されて、フィールド差信号D2FLDとその
符号ビットが得られる)。従って、本発明の“4ピクセ
ル”実施例を実現するときは、フィールド遅延レジスタ
402と減算器404を省いて、信号Sn′(累算差信
号D)を絶対値回路406に送り、その符号ビットをバ
ス409に送ることができる。データ減少ロジックをこ
のように単純化できるのは、信号Sn′がすでにフィー
ルド間の差(つまり、D=D1−D4)を表しているの
で、データ減少ユニットでさらにフィールドを保管し、
減算を行う必要がないからである。
【0063】
【発明の効果】フィルムから生じるビデオ・マテリアル
を高い信頼度で識別することができる。フィルム・モー
ド・オペレーションを識別するフラグと、2隣接フィー
ルドのどちらがデ・インターレーシングやフリッカ低減
などの後続のビデオ処理で使用するのに適しているかを
識別するフラグが作られる。
【図面の簡単な説明】
【図1】本発明の一実施例によるフィルム・モード識別
装置を備えたテレビジョン受信装置を示すブロック図で
ある。
【図2】本発明を説明するために役立つ垂直位置/時間
関係図である。
【図3】図1の識別装置で使用するのに適したフィルム
・データ累算装置を示す詳細ブロック図である。
【図4】図1の識別装置で使用するのに適したフィルム
・データ減少ユニットを示すブロック図である。
【図5】図4のデータ減少ユニットで使用するのに適し
た典型的な相関器を示す詳細ブロック図である。
【図6】図5に示した相関ユニットのROM部分で使用
するのに適したメモリ・マップを示す図である。
【図7】図3に示したデータ累算装置の動作を示す空間
・時間的ピクセル図である。
【図8】図3に示したデータ累算装置の動作を示す空間
・時間的ピクセル図である。
【図9】図3に示したデータ累算装置の動作を示す空間
・時間的ピクセル図である。
【図10】図3に示したデータ累算装置の動作を示す空
間・時間的ピクセル図である。
【図11】図1のピクセル・セレクタ・ユニットに適し
た実施例を示すブロック図である。
【図12】図1のピクセル・セレクタ・ユニットに適し
た実施例を示すブロック図である。
【図13】図1のピクセル・セレクタ・ユニットに適し
た実施例を示すブロック図である。
【図14】本発明の別実施例による図3のデータ累算装
置の変形例を示す空間・時間的ピクセル図である。
【図15】本発明の別実施例による図3のデータ累算装
置の変形例を示す空間・時間的ピクセル図である。
【図16】図1に示した装置のある種の変形例を示すブ
ロック図である。
【図17】図1に示した装置のある種の変形例を示すブ
ロック図である。
【符号の説明】
100 フィルム・モード検出装置 102 ビデオ信号およびタイミング信号ソース 104 順次走査/フリッカ低減プロセッサ 106 ビデオ・ディスプレイ・ユニット 108 ピクセル選択(遅延)ユニット 110 フィルム・データ比較および累算ユニット 112 フィルム・データ減少ユニット 300 フィルム・データ比較ユニット 302 加算器 304 除数2の除算器 306 減算器 308 絶対値回路 310 減算器 312 絶対値回路 314 減衰器 316 減算器 318 ラッチ(レジスタ) 320 ラッチ(レジスタ) 322 リミッタ 324 アンドゲート 326 レジスタ 328 ラッチ(レジスタ) 350 フィルタ・データ累算ユニット 401 相関器 402 相関器 403 相関器 404 相関器 405 相関器
【手続補正書】
【提出日】平成8年3月22日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【発明が解決しようとする課題】本発明は、フィルム・
モード検出器の必要性を満たすことを目的としており、
この検出器は、種々のプルダウン・マテリアル(mat
erial:素材)と共に使用され、且つあいまいさ
(場面の動きの有る無し、垂直空間ディテール、伝送ノ
イズなどの要因に起因する)が解消され、フィルムから
生じるビデオ・マテリアルの識別に高い信頼性が得られ
る。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】ユニット108の入力端は、信号の源10
2から送られてきて、標準フィールド・レート(例え
ば、PALまたはSECAMでは50Hz、NTSCで
は約60Hz)のインターレース・フィールドを含んで
いるインターレース輝度信号Yを受信するように結合さ
れる。入力ビデオ信号Yから、ユニット108は3つの
出力ビデオ信号を同時に選択する。これらの信号は、信
号源102から同時に発生されるピクセルを含んでお
り、そこでは、ピクセルYCはピクセルYAに対して1
フィールドからハーフ(half:1/2)ラインを引
いた分だけ遅れており、ピクセルYBはピクセルYAに
対して1フィールドにハーフラインを加えた分だけ遅れ
ている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】図11、図12および13は、ユニット1
08として適した実施例を示す図である。図11に示す
ように、ビデオ信号YはYAとして直接出力され、ディ
レイ(delay:遅延)ユニット1102で262ラ
インだけ遅延されてYBが作られ、ラインディレイユニ
ット1104でさらに1ラインだけ遅延されてYCが作
られる。この実施例は毎秒60フィールドのNTSCシ
ステムに適している。図12に示すように、毎秒50フ
ィールドのシステムでは、遅延は、ユニット1202に
て、312ラインに変更される。別の方法として、図1
3に示すように、遅延信号は、RAM1302に入力信
号Yを貯え、それぞれYA,YBおよびYCを出力する
複数の出力ラッチ1304,1306および1308を
設けることにより得ることができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】ユニット110が有する第2の機能は、ピ
クセル差信号の非ゼロ値を、ビデオ信号の1フィールド
のあらかじめ決めた部分(例えば、アクティブ(act
ive:有効)・ライン)にわたって累算して、フィー
ルド差信号を得ることである。フィルム・データ減少ユ
ニット112はユニット110から出力されるフィール
ド差信号Snを受け取り、累算フィールド差信号をフィ
ールドごとにあるパターンについて分析する。あるパタ
ーンとは、例えば、2−2プルダウン・モードまたは3
−2プルダウン・モードで動作しているフィルム・ソー
スを示すパターンである。この分析の結果として、プロ
セッサ104を制御するための2つの信号が得られる。
一方の信号はフィルム・モードを示すフラグ信号であ
り、他方の信号はどのフィールドがフィルム・ソースか
らのものかを示す識別(idenfier)信号であ
る。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正内容】
【0023】ユニット110の全体機能は、フィールド
差を表すデータを累算して、各フィールドの終わりで単
一の結果Sn(この例では8ビット数)を得ることであ
る。この8ビット数は、あとで説明するように、各フィ
ールドにおける20ビット累算の最上位8ビットに対応
している。垂直空間情報の影響を低減するために、累積
された和は、現フィールドの輝度レベルが前フィールド
内の真上と真下のピクセルの輝度レベルの間にあれば、
変更されないままになっている。そうでなければ、現ピ
クセルの輝度レベルと、先行フィールドの、最も近い輝
度値をもつ垂直方向の隣接ピクセルとの絶対差が累算さ
れる。各フィールドの終わりで、累算和はラッチされ、
アキュムレータ(accumulator:累算回路)
はクリアされる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】本発明の重要な特徴の1つは、ユニット3
00においてピクセル差値を求める上記および以下の例
において、本発明の方法によれば、変化に対して常に最
小の結果が得られることである。言い換えれば、YAと
ピクセルYB,YCの間の2つの差のうち、最小の差だ
けが使用される。これには、YBとYCとの間の垂直差
が非常に大きいときに起こり得る歪みが最小になるの
で、あるピクセル差の測定が最終的累算フィールド・デ
ータ和に不当に重みを付けることが防止されるという利
点がある。言い換えれば、非常に大きな変化(垂直ディ
テール、モーション(motion:動き)、急激な水
平エッジ、ノイズなどに起因する)は最小差に減少され
るので、累積フィールド和が少数の急激な輝度変化によ
ってスキュー(skew)されたり、その影響を受ける
ことがない。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0033
【補正方法】変更
【補正内容】
【0033】この点について、以下に、より詳しく説明
する。比較ユニット300の出力信号PDは、8ビット
加算器352、アンドゲート354および8ビット・レ
ジスタ356を備えた8ビット・アキュムレータに入力
される。加算器352は8ビット・ラッチ356に貯え
られている以前の和に8ビット信号PDを加えることに
より、あるフィールドで測定された各ピクセル差値ごと
にPDをラッチ出力に加える。アンドゲート354は加
算器の和をラッチに入力するので、各フィールドが現れ
るたびに、インバータ(inverter:反転回路)
358によって反転された垂直されたパルス(タイミン
グ信号Tからの)を受けてアキュムレータがクリアされ
る。あるフィールドの期間、累積ピクセル差PDが8ビ
ットを越えるたびに(すなわち、計数値が255のと
き)、キャリー出力(carryout)パルスCoが
加算器352から出力される。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0034
【補正方法】変更
【補正内容】
【0034】8ビット・アキュムレータ(352〜35
6)から出力されたキャリー出力パルスCoはアンドゲ
ート360、リタイミング・レジスタ362および他の
アンドゲート364を介して12ビットのカウンタ37
0に入力される。ゲート360は垂直パルス期間の間C
oを禁止する働きをする。レジスタ362はキャリー出
力信号Coのタイミングを、ピクセル・クロック(E)
に合わせてとりなおす。ゲート364は、ブランキング
・パルスCBおよび他の2入力端に入力されるオーバフ
ロー禁止信号が存在しないとき、カウンタ370の入力
をクロック制御する。オーバフロー防止に関しては、す
でに説明したように、ピクセル差信号には、あるフィー
ルド期間に25ビット幅を越える累算結果を発生する能
力がある。しかし、最大累算カウンタは20ビットであ
る(すなわち、累算の8ビットに計数値の12ビットを
加えたもの)。従って、フレーム間に大きな差が現れた
とき(例えば、場面が変化したとき)オーバフローを防
止するために、カウンタ370は“飽和”するか、最大
計数値計数を中止する。具体的に説明すると、オーバ
フロー信号は8入力アンドゲートから得られ、この信号
はゲート364の作用の禁止(disable)するの
で、カウンタ370の最上位8ビット(MBS)が高に
なったときカウンタ370による以後の計数は禁止され
るカウンタ370の出力の一部(すなわち、12ビット
計数値の8MSB)は、垂直パルスを受けて各フィー
ルドの終わりで8ビット・レジスタ374に貯えられ、
カウンタはリセットされ、次のフィールドでピクセル差
信号PDの累算が行われる。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】具体的に説明すると、フィールドとフィー
ルドとの間の差信号D2FLDの絶対的大きさは絶対値
回路406で得られ、ソース410から得られる2進し
きい値信号TH−1とコンパレータ(comparat
or:比較回路)408で比較される。システム・パフ
ォーマンスを最適化するために望ましいことは、ソース
410を可変またはプログラマブルにすることである。
なお、システム全体を最適化するにあたり、このような
柔軟性を必要としないアプリケーションでは、固定また
は「ハードワイヤード」 (hard−wired)ソ
ースを使用することが可能である。D2FLDの大きさ
がソース410の“第1”しきい値TH−1を越えてい
ると、3−2プルダウン・フィルム・モード・シーケン
スを含んでいるマテリアルの場合は、相関器401〜4
05がイネーブルされる。他方、相関器401と402
をイネーブルするだけで、2−2プルダウン・シーケン
スを含んでいるフィルム・モード・マテリアルが処理さ
れる。信号TH−1は2クロック期間だけ(レジスタ4
12と414によって)遅延された垂直パルスVPによ
ってアンドゲート411でゲート制御され、最近のフィ
ールドからの情報はそのあとに続く相関計算で使用され
る。このしきい値制御信号T1は、バス413を介して
5つの相関器401〜405の各々に分配される。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0042
【補正方法】変更
【補正内容】
【0042】2−2プルダウンおよび3−2プルダウン
動作モードの選択を制御するためのカウンタ424のモ
ジュロの変更は、制御ソース426によって制御され
る。このソースとして、例えば、一方のプルダウン・モ
ードのときは2進“ゼロ”を出力するために、手操作で
作動するスイッチを用いることができる。別の方法とし
て、フィールド・レート検出器を制御ソース426とし
て選択してシステム動作を自動化すれば、50Hzフィ
ールド・レート信号のときは、モジュロ2の計数を行う
ことを自動的に選択して5つの相関器のうち2つをイネ
ーブルし、また60Hzビデオ信号が現われたときは、
カウンタ424でモジュロ5の計数を行うことを自動的
に選択して5つの相関器すべてをイネーブルするための
制御信号Cを得ることができる。3ビット・カウンタ4
24の可変モジュロ・計数を容易にするために、最上位
ビットと最下位ビット(2および0)は、制御信号Cに
応答してデコーダ428でデコード化される。Cが50
Hzフィールド・レートを示しているときは、デコーダ
428は、計数値が2になると、デコーダ出力端をカウ
ンタ・リセット(R)入力端に結合しているアンドゲー
ト430とオアゲート432を通してカウンタ424を
リセットする。Cが60オペレーションを示していると
きは、デコーダ428は計数値が5になったとき、カウ
ンタ424をリセットするので、3−2プルダウン・ビ
デオ・フィールドの5フィールド・シーケンス特性の相
関をイネーブルする。アンドゲート430の目的は、デ
コーダ428の出力を遅延垂直パルスVPに同期化させ
ることである。オアゲート432は、「相関器リセッ
ト」(correlator reset)と呼ばれる
信号をカウンタ424へ他のリセット入力として与える
ために使用され、この信号は例えば、システム全体を初
期化するために使用される。この信号は手操作で得るこ
とも、あるいは例えば、“パワーアップ”(power
up)と呼ばれる検出器や、他の適当な初期化信号ソ
ースから自動的に発生させることもできる。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0043
【補正方法】変更
【補正内容】
【0043】次に、5つの相関器401〜405の全体
的オペレーションにっいて説明する。これらの相関器の
各々は2つの出力FとMをもっている。出力Fは、プロ
セッサ104で補間またはフィールド繰返しを行うため
にフィルム・モード・オペレーションのどのフィールド
を選択すべきかを示している。F出力のすべてはオアゲ
ート442で合成されて、フィルム・フィールドすなわ
ちFFアイデンティファイア出力信号が得られる。M出
力は、相関器が期待パターン(expected pa
ttern)と“一致(マッチ)するもの”を見つけた
ことを示す。組合せロジック・ブロック440は、1よ
り多く(2以上)の相関器が高いM値を出力しているか
どうかを検出する。もしそうであれば、相関エラーが起
こったことを意味するので、すべての相関器は、ロジッ
ク・ユニット440の“1より大”出力を5つの相関器
の全クリア(clear all)リセット・バスに結
合しているゲート444を介して、直ちにクリアされ
る。ロジック・ブロック440が正確に1つのMがハイ
(high:高い)であることを検出していれば、フィ
ルム・モード・ステータス・フラグ(FMSF)が活性
化される。フラグFMSFがこのようにアクチベート
(活性化)されたときは、フィルム・フィールド識別信
号FFは、隣接フィールドのどれを使用して、例えば、
補間を行うべきかをプロセッサ104に指示する。ゼロ
はYAピクセルを含んでいるフィールドNを示し、1は
隣接フィールドを示している。前述したように、相関リ
セット制御信号は可変モジュロ・カウンタ424をリセ
ットするために使用される。これと同じ信号はロジック
・ユニット440のリセット出力とオアゲート444で
合成されて、システムを初期化する(つまり、カウンタ
424をリセットし、相関器401〜405をクリアす
る)。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0045
【補正方法】変更
【補正内容】
【0045】図6に示すように、相関器401〜405
の各々の内部ROM502は7つのアドレスを含んでい
る。このアドレスの1ビットは、制御ソース426から
出力された50/60Hzフィールド・レート信号
“C”から与えられる。他の3ビットは可変モジュロ・
カウンタ424から与えられる。アドレス・ロケーショ
ンの最初の2つは2−2プルダウンに対応し、信号
“C”がロー(low:低い)(50Hzオペレーショ
ン)でカウンタ424の(ADR)値が000と001
のときアドレスされる。他の5つのアドレスは3−2プ
ルダウン・シーケンスに対応し、信号“C”がハイ
(“1”)でカウンタ424のADR値が000〜10
0(10進数の0〜4)のときアドレスされる。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0050
【補正方法】変更
【補正内容】
【0050】カウンタ504がフルスケール計数値の6
3(2進で全部1)まで達すると、アンドゲート506
がイネーブルされ、シーケンス一致を示すので相関器の
出力が“1”にセットされる。この信号はインバータ5
30によって反転されるので、アンドゲート502はデ
ィスエーブルされ、以後の計数は中止される。フィール
ド・フラグ(“F”)出力(アンドゲート535)もイ
ネーブルされる(信号RSを反転するインバータ536
とM出力信号を出力するアンドゲート506経由で)。
フィールド・フラグ出力“F”がイネーブルされると、
どの隣接フィールドが同一フィルム・フレームからのも
のであるかが(次のフィールド期間の間に)通知され
る。このシステムによって検出されたシーケンスにおい
て、使用されるフィールドは、リードオンリ・メモリ
(ROM)からの“参照符号RS”信号を反転すること
によって得ることができる。“全クリア”(“clea
r all”)信号がハイであれば(2つ以上の相関器
が一致するものを同時に見つけたことを意味する)、カ
ウンタ504は次のクロックでオアゲート516経由で
即時にリセットされる。50Hz参照シーケンス(RO
M内容の最初の2行)を生成しているときは、参照大き
さRMビットは最後の3つの相関器ではローにセットさ
れる。これにより、これらの相関器がインクリメントす
ることは決してなく、しきい値信号TH−1またはしき
い値信号TH−2が現れるとリセットされる。参照符号
RSの値はこれらの場合には任意である。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0052
【補正方法】変更
【補正内容】
【0052】4ピクセル処理についての説明 他の実施例では、別のフィールドをコンパレータ300
で使用して、図15に示すようなピクセル差信号を生成
することができる。ここでは、ピクセルP1はフィール
ドN−1からのものであり、ピクセルP2とP3は隣接
フィールドNからのものであり、4番目のピクセルP4
は次の隣接フィールドN+1からのものになっている。
この方法は、以下では、“4ピクセル処理”と呼び、図
17に示すように実現することができる。ここでは、遅
延回路1702,1704および1706はピクセルP
2,P3およびP4をP1に対して遅延させている。メ
ディアン・セレクタ1708と減算器1712は、図1
6の例と同じように、ピクセルP1,P2およびP3か
ら差D1を出力する働きをする。同様に、メディアン・
セレクタ1710と減算器1714はP2,P3および
P4からピクセル差D4を出力する。その結果のピクセ
ル差信号FDは、D4をD1から減算することによって
得られる。ピクセル差の計算を図示のように2フィール
ドにわたって行うと、ノイズに起因するアーティファク
ト(artifact)が減少するという利点がある
が、メモリのフィールドが1つ増えるので、減算器17
02ではこの利点が相殺されることになる。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】0058
【補正方法】変更
【補正内容】
【0058】前述した“3ピクセル”の例と同じよう
に、2−2プルダウン・ソースからのマテリアルでは、
起こり得るフェーズが2つある。つまり、フィルム・フ
レーム間の還移は、偶数ビデオ・フィールドまたは奇数
ビデオ・フィールドの先頭で起こることがある。2−2
プルダウン・ソースを検出するために、5つの相関器の
うちの2つが使用される(各フェーズごとに1つ)。各
相関器は2進比較回路(例えば、前述したように排他的
オアゲート510)と相関カウンタ(例えば、504)
を含んでいる。可変モジュロ・カウンタ(424)はモ
ジュロ2にセットされ、フィールドの計数値を連続的に
とって参照信号を交互に変わる符号の形で一方の相関器
に送り、反対極性を他方の相関器に送る。各相関器はそ
の参照の符号をSn′の符号と比較する。符号が一致し
ているときは、相関カウンタはインクリメントされる。
符号が相反するときは、相関計数値はゼロにリセットさ
れる。計数値があらかじめ決められた限界値(例えば、
図示のように63)に達すると、カウンタはそれ以降イ
ンクリメントすることが禁止され、フィルム・シーケン
スがその相関器によって検出されたことを知らせる信号
が生成される。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】0059
【補正方法】変更
【補正内容】
【0059】3−2プルダウン・シーケンスの検出は、
3−2マテリアルの起こり得る5フェーズに対応して5
つの相関器のすべてが使用されることを除けば、同じよ
うに行われる。ここでは、カウンタ424のモジュロは
“5”に変更されているので、5つの参照シーケンスが
相関器に入力される(フェーズ・オフセットが異なるご
とに1つ)。これらのフェーズは、前述したように、貯
えられたROMフェーズと比較されて3−2マテリアル
が識別される。前述の例と同じように、相関器の1つだ
けがフィルムが検出されたことを示しているときは、ソ
ースはその相関器の参照に対応するタイプおよびフェー
ジング(phasing)になっているものとみなされ
る。1より多い(2つ以上の)相関器で同時に相関計数
がLになっていると、すべての相関計数値は即時にゼ
ロにリセットされる。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】0062
【補正方法】変更
【補正内容】
【0062】Sn+=ΣMAX(0,+D); Sn−=ΣMAX(0,−D);および Sn′=[Sn+]−[Sn−] Sn′についての回路を実現するには、上記で定義した
ように、一対の最大値検出器と1つの減算器だけがあれ
ば、その出力間の差を得ることができる。これにより、
同じSn′値が得られ、これは前述したように使用され
る。さらに、Sn+とSn−は別々に得られるので、各
々は第2の、もっと大きいしきい値TH−2と比較する
ことができる。もしSn−がTH−2を越えており、そ
のとき参照が“−”ならば、あるいはもしSn−がTH
−2を越えており、そのとき参照が“+”ならば、対応
する2−2プルダウン相関器の相関計数値がリセットさ
れる。もしSn+あるいはSn−のどちらかがTH−2
を越えていれば、3−2プルダウン相関器の相関計数値
がリセットされる。また、もしSn+あるいはSn−の
どちらかがTH−2を越えていれば、参照として“0”
を受け取った3−2プルダウン相関器の相関計数値がリ
セットされる。これにより、本発明の“4ピクセル”実
施例におけるフィルム・マテリアルの中断(cessa
tion)は、有意なモーションが存在するようなすべ
ての条件の下でも即時に検出されることになる。3フィ
ールド差ではなく、2フィールド差の累算による本発明
の“3ピクセル”実施例では、この補正は不要である
(つまり、図4の例では、Snは、1フィールドにつき
レジスタ402に以前に貯えられていたSnの値から減
算されて、フィールド差信号D2FLDとその符号ビッ
トが得られる)。従って、本発明の“4ピクセル”実施
例を実現するときは、フィールド遅延レジスタ402と
減算器404を省いて、信号Sn′(累算差信号D)を
絶対値回路406に送り、その符号ビットをバス409
に送ることができる。データ減少ロジックをこのように
単純化できるのは、信号Sn′がすでにフィールド間の
差(つまり、D=D1−D4)を表しているので、デー
タ減少ユニットでさらにフィールドを保管し、減算を行
う必要がないからである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トツド ジエイ クリストフアー アメリカ合衆国 インデイアナ州 インデ イアナポリスキトレイ・アベニユー サウ ス 1402 (72)発明者 カルロス コレア ドイツ国 フアウエス−シユベニンゲン リヒテンベルガー ベーグ 4

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 インターレース走査されるビデオ信号の
    フィルム・モードを検出する方法であって、 第1のピクセルを所定のフィールドから、また、同じ水
    平位置にあり垂直方向に整列した第2および第3のピク
    セルを時間的に隣接するフィールドから、同時に供給す
    る段階と、 選択されたピクセルの値を比較し、もし前記第1のピク
    セルの値が前記第2および第3のピクセルの値の中間に
    あれば、ゼロの値を有するピクセル差信号を発生し、も
    しそうでなければ、前記第1のピクセルと、前記第2お
    よび第3のピクセルのうち前記第1のピクセルの値に最
    も近い値を有するピクセルの値との差の絶対値に等しい
    値を有するピクセル差信号を発生する段階と、 前記ビデオ信号の1フィールド期間のうちの所定の期間
    にわたって前記ピクセル差信号の非ゼロ値を累積する段
    階と、 前記ビデオ信号のソースがフィルムであることを示すパ
    ターンを調べるために、前記累積されたフィールド差信
    号を分析する段階とから成る、前記フィルム・モードを
    検出する方法。
  2. 【請求項2】 前記分析段階における前記パターンが、
    少なくとも1個の2−2プルダウン・パターンと3−2
    プルダウン・パターンを含み、前記パターンを満たす各
    フィールドを、フィルムの1フレームから生じたものと
    して識別するフラグ信号を発生する、請求項1に記載の
    方法。
  3. 【請求項3】 前記分析段階で、所定のフィールドおよ
    び隣接するフィールドのうちどちらがフィルムをソース
    として発生されたかを識別する第2の出力信号を前記パ
    ターンから発生する段階を含む、請求項1に記載の方
    法。
  4. 【請求項4】 前記比較段階における前記ピクセル差信
    号の発生において、前記第1、第2および第3のピクセ
    ルをメディアン・フィルタで濾波し、前記第1のピクセ
    ルと前記メディアン・フィルタで濾波した結果との差の
    絶対値を形成する段階を含む、請求項1に記載の方法。
  5. 【請求項5】 前記ピクセル差信号の発生段階が、前記
    第1のピクセルと前記第2および第3のピクセルの平均
    値との差の絶対値を表わす第1の出力信号を形成する段
    階と、 前記第2のピクセルと第3のピクセルの差の絶対値の1
    /2を表わす第2の出力信号を形成する段階と、前記第
    1および第2の出力信号の差を求め且つ制限して、前記
    ピクセル差信号を形成する段階とを含む、請求項1に記
    載の方法。
  6. 【請求項6】 インターレース走査されるビデオ信号の
    フィルム・モードを検出する装置であって、 前記ビデオ信号に応答し、第1のピクセルを所定のフィ
    ールドからまた、同じ水平位置にあり垂直方向に整列し
    た第2および第3のピクセルを時間的に隣接するフィー
    ルドから、同時に供給するピクセル選択回路と、 前記選択されたピクセルの値を比較し、もし前記第1の
    ピクセルの値が前記第2および第3のピクセルの値の中
    間にあれば、ゼロの値を有するピクセル差信号を発生
    し、もしそうでなければ、前記第1のピクセルの値と、
    前記第2および第3のピクセルのうち前記第1のピクセ
    ルの値に最も近い値を有するピクセルの値との差の絶対
    値に等しい値を有するピクセル差信号を発生するピクセ
    ル比較回路と、 前記ビデオ信号の1フィールド期間のうちの所定の期間
    にわたって前記ピクセル差信号の非ゼロ値を累積して、
    フィールド差信号を発生する累算回路と、 前記ビデオ信号のソースがフィルムであることを示すパ
    ターンを調べるために前記累積されたフィールド差信号
    を分析する分析回路とを含む、前記フィールド・モード
    を検出する装置。
  7. 【請求項7】 前記パターンが、2−2プルダウン・パ
    ターンと3−2プルダウン・パターンのうち1つを含
    み、前記分析回路が、前記パターンを満たす各フィール
    ドをフィルムの1フレームから生じたものとして識別す
    るフラグ信号を発生する出力を含む、請求項6に記載の
    装置。
  8. 【請求項8】 前記分析回路が、所定のフィールドおよ
    び隣接するフィールドのうちどちらがフィルムをソース
    として発生されたか識別する第2の出力信号を発生する
    第2の出力を有する、請求項6に記載の装置。
  9. 【請求項9】 前記比較段階で前記ピクセル差信号を発
    生する際、前記第1と第2と第3のピクセルをメディア
    ン・フィルタで濾波し、該第1のピクセルと該メディア
    ン・フィルタで濾波した結果との差の絶対値を形成す
    る、請求項6に記載の装置。
  10. 【請求項10】 前記ピクセル比較回路で前記ピクセル
    差信号を発生する際、 前記第1のピクセルと前記第2および第3のピクセルの
    平均値との差の絶対値を表わす出力信号を形成する第1
    の回路手段と、 前記第2のピクセルと第3のピクセルの差の絶対値の1
    /2を表わす出力信号を形成する第2の回路手段と、 前記第1の回路手段と第2の回路手段の出力信号の差を
    求め且つ制限して、前記ピクセル差信号を形成する第3
    の回路手段とを含む、請求項6に記載の装置。
JP35471395A 1994-12-30 1995-12-27 フィルム・モードを検出する方法 Expired - Lifetime JP3723263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/366,791 US5689301A (en) 1994-12-30 1994-12-30 Method and apparatus for identifying video fields produced by film sources
US366791 1994-12-30

Publications (2)

Publication Number Publication Date
JPH08242409A true JPH08242409A (ja) 1996-09-17
JP3723263B2 JP3723263B2 (ja) 2005-12-07

Family

ID=23444521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35471395A Expired - Lifetime JP3723263B2 (ja) 1994-12-30 1995-12-27 フィルム・モードを検出する方法

Country Status (10)

Country Link
US (1) US5689301A (ja)
EP (1) EP0720367B1 (ja)
JP (1) JP3723263B2 (ja)
KR (2) KR960028124A (ja)
CN (1) CN1071074C (ja)
DE (1) DE69515015T2 (ja)
ES (1) ES2141883T3 (ja)
MY (1) MY123667A (ja)
PT (1) PT720367E (ja)
SG (1) SG50387A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078926A (ja) * 2001-08-31 2003-03-14 Pioneer Electronic Corp 映像信号のテレシネ変換方式検出装置
KR100854091B1 (ko) * 2002-07-13 2008-08-25 삼성전자주식회사 영상신호의 필름 모드 검출장치 및 방법

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319152B1 (ko) * 1999-12-02 2002-01-09 구자홍 필름 모드 검출 방법
US5742350A (en) * 1995-06-29 1998-04-21 Motorola, Inc. Video system performing non-uniform interpolation of color space signals and method of using same
GB9703107D0 (en) * 1997-02-14 1997-04-02 Digital Projection Ltd Display device
JPH10327393A (ja) * 1997-05-23 1998-12-08 Toshiba Corp 映像信号処理装置
JP2002528931A (ja) 1997-10-06 2002-09-03 ディーブイディーオー インコーポレーテッド デジタルビデオシステム及びそれを提供する方法
US6055018A (en) * 1997-11-04 2000-04-25 Ati Technologies, Inc. System and method for reconstructing noninterlaced captured content for display on a progressive screen
JP3360586B2 (ja) * 1997-11-21 2002-12-24 日本電気株式会社 スキャン変換装置及び方法
US6130723A (en) * 1998-01-15 2000-10-10 Innovision Corporation Method and system for improving image quality on an interlaced video display
JP2983509B2 (ja) * 1998-02-10 1999-11-29 日本放送協会 テレビジョン映像のフリッカ検出方法および装置
GB9824061D0 (en) 1998-11-03 1998-12-30 Snell & Wilcox Ltd Film sequence detection (nt4)
US6870568B1 (en) 1998-12-02 2005-03-22 Stmicroelectronics Asia Pacific Pte Ltd. Progressive/interlace and redundant field detection for encoder
DE69920055T2 (de) 1999-02-26 2005-09-15 Stmicroelectronics Asia Pacific Pte Ltd. Verfahren und vorrichtung zur bestimmung von zeilensprung-/nichtzeilensprungbildern und erkennung von wiederholten halbbildern und szenenänderungen
US6559890B1 (en) * 1999-04-21 2003-05-06 Ascent Media Group, Inc. Methods and apparatus for correction of 2-3 field patterns
US6909469B2 (en) * 1999-08-11 2005-06-21 Silicon Image, Inc. Interlace motion artifact detection using vertical frequency detection and analysis
JP2001160920A (ja) * 1999-12-02 2001-06-12 Pioneer Electronic Corp インバース・テレシネ変換装置
DE19963041B4 (de) * 1999-12-24 2011-03-31 Bts Holding International B.V. Schaltungsanordnung zum Erkennen von Filmquellen
GB2358309A (en) * 2000-01-11 2001-07-18 Snell & Wilcox Ltd Analysing motion between adjacent fields using weighted field difference
US6563550B1 (en) * 2000-03-06 2003-05-13 Teranex, Inc. Detection of progressive frames in a video field sequence
US6867814B2 (en) * 2000-04-18 2005-03-15 Silicon Image, Inc. Method, system and article of manufacture for identifying the source type and quality level of a video sequence
US6897903B1 (en) 2000-08-31 2005-05-24 Micron Technology, Inc. Apparatus for detecting mixed interlaced and progressive original sources in a video sequence
KR100351159B1 (ko) * 2000-12-06 2002-09-05 엘지전자 주식회사 영상 복원 장치 및 방법
US6633612B2 (en) 2000-12-13 2003-10-14 Genesis Microchip Inc. Method and apparatus for detecting motion between odd and even video fields
US20110013081A1 (en) * 2001-01-11 2011-01-20 Pixelworks, Inc. System and method for detecting a non-video source in video signals
CA2330854A1 (en) * 2001-01-11 2002-07-11 Jaldi Semiconductor Corp. A system and method for detecting a non-video source in video signals
KR100360893B1 (ko) * 2001-02-01 2002-11-13 엘지전자 주식회사 영상 움직임 보상 장치 및 방법
KR20030080077A (ko) * 2001-03-05 2003-10-10 쉘 인터내셔날 리서치 마챠피즈 비.브이. 중간 증류액의 제조 방법
JP4120265B2 (ja) * 2002-05-23 2008-07-16 ソニー株式会社 信号処理装置およびその方法、並びにそのプログラム
KR100487396B1 (ko) * 2002-09-10 2005-05-03 엘지전자 주식회사 영화 모드를 지원하는 디지털 티브이 시스템 및 영화 모드지원 방법
AU2003280155A1 (en) * 2002-12-12 2004-06-30 Koninklijke Philips Electronics N.V. Recognizing film and video occurring in parallel in television fields
KR100510671B1 (ko) * 2003-01-08 2005-08-31 엘지전자 주식회사 인터레이스 영상에서의 동일 프레임 검출 장치
KR100510670B1 (ko) * 2003-01-08 2005-08-31 엘지전자 주식회사 디인터레이싱 장치
US7142246B2 (en) * 2003-03-31 2006-11-28 Macronix International Co., Ltd. Apparatus and method for de-interlacing video, including 3:2 pulldown video
KR20050011069A (ko) * 2003-07-21 2005-01-29 삼성전자주식회사 배드에딧으로 인한 콤을 제거할 수 있는 영상신호판별장치 및 그 판별방법
TWI227085B (en) * 2003-11-13 2005-01-21 Realtek Semiconductor Corp Method and apparatus for detecting sawtooth and field motion
CN100426833C (zh) * 2003-12-16 2008-10-15 瑞昱半导体股份有限公司 一种检测影像信号的方法与相关装置
TWI236283B (en) * 2004-01-20 2005-07-11 Realtek Semiconductor Corp Apparatus and related method for film mode detection using motion estimation
US20050225671A1 (en) * 2004-04-09 2005-10-13 Scott Jen Method of Processing Fields of Images and Related Device for Data Lines Similarity Detection
US7256835B2 (en) * 2004-06-04 2007-08-14 Lucent Technologies Inc. Apparatus and method for deinterlacing video images
TWI257811B (en) * 2004-08-16 2006-07-01 Realtek Semiconductor Corp De-interlacing method
US7460180B2 (en) * 2004-06-16 2008-12-02 Realtek Semiconductor Corp. Method for false color suppression
US7280159B2 (en) * 2004-06-16 2007-10-09 Realtek Semiconductor Corp. Method and apparatus for cross color and/or cross luminance suppression
US7391468B2 (en) * 2004-07-06 2008-06-24 Magnum Semiconductor, Inc. Telecine conversion detection for progressive scan playback
US7528887B2 (en) * 2004-10-08 2009-05-05 Broadcom Corporation System and method for performing inverse telecine deinterlacing of video by bypassing data present in vertical blanking intervals
US7616693B2 (en) * 2004-12-02 2009-11-10 Kolorific, Inc. Method and system for detecting motion between video field of same and opposite parity from an interlaced video source
US7405766B1 (en) 2004-12-20 2008-07-29 Kolorific, Inc. Method and apparatus for per-pixel motion adaptive de-interlacing of interlaced video fields
US7349029B1 (en) * 2005-01-19 2008-03-25 Kolorific, Inc. Method and apparatus for de-interlacing interlaced video fields originating from a progressive video source
JP2006237696A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP4699776B2 (ja) * 2005-02-22 2011-06-15 ルネサスエレクトロニクス株式会社 プルダウン検出装置及びプルダウン検出方法
US7982798B2 (en) 2005-09-08 2011-07-19 Silicon Image, Inc. Edge detection
US8120703B2 (en) * 2005-09-08 2012-02-21 Silicon Image/BSTZ Source-adaptive video deinterlacer
US8004606B2 (en) * 2005-09-08 2011-08-23 Silicon Image, Inc. Original scan line detection
US7982805B2 (en) * 2005-09-26 2011-07-19 Intel Corporation Detecting video format information in a sequence of video pictures
TWI317599B (en) * 2006-02-17 2009-11-21 Novatek Microelectronics Corp Method and apparatus for video mode judgement
TWI347133B (en) * 2006-04-20 2011-08-11 Realtek Semiconductor Corp Field balancing device and method
TWI325273B (en) * 2006-08-16 2010-05-21 Realtek Semiconductor Corp Method and apparatus for detecting sawtooth and field motion
US8086067B2 (en) * 2006-12-20 2011-12-27 Silicon Image, Inc. Noise cancellation
US8115863B2 (en) * 2007-04-04 2012-02-14 Freescale Semiconductor, Inc. Video de-interlacer using pixel trajectory
DE102007016596B3 (de) * 2007-04-05 2008-08-21 Micronas Gmbh Verfahren zur Detektion von Bildsequenzen mit zeilenweise wiederholten Daten
EP1990991A1 (en) * 2007-05-09 2008-11-12 British Telecommunications Public Limited Company Video signal analysis
US20110001873A1 (en) * 2008-08-06 2011-01-06 Daniel Doswald Frame rate converter for input frames with video and film content
US8559746B2 (en) 2008-09-04 2013-10-15 Silicon Image, Inc. System, method, and apparatus for smoothing of edges in images to remove irregularities
WO2010093709A2 (en) * 2009-02-10 2010-08-19 Anchor Bay Technologies, Inc. Block noise detection and filtering
TWI514324B (zh) * 2010-11-30 2015-12-21 Ind Tech Res Inst 影像目標區域追蹤系統與方法及電腦程式產品
US9491398B1 (en) 2010-12-21 2016-11-08 Pixelworks, Inc. System and method for processing assorted video signals
US11704961B2 (en) * 2020-01-10 2023-07-18 LNW Gaming. Inc. Gaming systems and methods for display flicker reduction

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801347A (nl) * 1988-05-26 1989-12-18 Philips Nv Werkwijze en inrichting voor bewegingsdetektie in een geinterlinieerd televisiebeeld verkregen na een filmtelevisie-omzetting.
US4876596A (en) * 1988-10-25 1989-10-24 Faroudja Y C Film-to-video converter with scan line doubling
US4982280A (en) * 1989-07-18 1991-01-01 Yves C. Faroudja Motion sequence pattern detector for video
JP2773337B2 (ja) * 1989-12-29 1998-07-09 ソニー株式会社 映像信号変換方法
EP0473322B1 (en) * 1990-08-29 1995-10-25 Sony United Kingdom Limited Method of and apparatus for film to video signal conversion
US5267035A (en) * 1991-08-08 1993-11-30 Samsung Electronics Co., Ltd. Motion detection for video including that obtained from film
US5355178A (en) * 1991-10-24 1994-10-11 Eastman Kodak Company Mechanism for improving television display of still images using image motion-dependent filter
DE4213551A1 (de) * 1992-04-24 1993-10-28 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Film-Mode-Detektion
US5291280A (en) * 1992-05-05 1994-03-01 Faroudja Y C Motion detection between even and odd fields within 2:1 interlaced television standard
DE69318216T2 (de) * 1992-06-22 1998-08-27 Thomson Multimedia Sa Verfahren und Vorrichtung zur adaptiven Interpolation
US5317398A (en) * 1992-08-17 1994-05-31 Rca Thomson Licensing Corporation Video/film-mode (3:2 pulldown) detector using patterns of two-field differences
US5461420A (en) * 1992-09-18 1995-10-24 Sony Corporation Apparatus for coding and decoding a digital video signal derived from a motion picture film source
EP0654197B1 (en) * 1993-06-08 1999-04-21 Faroudja, Yves Charles Detector for detecting videosignals originating from motion picture film sources
US5452011A (en) * 1994-03-14 1995-09-19 Thomson Consumer Electronics, Inc. Method and device for film-mode detection and field elimination
US5475438A (en) * 1994-03-31 1995-12-12 Zenith Electronics Corporation Five field motion detector for a TV scan line doubler
US5563651A (en) * 1994-12-30 1996-10-08 Thomson Consumer Electronics, Inc. Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078926A (ja) * 2001-08-31 2003-03-14 Pioneer Electronic Corp 映像信号のテレシネ変換方式検出装置
JP4538174B2 (ja) * 2001-08-31 2010-09-08 パイオニア株式会社 映像信号のテレシネ変換方式検出装置
KR100854091B1 (ko) * 2002-07-13 2008-08-25 삼성전자주식회사 영상신호의 필름 모드 검출장치 및 방법

Also Published As

Publication number Publication date
DE69515015T2 (de) 2000-06-08
JP3723263B2 (ja) 2005-12-07
EP0720367A3 (en) 1997-11-19
MY123667A (en) 2006-05-31
KR100382981B1 (ko) 2003-07-22
CN1133525A (zh) 1996-10-16
EP0720367B1 (en) 2000-02-09
SG50387A1 (en) 1998-07-20
DE69515015D1 (de) 2000-03-16
PT720367E (pt) 2000-07-31
ES2141883T3 (es) 2000-04-01
US5689301A (en) 1997-11-18
KR960028124A (ko) 1996-07-22
CN1071074C (zh) 2001-09-12
EP0720367A2 (en) 1996-07-03

Similar Documents

Publication Publication Date Title
JPH08242409A (ja) フィルム・モードを検出する方法および装置
US5563651A (en) Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences
US4982280A (en) Motion sequence pattern detector for video
US7349029B1 (en) Method and apparatus for de-interlacing interlaced video fields originating from a progressive video source
US5734420A (en) Film mode video sequence detector
US20050249282A1 (en) Film-mode detection in video sequences
US5596371A (en) Film-mode video line-doubler motion detectors
KR940009087B1 (ko) 필름-텔레비젼 변환 후 얻어진 텔레비젼 화상에 대한 동 검출 방법 및 장치
US20080055477A1 (en) Method and System for Motion Compensated Noise Reduction
US20050259950A1 (en) Film mode correction in still areas
US8115866B2 (en) Method for detecting film pulldown cadences
US6897903B1 (en) Apparatus for detecting mixed interlaced and progressive original sources in a video sequence
US6509933B1 (en) Video signal converting apparatus
US7405766B1 (en) Method and apparatus for per-pixel motion adaptive de-interlacing of interlaced video fields
JP2005045803A (ja) 2:2プルダウンシーケンスの判別装置およびその方法
EP1501299B1 (en) An apparatus for detecting a telecine signal
US6965414B2 (en) Apparatus for detecting telecine conversion method of video signal
US8345148B2 (en) Method and system for inverse telecine and scene change detection of progressive video
US20090167938A1 (en) Synthesized image detection unit
JP3849299B2 (ja) テレビジョン受像機
KR100692597B1 (ko) 필드 선택이 가능한 영상처리 장치 및 그 방법
US8125566B2 (en) Sequential scanning conversion device and method
JP2002204433A (ja) 映像信号処理回路
JP2000228762A (ja) 走査変換回路
WO2010004468A1 (en) Reducing de-interlacing artifacts

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7