KR100798463B1 - Plasma display device - Google Patents
Plasma display device Download PDFInfo
- Publication number
- KR100798463B1 KR100798463B1 KR1020060076759A KR20060076759A KR100798463B1 KR 100798463 B1 KR100798463 B1 KR 100798463B1 KR 1020060076759 A KR1020060076759 A KR 1020060076759A KR 20060076759 A KR20060076759 A KR 20060076759A KR 100798463 B1 KR100798463 B1 KR 100798463B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma display
- electrode
- electrode lines
- curvature
- display device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
Abstract
Description
도 1은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of a structure of a plasma display panel according to the present invention.
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 나타내는 단면도이다.2 is a cross-sectional view illustrating an embodiment of an electrode arrangement of a plasma display panel.
도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.
도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel.
도 5 내지 도 6b는 본 발명에 따른 플라즈마 디스플레이 장치의 전극 라인 형상에 대한 일실시예들을 나타내는 도면이다.5 to 6b are diagrams illustrating embodiments of electrode line shapes of the plasma display device according to the present invention.
도 7은 플라즈마 디스플레이 장치에서 측정된 EMI(ElectroMagnetic Interference)를 나타내는 그래프이다.FIG. 7 is a graph illustrating EMI (Electro Magnetic Interference) measured in a plasma display device.
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 특히 패널의 활성영역과 전극 패드 부분 연결부위가 호(arc) 모양으로 형성되어 패널 구동시 전류의 흐름을 원활하게 하여 EMI(ElectroMagnetic Interference) 발생을 저감시킬 수 있는 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 함)은 방전공간에 설치된 전극들에 소정의 전압을 인가하여 방전을 일으키고, 방전시 발생하는 플라즈마가 형광체를 여기 시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하는 장치로서, 대형화 및 경량화와 평면 박형화가 용이하고, 상하 좌우로 넓은 시야각을 제공하며, 풀 컬러 및 고휘도를 구현하는 것이 가능하다는 장점이 있다. In general, a plasma display panel (hereinafter referred to as a PDP) generates a discharge by applying a predetermined voltage to electrodes installed in a discharge space, and the plasma generated at the time of discharging the phosphor emits an image including a character or a graphic. As a display device, it is advantageous in that it is easy to enlarge, lighten, and thinner, to provide a wide viewing angle up, down, left, and right, and to realize full color and high brightness.
상기 PDP에 구비된 각 전극 라인은 상기 패널에 구동 전압을 인가하는 구동부와 FPC(Flexible Printied Circuit, 이하 FPC)와 같은 연결 부재로 연결되는데, 상기 전극 라인에 있어서 상기 FPC와 접속되는 접속 패드부와 상기 패널의 활성 영역을 연결하는 부분에 각이 져 있어서 전류의 흐름이 원활하지 않아 EMI가 발생하게 된다. 이와 같이 EMI가 발생되면 소비 전력이 상승하고 화면 단차가 발생하여 플라즈마 디스플레이 패널의 화질이 저하된다는 문제점이 있다.Each electrode line of the PDP is connected to a driving unit for applying a driving voltage to the panel and a connecting member such as a flexible printed circuit (FPC), and a connection pad portion connected to the FPC in the electrode line. Since the angle connecting the active area of the panel is angled, the flow of current is not smooth and EMI occurs. As described above, when EMI is generated, power consumption increases and a screen step occurs, thereby degrading the image quality of the plasma display panel.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 활성 영역과 FPC 접속 패드부 사이를 연결하는 전극 라인에 있어서 연결부를 둥글게 호(arc) 모양으로 형성하여 패널의 EMI를 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems of the prior art, and in the electrode line connecting the active region and the FPC connection pad portion, the connection portion is formed in an arc shape to improve the EMI of the panel. It is an object of the present invention to provide a plasma display device.
상기한 기술적 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 복수의 전극 라인들을 포함하고, 상기 복수의 전극 라인들 중 적어도 하나는 0.1mm 내지 1000mm의 곡률을 가지는 부분을 포함하는 것을 특징으로 한다.The plasma display device according to the present invention for solving the above technical problem comprises a plurality of electrode lines, at least one of the plurality of electrode lines is characterized in that it comprises a portion having a curvature of 0.1mm to 1000mm. .
바람직하게는, 상기 복수의 전극 라인들의 곡률은 서로 상이하며, 상기 복수의 전극 라인들의 곡률은 플라즈마 디스플레이 패널의 중심부에 인접할수록 증가할 수 있다.Preferably, the curvatures of the plurality of electrode lines are different from each other, and the curvatures of the plurality of electrode lines may increase as adjacent to the center of the plasma display panel.
상기한 기술적 과제를 해결하기 위한 본 발명에 의한 또 다른 플라즈마 디스플레이 장치는 복수의 전극 라인들이 형성된 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키는 구동부; 및 상기 복수의 전극 라인들을 상기 구동부에 연결시키기 위한 패드부를 포함하고, 상기 복수의 전극 라인들 중 적어도 하나는 상기 플라즈마 디스플레이 패널과 상기 패드부 사이에서 0.1mm 내지 1000mm의 곡률을 가지는 것을 특징으로 한다.Another plasma display device according to the present invention for solving the above technical problem is a plasma display panel formed with a plurality of electrode lines; A driving unit driving the plasma display panel; And a pad unit for connecting the plurality of electrode lines to the driving unit, wherein at least one of the plurality of electrode lines has a curvature of 0.1 mm to 1000 mm between the plasma display panel and the pad unit. .
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view showing an embodiment of a plasma display panel according to the present invention.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a
상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The
한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the
본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이 라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The
또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper
또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.In addition, the
또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, phosphor layers are formed on the surfaces of the lower
본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격 벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the
한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.
또한, 상기 형광체층은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper /
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라 인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.
도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.
도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.
여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신 호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있 다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to
도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel with respect to the divided subfield.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a positive data signal data is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. Meanwhile, a signal for maintaining a sustain voltage is applied to the sustain electrode during the set down period and the address period.
상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.
도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제 1 실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are first embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.
도 5 내지 도 6b는 본 발명에 따른 플라즈마 디스플레이 장치의 전극 라인 형상에 대한 일실시예들이 도시된 것이다.5 to 6b illustrate one embodiment of the electrode line shape of the plasma display device according to the present invention.
도 5에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치의 패널에는 버스 전극(11b, 12b)이 구비되는데, 버스 전극(11b, 12b)은 방전이 발생하여 영상이 디스플레이되는 영역인 유효 영역(W1)에서는 일반적으로 50㎛~130㎛ 범위 이내의 폭을 250㎛~500㎛ 정도의 범위의 간격으로 형성된다. As shown in FIG. 5, the panel of the plasma display apparatus of the present invention includes
버스 전극(11b, 12b)은 패널에 구동 전압을 인가하는 구동부와 FPC(Flexible Printed Circuit)등의 연결부재와 연결되어 상기 구동부에서 인가되는 구동 신호에 따라 동작한다. 버스 전극(11b, 12b)이 상기 연결부재의 전극 패드로 연결되는데, 상기 전극 패드와 연결되는 영역(W3)에 형성되는 버스 전극은 유효 영역(W1)에 형성되는 간격보다 좁게 형성된다.The
유효 영역(W1)에 형성되는 버스 전극(11b, 12b)과 전극 패드와 연결되는 영역(W3, 이하 전극 패드 부분)을 연결하는 연결 영역(W2)의 버스 전극(11b, 12b)은 소정의 기울기를 가지도록 형성된다. 여기서 전극 패드 부분(W3)과 유효 영역(W1)과 전극 패드 부분을 연결하는 연결 영역(W2)을 화면이 표시되지 않는 비유효 영역이라 한다.The
연결 영역(W2)에 형성되는 서로 다른 버스 전극(11b, 12b)의 전극 라인 기울기는 서로 동일하게 형성될 수도 있고, 상이하게 형성될 수 있다. 또한 연결 영역(W2)의 버스 전극(11b, 12b)은 유효 영역(W1)과 상기 전극 패드 부분(W3)간의 최단 거리보다 길이가 길게 배선되어야 한다. 버스 전극(11b, 12b)의 양쪽 단부는 소정의 곡률(R1 내지 Rn, R′1내지 R′n)을 가지는 호(弧, arc) 모양으로 형성되어 전극 패드 부분(W3) 및 연결 영역(W2)과 결합된다. The slopes of the electrode lines of the
즉, 패널의 유효 영역(W1)과 FPC와 연결되는 전극 패드 부분(W3)을 연결하는 비활성 영역의 연결 영역(W2)에 구비되는 적어도 하나 이상의 전극 라인에 있어서, 전극 라인은 유효 영역 또는/및 전극 패드 부분과의 연결부위가 호(弧, arc) 모양으로 형성되어야 한다.That is, in at least one electrode line provided in the connection region W2 of the non-active region connecting the effective region W1 of the panel and the electrode pad portion W3 connected to the FPC, the electrode line is an effective region or / and The connection part with the electrode pad part should be formed in arc shape.
이때, 연결 영역(W2)에 형성되는 버스 전극(11b, 12b)의 전극 라인의 양쪽 단부가 호(arc) 모양으로 형성됨에 따라 종래 유효 영역(W1)과 전극 패드 부분(W3) 사이가 최단거리로 연결되도록 형성되는 구조와 달리 본 발명의 버스 전극은 활성 영역과 전극 패드 부분이 최단거리로 연결되지 않는다. At this time, since both ends of the electrode lines of the
도 5에 도시된 바와 같이 연결 영역(W2)에 형성되는 버스 전극(11b, 12b) 라인의 양쪽 단부가 0.01 내지 1000mm의 곡률(R1 내지 Rn, R′1내지 R′n)을 가지고 둥글게 형성되면, 전류의 흐름이 원활해지므로 패널 구동시 발생되는 EMI 발생을 줄일 수 있게 된다.As shown in FIG. 5, when both ends of the lines of the
플라즈마 디스플레이 장치는 수십 내지 수백 볼트 정도의 전압이 인가되어 구동되므로 상기 버스 전극(11b, 12b) 라인이 각지게 형성되면 상기 각진 부위에서 전류의 흐름이 원활하지 않아 EMI 발생이 증가하지만, 본 발명에서와 같이 버스 전극 라인(11b, 12b)이 각진 부위 없이 형성되면 전류의 흐름이 원활하여 진다.Since the plasma display apparatus is driven by applying a voltage of about tens to hundreds of volts, when the
버스 전극(11b, 12b) 라인의 양쪽 단부가 0.1 내지 10mm의 곡률(R1 내지 Rn, R′1내지 R′n)을 가질 때, EMI 발생의 감소와 더불어 소비 전력 감소 효과를 최대화할 수 있다. When both ends of the lines of the
또한, 버스 전극(11b, 12b) 라인의 양쪽 단부가 0.1 내지 10mm의 곡률(R1 내지 Rn, R′1내지 R′n)을 가질 때, EMI 발생 및 소비 전력 감소와 더불어 화면 단차를 감소시켜 플라즈마 디스플레이 패널의 화질 특성을 개선할 수 있다.In addition, when both ends of the lines of the
복수의 버스 전극(11b, 12b) 라인들의 곡률(R1 내지 Rn, R′1내지 R′n)은 동일하거나 또는 서로 상이할 수도 있다. 복수의 버스 전극(11b, 12b) 라인들의 곡률(R1 내지 Rn, R′1내지 R′n)이 서로 상이한 경우, 플라즈마 디스플레이 패널의 중심부에 인접한 버스 전극일수록 상기 곡률(R1 내지 Rn, R′1내지 R′n)이 증가하 도록 할 수 있다. Curvatures R1 to Rn and R'1 to R'n of the plurality of
즉, 하나의 버스 전극(11b, 12b) 라인에 있어서 연결 영역(W2) 양쪽 단부의 곡률이 상이하게 형성될 수 있고, 서로 다른 버스 전극 라인에 있어서 상기 연결 영역 양쪽 단부의 곡률이 서로 상이하게 형성될 수 있는 것이다.That is, the curvatures at both ends of the connection region W2 may be different in one
본 발명의 플라즈마 디스플레이 장치에 형성되는 전극 라인들은 도 6a 내지 6b에 도시된 바와 같은 형태를 가질 수도 있다. 도 6a에 도시된 바와 같이 연결 영역(W2)에 있어서 접속 단자 부분(W3)과 연결되는 단부는 소정의 곡률(R1 내지 Rn)을 가지고 호(arc) 모양으로 형성되고, 연결 영역(W2)의 중간 영역이 가운데가 볼록한 그루브 모양으로 형성될 수 있다.The electrode lines formed in the plasma display device of the present invention may have a shape as shown in FIGS. 6A to 6B. As shown in FIG. 6A, an end portion connected to the connection terminal portion W3 in the connection region W2 is formed in an arc shape with predetermined curvatures R1 to Rn, and is connected to the connection region W2. The intermediate region may be formed in the shape of a groove with a convex center.
도 6b에 도시된 바와 같이, 연결 영역(W2)의 버스 전극(11b, 12b) 라인의 양쪽 단부가 소정의 곡률(R1 내지 Rn, R′1내지 R′n)을 가지고 호(arc) 모양으로 형성되고, 연결 영역(W2)이 눕혀진 ‘S'자 형태(∽,)로 형성될 수 있다. 이때 버스 전극 라인에 있어서 연결 부분에는 소정의 길이만큼 버스 전극 라인이 직선으로 형성된 후, 소정의 곡률을 가지고 눕혀진 'S'자 형태로 형성된다.As shown in FIG. 6B, both ends of the lines of the
본 명세서에서는 플라즈마 디스플레이 장치의 상부 기판(10)에 형성되는 유지 전극쌍(11, 12)에 구비된 버스 전극(11b, 12b)을 예시로 설명하였으나, 본 명세서의 전극 라인은 이에 한정되지 않고 하부 기판(20)에 형성되는 어드레스 전극(22) 뿐만 아니라 여러 가지 전극 라인에 모두 적용할 수 있음을 명시한다.In the present specification, the
도 7은 플라즈마 디스플레이 장치로부터 측정된 EMI를 그래프로 도시한 것이다.7 is a graph illustrating EMI measured from a plasma display device.
도 7에 도시된 바와 같이, 종래 기술에 의한 플라즈마 디스플레이 장치 구동시 발생하는 EMI의 크기는 모듈 상태(패널에 구동부가 결합된 상태)에서 최고 70dB의 값을 가지는데(a) 반해 본 발명의 플라즈마 디스플레이 장치와 같이 버스 전극(11b, 12b)의 연결 영역(W2)의 양쪽 단부가 각지지 않고 둥글게 형성된 경우 EMI 크기는 최고 65dB의 값을 갖는다(b).As shown in FIG. 7, the magnitude of EMI generated when the plasma display apparatus is driven according to the prior art has a value of up to 70 dB in a module state (with a driving unit coupled to a panel) (a) whereas the plasma of the present invention When both ends of the connection area W2 of the
또한 매쉬 글래스 세트(Mesh Glass Set) 상태에서도 발생되는 EMI의 크기는 종래 기술의 경우 33dB의 크기를 가지고(c), 본 발명의 플라즈마 디스플레이 장치의 경우에는 최고 29dB 정도의 EMI가 발생된다(d).In addition, the magnitude of the EMI generated in the mesh glass set state is 33 dB in the prior art (c), and in the case of the plasma display device of the present invention, EMI of up to 29 dB is generated (d). .
두 경우 모두 버스 전극(11b, 12b)에 있어서 유효 영역(W1)과 접속 패드 부분(W3)을 연결하는 연결 영역(W2)에서 상기 활성 영역 및 접속 패드 부분과 닿는 양쪽 단부가 호(arc) 모양으로 둥글게 형성되면 발생되는 EMI의 크기가 감소하게 된다. 이에 따라 플라즈마 디스플레이 장치의 소비 전력이 줄어드는 것은 물론 화면 단차의 감소 효과도 가져올 수 있다.In both cases, in the connection area W2 connecting the effective area W1 and the connection pad part W3 in the
이상과 같이 본 발명에 따른 플라즈마 디스플레이 장치를 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술상 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.As described above, the plasma display device according to the present invention has been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed herein, and is applied by those skilled in the art within the technically protected scope of the present invention. This is possible.
상기와 같이 구성되는 본 발명의 플라즈마 디스플레이 장치는 패널에 구비되는 전극 라인에 있어서, 활성 영역과 전극 패드 부분을 연결하는 부분의 전극 라인의 양쪽 단부를 둥글게 형성하여 EMI 발생을 감소시켜 소비 전력 및 화면 단차를 감소시켜 플라즈마 디스플레이 장치의 구동 효율 및 화질 특성을 개선할 수 있는 효과가 있다.In the plasma display device of the present invention configured as described above, in the electrode line provided in the panel, both ends of the electrode line of the portion connecting the active region and the electrode pad portion are formed to be rounded to reduce the generation of EMI to reduce the power consumption and the screen. By reducing the step difference, there is an effect of improving the driving efficiency and image quality characteristics of the plasma display device.
Claims (12)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076759A KR100798463B1 (en) | 2006-08-14 | 2006-08-14 | Plasma display device |
CNA2007101127847A CN101145487A (en) | 2006-08-14 | 2007-06-19 | Plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076759A KR100798463B1 (en) | 2006-08-14 | 2006-08-14 | Plasma display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100798463B1 true KR100798463B1 (en) | 2008-01-28 |
Family
ID=39207913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060076759A KR100798463B1 (en) | 2006-08-14 | 2006-08-14 | Plasma display device |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100798463B1 (en) |
CN (1) | CN101145487A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010126213A1 (en) * | 2009-05-01 | 2010-11-04 | Lg Electronics Inc. | Plasma display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324488A (en) | 2000-08-29 | 2002-11-08 | Nec Corp | Ac surface discharge type plasma display panel |
KR20050036650A (en) * | 2003-10-16 | 2005-04-20 | 삼성에스디아이 주식회사 | Plasma display panel |
KR100615267B1 (en) | 2004-11-04 | 2006-08-25 | 삼성에스디아이 주식회사 | Plasma display panel |
-
2006
- 2006-08-14 KR KR1020060076759A patent/KR100798463B1/en not_active IP Right Cessation
-
2007
- 2007-06-19 CN CNA2007101127847A patent/CN101145487A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324488A (en) | 2000-08-29 | 2002-11-08 | Nec Corp | Ac surface discharge type plasma display panel |
KR20050036650A (en) * | 2003-10-16 | 2005-04-20 | 삼성에스디아이 주식회사 | Plasma display panel |
KR100615267B1 (en) | 2004-11-04 | 2006-08-25 | 삼성에스디아이 주식회사 | Plasma display panel |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010126213A1 (en) * | 2009-05-01 | 2010-11-04 | Lg Electronics Inc. | Plasma display device |
Also Published As
Publication number | Publication date |
---|---|
CN101145487A (en) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100798463B1 (en) | Plasma display device | |
KR20100026349A (en) | Plasma display apparatus | |
KR100762248B1 (en) | Plasma display panel | |
KR20090106804A (en) | Plasma display apparatus | |
KR20080004981A (en) | Plasma display panel | |
KR100817559B1 (en) | Plasma Display Panel | |
KR20100119644A (en) | Plasma display panel device | |
KR100764666B1 (en) | Plasma display panel device | |
KR100806311B1 (en) | Plasma display panel device | |
KR100790460B1 (en) | Plasma display panel | |
KR20090050309A (en) | Plasma display apparatus | |
KR20110041845A (en) | Multi plasma display panel device | |
KR20090118645A (en) | Plasma display device | |
KR20080057989A (en) | Plasma display apparatus | |
KR20090118647A (en) | Plasma display device | |
KR20080049405A (en) | Plasma display apparatus | |
KR20090118642A (en) | Plasma display apparatus | |
KR20080094277A (en) | Plasma display apparatus | |
KR20080008773A (en) | Panel of plasma display apparatus | |
KR20080049409A (en) | Plasma display device | |
KR20080051701A (en) | Plasma display apparatus | |
KR20090050308A (en) | Plasma display apparatus | |
KR20090118646A (en) | Plasma display device | |
KR20080061635A (en) | Plasma display apparatus | |
KR20090059785A (en) | Plasma display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |