KR100790460B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100790460B1
KR100790460B1 KR1020060065882A KR20060065882A KR100790460B1 KR 100790460 B1 KR100790460 B1 KR 100790460B1 KR 1020060065882 A KR1020060065882 A KR 1020060065882A KR 20060065882 A KR20060065882 A KR 20060065882A KR 100790460 B1 KR100790460 B1 KR 100790460B1
Authority
KR
South Korea
Prior art keywords
plasma display
display panel
front filter
electrode
glass
Prior art date
Application number
KR1020060065882A
Other languages
Korean (ko)
Inventor
심정섭
박종호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060065882A priority Critical patent/KR100790460B1/en
Application granted granted Critical
Publication of KR100790460B1 publication Critical patent/KR100790460B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/446Electromagnetic shielding means; Antistatic means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

A plasma display panel is provided to protect an upper glass from an impact by directly attaching a front filter which is made of a single-layer ITO, on an overall surface of the upper glass. A plasma display panel includes an upper glass(101) and a front filter(150). The front filter is formed on a front surface of the upper glass. The front filter is directly attached to the upper glass by using a single layer ITO(Indium Tin Oxide). A mesh-type pattern is formed on at least one of upper and lower ends of the front filter. A thickness of the front filter is between 0.12 and 10 um. A linewidth of a line to form the mesh-type pattern is between 9 and 30 um. First and second electrodes having two layers with different resistances are formed on a lower surface of the upper glass.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1 은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 제 1 실시예를 나타내는 사시도이다.1 is a perspective view showing a first embodiment of the structure of a plasma display panel according to the present invention.

도 2 는 본 발명에 따를 플라즈마 디스플레이 패널의 구조에 대한 제 2 실시예를 나타내는 사시도이다.2 is a perspective view showing a second embodiment of the structure of the plasma display panel according to the present invention.

도 3 은 본 발명에 따른 플라즈마 디스플레이 패널의 상판 패널 구조에 대한 제 1 실시예를 개략적으로 나타내는 단면도이다.3 is a cross-sectional view schematically illustrating a first embodiment of a top panel structure of a plasma display panel according to the present invention.

도 4 는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 배치에 대한 제 1 실시예를 나타내는 단면도이다.4 is a cross-sectional view showing a first embodiment of the electrode arrangement of the plasma display panel according to the present invention.

도 5 는 본 발명에 따른 플라즈마 디스플레이 패널에 전면 필터가 합착된 구조에 대한 제 1 실시예를 나타내는 단면도이다.5 is a cross-sectional view illustrating a first embodiment of a structure in which a front filter is attached to a plasma display panel according to the present invention.

도 6 은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 전면 필터가 합착된 구조에 대한 제 2 실시예를 나타내는 단면도이다.6 is a cross-sectional view illustrating a second embodiment of a structure in which a front filter is attached to a plasma display panel structure according to the present invention.

도 7 은 본 발명에 따른 플라즈마 디스플레이 패널의 전면 필터를 나타내는 사시도이다.7 is a perspective view illustrating a front filter of a plasma display panel according to the present invention.

도 8 은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 제 1 실시예를 나타내는 타이밍도이다.FIG. 8 is a timing diagram illustrating a first embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 9 는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 나타내는 타이밍도이다.9 is a timing diagram showing a first embodiment of drive signals for driving a plasma display panel.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 패널의 상판 글래스의 전면에 단일 층(One Layer)의 전면 필터가 직접 형성되는 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display apparatus in which a single layer front filter is directly formed on a front surface of a top glass of the panel.

일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel)은 방전공간에 설치된 전극들에 소정의 전압을 인가하여 방전을 일으키고 가스 방전 시 발생하는 플라즈마가 형광체를 여기 시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하는 장치이다.In general, a plasma display panel is a device that displays an image including a character or a graphic by applying a predetermined voltage to electrodes installed in a discharge space to generate a discharge, and the plasma generated during gas discharge excites a phosphor. .

또한, 상기 플라즈마 디스플레이 패널은 플라즈마 발광을 이용한 단순한 구조를 갖고, 대형화면,고화질, 경량 박형으로 설치 장소 등의 제약을 받지 않는 화상 표시장치로서 널리 이용되고 있는 추세이다.In addition, the plasma display panel has a simple structure using plasma light emission, and is widely used as an image display device having a large screen, a high definition, a light weight, and being not restricted by an installation location.

상기 패널은 상부 글래스와 하부 글래스로 나누어지고, 상기 상부 글래스의 전면에는 복수의 차단막을 구비하는 전면 필터가 형성되고, 상기 상판 글래스의 하부에는 버스 전극 및 투명 전극을 포함하는 서스테인 전극 및 스캔 전극이 형성된 다.The panel is divided into an upper glass and a lower glass, and a front filter having a plurality of blocking films is formed on a front surface of the upper glass, and a sustain electrode and a scan electrode including a bus electrode and a transparent electrode are formed below the upper glass. Formed.

상기 복수의 차단막은 눈부심을 방지하는 반사방지 차단막, 근적외선 차폐 및 색을 조절하는 칼라 다이 차단막, 전자파를 차폐하는 전자파(EMI) 차폐 차단막을 포함하여 형성된다.The plurality of blocking films may include an anti-reflection blocking film to prevent glare, a color die blocking film to adjust near-infrared shielding and color, and an electromagnetic shielding (EMI) shielding film to shield electromagnetic waves.

그러나, 종래 발명에 따른 플라즈마 디스플레이 패널은 점착제 또는 접착제로 상판 글래스에 부착되는 복수의 차단막으로 전면 필터가 형성되어 제조 공정상 복잡해지고, 투명성 유리와 같은 강화 유리가 없으므로 외부의 충격에 의하여 쉽게 파손 및 제조 원가를 상승시키는 원인이 되고 있다. However, the plasma display panel according to the related art has a front filter formed with a plurality of blocking films attached to the top glass with an adhesive or an adhesive, which is complicated in the manufacturing process, and since there is no tempered glass such as transparent glass, it is easily broken and damaged by external impact. It is a cause of raising the manufacturing cost.

본 발명은 상기한 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 상판 글래스의 전면에 단일 층(One Layer)의 투명한 재질로 전면 필터를 직접 형성하여 제조 공정, 제조 원가 및 외부 충격에도 강한 플라즈마 디스플레이 패널에 관한 것이다.The present invention has been made to improve the above-described problems of the prior art, plasma display directly resistant to the manufacturing process, manufacturing cost and external impact by directly forming the front filter with a transparent material of one layer on the front of the top glass It is about the panel.

상기한 과제를 개선하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은 상판 글래스(Glass); 상기 상판 글래스의 전면에 형성되는 전면 필터를 포함하고, 상기 전면 필터는 단일 층(One Layer)의 인듐-틴-옥사이드(Indium-Tin-Oxide;IT)로 상기 상판 글래스에 직접 합착되는 것을 특징으로 한다.Plasma display panel according to the present invention for improving the above problems is a glass top; And a front filter formed on the front surface of the upper glass, wherein the front filter is directly bonded to the upper glass with indium tin oxide (IT) of a single layer. do.

또한, 본 발명에 따른 플라즈마 디스플레이 패널은 상판 글래스(Glass); 상기 상판 글래스의 전면에 형성되는 전면 필터; 및 상기 상판 글래스의 하면에 형성 되는 제 1 전극 및 제 2 전극을 포함하고, 상기 제 1, 2 전극은 인듐-틴-옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명 전극 및 버스 전극으로 형성되고, 상기 전면 필터는 단일 층(One Layer)의 상기 투명 전극과 동일한 인듐-틴-옥사이드(Indium-Tin-Oxide;ITO)로 상기 상판 글래스에 직접 합착되는 것을 특징으로 한다.In addition, the plasma display panel according to the present invention comprises a glass top; A front filter formed on the front surface of the upper glass; And a first electrode and a second electrode formed on a lower surface of the upper glass, wherein the first and second electrodes are formed of a transparent electrode and a bus electrode formed of indium tin oxide (ITO). The front filter is directly bonded to the top glass with the same Indium-Tin-Oxide (ITO) as the transparent electrode of one layer.

또한, 본 발명에 따른 플라즈마 디스플레이 패널은 상판 글래스(Glass); 상기 상판 글래스의 전면에 형성되는 전면 필터; 및 상기 상판 글래스의 하면에 형성되는 제 1 전극 및 제 2 전극을 포함하고, 상기 제 1, 2 전극 중 적어도 어느 하나는 단일 층(One Layer)으로 형성되고, 단일 층(One Layer)의 인듐-틴-옥사이드(Indium-Tin-Oxide;IT)로 상기 상판 글래스에 직접 합착되는 것을 특징으로 한다.In addition, the plasma display panel according to the present invention comprises a glass top; A front filter formed on the front surface of the upper glass; And a first electrode and a second electrode formed on the lower surface of the upper plate glass, wherein at least one of the first and second electrodes is formed of a single layer, and an indium of a single layer is formed. It is characterized in that the tin-oxide (Indium-Tin-Oxide; IT) is directly bonded to the top glass.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 1 은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다. 도 1 에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상판 글래스(101) 상에 형성되는 유지 전극 쌍인 스캔 전극(102) 및 서스테인 전극(103), 하판 글래스(110) 상에 형성되는 어드레스 전극(22)을 포함한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view showing an embodiment of a plasma display panel according to the present invention. As shown in FIG. 1, the plasma display panel includes scan electrodes 102, sustain electrodes 103, and sustain electrodes 103 formed on the upper glass 101, and address electrodes 22 formed on the lower glass 110. It includes.

유지 전극 쌍(102, 103)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하며, 버스 전극(102b, 103b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(102b, 103b)은 투명전극(102a, 103a) 상에 형성되어, 저항이 높은 투명전극(102a, 103a)에 의한 전압 강하를 줄이는 역할을 한다.The storage electrode pairs 102 and 103 generally include transparent electrodes 102a and 103a and bus electrodes 102b and 103b formed of Indium-Tin-Oxide (ITO). 103b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 102b and 103b are formed on the transparent electrodes 102a and 103a to reduce the voltage drop caused by the transparent electrodes 102a and 103a having high resistance.

스캔 전극(102) 및 서스테인 전극(103)의 투명전극(102a, 103a)과 버스전극(102b, 103b)의 사이에는 상판 글래스(101)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상판 글래스(101)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 배열된다.Light between the scan electrodes 102 and the sustain electrodes 103 between the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b absorbs external light generated from the outside of the upper plate glass 101 to reduce reflection. A black matrix (BM) is arranged that functions to block and to improve the purity and contrast of the top glass 101.

스캔 전극(102)과 서스테인 전극(103)이 나란하게 형성된 상판 글래스(101)에는 상부 유전체층(104)과 보호막(105)이 적층된다. 상부 유전체층(104)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(102, 103)을 보호하는 기능을 수행할 수 있다. 보호막(105)은 가스 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(104)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 또한, 보호막(105)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. 여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트(wt %) 기준으로 50PPM 내지 200PPM 이 가능할 것이다.An upper dielectric layer 104 and a passivation layer 105 are stacked on the upper glass 101 on which the scan electrode 102 and the sustain electrode 103 are arranged side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 104, and may function to protect the pair of sustain electrodes 102 and 103. The passivation layer 105 protects the upper dielectric layer 104 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons. In addition, magnesium oxide (MgO) may be used as the protective film 105, and Si-MgO added with silicon (Si) may be used. Here, the content of silicon (Si) added to the protective film 14 may be 50PPM to 200PPM based on the weight percent (wt%).

한편, 어드레스 전극(113)은 스캔 전극(102) 및 서스테인 전극(103)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(113)이 형성된 하판 글래스(110) 상에는 하부 유전체층(115)과 격벽(112)이 형성된다.The address electrode 113 is formed in a direction crossing the scan electrode 102 and the sustain electrode 103. In addition, the lower dielectric layer 115 and the partition wall 112 are formed on the lower glass 110 on which the address electrode 113 is formed.

또한, 하부 유전체층(115)과 격벽(112)의 표면에는 형광체층(114)이 형성된다. 격벽(112)은 세로격벽만을 포함하는 스트라이프 타입(Stripe Type)을 나타내고 있으나, 이에 한정되지 않고 세로격벽과 가로격벽에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.In addition, the phosphor layer 114 is formed on the surfaces of the lower dielectric layer 115 and the partition wall 112. The partition wall 112 represents a stripe type including only the vertical partition wall. However, the partition wall 112 is not limited thereto and is defined on a close type or vertical partition wall in which the discharge cells are closed by the vertical partition wall and the horizontal partition wall. It is also possible to have a structure such as a fish bone (Fish Bone) formed with a protrusion at intervals.

본 발명의 제 1 실시예에는 도 1 에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽(112)의 구조도 가능할 것이다. 예컨대, 세로 격벽과 가로 격벽으로 형성되는 폐쇄형 격벽 구조가 가능하며, 세로 격벽과 가로 격벽의 높이가 다른 차등형 격벽 구조, 세로 격벽 또는 가로 격벽 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽 또는 가로 격벽 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In the first embodiment of the present invention, not only the structure of the partition wall 112 illustrated in FIG. 1, but also the structure of the partition wall 112 having various shapes may be possible. For example, a closed bulkhead structure formed of a vertical bulkhead and a horizontal bulkhead is possible, and a channel usable as an exhaust passage in at least one of a differential bulkhead structure, a vertical bulkhead, or a horizontal bulkhead having different heights of the vertical bulkhead and the horizontal bulkhead. The channel-shaped partition wall structure, the grooved partition wall structure in which a hollow is formed in at least one of the vertical partition wall and the horizontal partition wall may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential barrier rib structure, the height of the horizontal barrier rib is more preferable, and in the case of the channel barrier rib structure or the groove barrier rib structure, it is preferable that the channel is formed in the horizontal barrier rib or the groove is formed.

한편, 본 발명의 제 1 실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the first embodiment of the present invention is shown and described that each of the R, G and B discharge cells are arranged on the same line, it may be arranged in a different shape. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(114)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하판 글래스(101, 110)과 격벽(113) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 114 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe, and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower glass glasses 101 and 110 and the partition wall 113.

도 2 는 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 제 2 실시예를 나타내는 사시도이다. 도 1 과 중복되는 내용은 생략한다.2 is a perspective view showing a second embodiment of the structure of the plasma display panel according to the present invention. The content overlapping with FIG. 1 is omitted.

도 2 에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상판 글래스(200)의 후면에 형성되는 유지 전극 쌍인 스캔 전극(202) 및 서스테인 전극(203), 하판 글래스(210) 상에 형성되는 어드레스 전극(213)을 포함한다.As shown in FIG. 2, the plasma display panel includes a scan electrode 202, a sustain electrode 203, a sustain electrode 203, and an address electrode 213 formed on the lower glass 210, which are pairs of sustain electrodes formed on the rear surface of the upper glass 200. ).

플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상판 글래스(201)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상판 글래스(201) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.It is not limited to the plasma display panel structure. For example, a black matrix (BM) that absorbs external light generated from the outside to reduce reflection and a black matrix (BM) that improves the purity and contrast of the upper glass 201 is formed of the upper glass ( 201), the black matrix can be both a separate and integral BM structure.

또한, 도 2 에 도시된 패널의 격벽 구조는 세로격벽(212)만을 포함하는 스트라이프 타입(Stripe Type)을 나타내고 있으나, 이에 한정되지 않고 세로격벽과 가로격벽에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.In addition, the barrier rib structure of the panel illustrated in FIG. 2 represents a stripe type including only the vertical barrier rib 212. However, the barrier rib structure of the panel is not limited thereto, and the discharge cell is closed by the vertical barrier rib and the horizontal barrier rib. (Close Type) or a structure such as a fish bone (Fish Bone) formed with a protrusion at a predetermined interval on the vertical partition wall is also possible.

도 3 은 상부 패널(200)의 구조에 대한 제 1 실시예를 단면도로 도시한 것이다. 도 3 에 도시된 바와 같이, 상부 유전체층(204)의 상부 기판(201)으로부터의 높이, 즉 상판 글래스(201)과 상부 유전체층(204) 표면 사이의 거리는 상부 유전체층(204)이 형성된 위치에 따라 상이한 것이 바람직하며, 상부 유전체층(204) 중 유 지 전극들(202a, 202b, 203a, 203b) 사이에 형성된 부분의 높이가 유지 전극들(202a, 202b, 203a, 203b) 상에 형성된 부분의 높이보다 낮은 것이 바람직하다.3 is a cross-sectional view illustrating a first embodiment of the structure of the top panel 200. As shown in FIG. 3, the height of the top dielectric layer 204 from the top substrate 201, that is, the distance between the top glass 201 and the top dielectric layer 204 surface varies depending on where the top dielectric layer 204 is formed. Preferably, the height of the portion formed between the sustain electrodes 202a, 202b, 203a, and 203b of the upper dielectric layer 204 is lower than the height of the portion formed on the sustain electrodes 202a, 202b, 203a, and 203b. It is preferable.

상부 기판(201)으로부터의 상부 유전체층(204) 높이는, 유지 전극들(202a, 202b, 203a, 203b) 각각의 중심부분에서 최대값(d1, d3, d3, d7)을 가지며, 유지 전극들(202a, 202b, 203a, 203b) 사이의 중점부분에서의 최소값(d2, d4, d6)을 가지는 것이 바람직하다.The height of the upper dielectric layer 204 from the upper substrate 201 has a maximum value d1, d3, d3, d7 at the central portion of each of the sustain electrodes 202a, 202b, 203a, and 203b, and the sustain electrodes 202a. It is preferable to have the minimum values d2, d4, d6 at the midpoint portion between the points 202b, 203a, and 203b.

상부 유전체층(204)의 최소 높이(d2, d4, d6)는 20 내지 45 ㎛인 것이 바람직하며, 최대 높이(d1, d3, d5, d7)는 23 내지 50 ㎛인 것이 바람직하다. 또한, 상부 유전체층(204)의 최대 높이(d1, d3, d5, d7)는 최소 높이(d2, d4, d6)와 3 내지 5 ㎛ 차이가 나는 것이 바람직하다. 상부 유전체층(204)의 높이를 상기와 같은 값으로 형성함으로써, 전극 간 방전 개시 전압을 감소시킬 수 있다.The minimum heights d2, d4, d6 of the upper dielectric layer 204 are preferably 20 to 45 μm, and the maximum heights d1, d3, d5, d7 are preferably 23 to 50 μm. In addition, it is preferable that the maximum heights d1, d3, d5, and d7 of the upper dielectric layer 204 differ from the minimum heights d2, d4, and d6 by 3 to 5 μm. By forming the height of the upper dielectric layer 204 to the same value as above, the discharge start voltage between electrodes can be reduced.

도 3 에서는 하나의 유지 전극이 두 개의 전극 라인으로 구성되었으나, 본 발명에 따른 플라즈마 디스플레이 패널은 그에 한정되지 아니하며, 하나의 유지 전극이 세 개 이상의 전극 라인으로 구성되거나 하나의 전극 라인으로 구성될 수도 있다.In FIG. 3, one sustain electrode is composed of two electrode lines, but the plasma display panel according to the present invention is not limited thereto, and one sustain electrode may be composed of three or more electrode lines or one electrode line. have.

도 4 는 플라즈마 디스플레이 패널의 전극 배치에 대한 제 1 실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 4에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되고, 서스테인 전극 라인(Z1 내지 Zm)은 공통적으로 구동된다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동한다.FIG. 4 illustrates a first embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel is preferably arranged in a matrix form as shown in FIG. 4. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym are sequentially driven, and the sustain electrode lines Z1 to Zm are commonly driven. The address electrode lines X1 to Xn are divided into odd-numbered lines and even-numbered lines to drive.

도 4 에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제 1 실시예에 불과하므로, 본 발명은 도 4에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 구동되는 듀얼 스캔(dual scan) 방식도 가능하다.Since the electrode arrangement shown in FIG. 4 is only a first embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 4. For example, a dual scan method in which two scan electrode lines of the scan electrode lines Y1 to Ym are simultaneously driven may be possible.

도 5 는 본 발명에 따른 플라즈마 디스플레이 패널 구조에 전극 필터가 합착된 전극 구조에 대한 제 1 실시예를 나타내는 단면도로서, 도 1 에 대한 단면도를 나타낸다. 도 5 에 도시된 바와 같이, 상판 글래스(101), 상판 글래스(101)의 전면에 직접 형성되는 전면 필터(150), 상판 글래스(101)의 하면에 형성되는 유지 전극 쌍(102, 103)을 포함한다.FIG. 5 is a cross-sectional view showing a first embodiment of an electrode structure in which an electrode filter is bonded to a plasma display panel structure according to the present invention. FIG. As shown in FIG. 5, the upper glass 101, the front filter 150 directly formed on the front surface of the upper glass 101, and the sustain electrode pairs 102 and 103 formed on the lower surface of the upper glass 101 are disposed. Include.

여기서, 유지 전극 쌍(102, 103)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(102a, 103a)과 버스 전극(102b, 103b)을 포함하며, 도 1 에서 설명한바 생략한다.Here, the sustain electrode pairs 102 and 103 generally include transparent electrodes 102a and 103a and bus electrodes 102b and 103b formed of Indium-Tin-Oxide (ITO). Omitted as described.

또한, 전면 필터(150)는 상판 글래스(101)의 전면에 직접 형성되며, 인듐-틴-옥사이드(Indium-Tin-Oxide;이하 ITO)로 형성된다.In addition, the front filter 150 is formed directly on the front surface of the top glass 101, and is formed of Indium-Tin-Oxide (ITO).

또한, 전면 필터(150)는 전자파를 차단하는 EMI 차폐를 위한 격자형의 메쉬(mesh) 타입의 패턴이 형성 가능하며, 두께(A)가 0.12um 내지 10um 인 것이 바람직하다.In addition, the front filter 150 may form a grid-type mesh pattern for EMI shielding from electromagnetic waves, and the thickness A may be 0.12 μm to 10 μm.

여기서, 전면 필터(150)는 두께(A)는 방전에 의해 발생되는 전자파(EMI) 차폐에 대한 효율이 상승한다.In this case, the front filter 150 has an increased thickness A for efficiency of shielding electromagnetic waves (EMI) generated by discharge.

또한, 전면 필터(150)에 형성되는 메쉬 패턴에서 서로 교차하는 두 라인의 선폭은 동일하거나 다를 수 있지만, 얼라인, EMI 차폐 효율 등을 고려하면 선폭이 동일한 것이 바람직할 것이다. 또한, EMI 차폐 효율을 보다 향상시키기 위해 두 라인의 선폭은 9um 내지 30um인 것이 바람직할 것이다.In addition, although the line widths of the two lines crossing each other in the mesh pattern formed on the front filter 150 may be the same or different, considering the alignment, EMI shielding efficiency, etc., the line widths may be the same. In addition, in order to further improve the EMI shielding efficiency, the line width of the two lines may be 9 μm to 30 μm.

또한, 전면 필터(150)의 메쉬 패턴에서 피치(Pitch)는 250um 내지 300um인 것이 바람직하다. 여기서, 피치는 서로 교차하는 두 라인간의 거리로 정의될 수 있다.In addition, the pitch in the mesh pattern of the front filter 150 is preferably 250um to 300um. Here, the pitch may be defined as a distance between two lines crossing each other.

여기서, 전면 필터(150)의 크기는 상판 글래스(101)와 동일하거나 작게 형성되는 것이 가능하며, 또한, 전면 필터(150)가 상판 글래스(101)에 직접 형성되도록 하는 방법으로 스퍼터(Sputter) 및 전자빔(E-beam) 등이 가능하다.Here, the size of the front filter 150 may be formed to be the same or smaller than the top glass 101, and, in addition, the sputter and the front filter 150 may be formed directly on the top glass 101. E-beams and the like are possible.

또한, 플라즈마 디스플레이 패널은 제조 공정 중 투명 전극(102b, 103b)의 형성 공정에서 상판 글래스(101)의 전면, 후면에 형성가능하도록 하여, 공정이 간단해지고 시간이 단축되고 제조 비용이 감소 된다.In addition, the plasma display panel can be formed on the front and rear surfaces of the upper glass 101 in the process of forming the transparent electrodes 102b and 103b during the manufacturing process, thereby simplifying the process, shortening the time, and reducing the manufacturing cost.

도 6 은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 전극 필터가 합착된 전극 구조에 대한 제 2 실시예를 나타내는 단면도로서, 도 2 에 대한 단면도를 나타낸다. 도 6 에 도시된 바와 같이, 상판 글래스(201), 상판 글래스(201)의 전면에 직접 형성되는 전면 필터(250), 상판 글래스(201)의 하면에 형성되는 유지 전극 쌍(202, 203)을 포함한다.FIG. 6 is a cross-sectional view illustrating a second embodiment of an electrode structure in which an electrode filter is bonded to a plasma display panel structure according to the present invention, and FIG. As shown in FIG. 6, the upper glass 201, the front filter 250 directly formed on the front surface of the upper glass 201, and the sustain electrode pairs 202 and 203 formed on the lower surface of the upper glass 201 are respectively provided. Include.

여기서, 유지 전극 쌍(202, 203)은 버스 전극을 포함하며, 도 1 에서 설명한바 생략한다.Here, the sustain electrode pairs 202 and 203 include bus electrodes, which are omitted as described with reference to FIG. 1.

또한, 전면 필터(250)는 상판 글래스(201)의 전면에 직접 형성되며, 인듐-틴-옥사이드(Indium-Tin-Oxide;이하 ITO)로 형성된다.In addition, the front filter 250 is formed directly on the front surface of the upper glass 201, and formed of Indium-Tin-Oxide (ITO).

또한, 전면 필터(250)는 전자파를 차단하는 EMI 차폐를 위한 격자형의 메쉬(mesh) 패턴이 형성 가능하며, 두께(A)가 0.12um 내지 10um 인 것이 바람직하다.In addition, the front filter 250 may be formed a grid-shaped mesh (mesh) pattern for shielding EMI to shield electromagnetic waves, the thickness (A) is preferably 0.12um to 10um.

여기서, 전면 필터(250)의 두께(A)는 방전에 의해 발생되는 전자파(EMI) 차폐에 대한 효율이 상승한다.Here, the thickness A of the front filter 250 increases the efficiency for shielding the electromagnetic waves (EMI) generated by the discharge.

또한, 전면 필터(250)의 크기는 상판 글래스(201)와 동일하거나 작게 형성되는 것이 가능하며, 전면 필터(250)가 상판 글래스(201)에 직접 형성되도록 하는 방법으로 스퍼터(Sputter) 및 전자빔(E-beam) 등이 가능하다.In addition, the size of the front filter 250 may be formed to be the same as or smaller than the top glass 201, and the sputter and the electron beam in such a manner that the front filter 250 is formed directly on the top glass 201. E-beam) is possible.

도 7 은 본 발명에 따른 플라즈마 디스플레이 패널의 전면 필터를 나타내는 사시도이다.7 is a perspective view illustrating a front filter of a plasma display panel according to the present invention.

도 7 에 도시된 바와 같이, 플라즈마 디스플레이 패너의 전면 필터(150, 250)는 메쉬(mesh) 타입의 패턴이 상단과 하단 중 적어도 어느 한 곳에 형성 가능하다.As illustrated in FIG. 7, the front filters 150 and 250 of the plasma display panner may have a mesh type pattern formed on at least one of an upper end and a lower end.

여기서, 메쉬 타입의 패턴은 격자형으로 형성되며 필름으로 형성 가능하고, 방전에 의해 발생되는 전자파를 차폐하는 역할을 한다.Here, the mesh type pattern is formed in a lattice shape and may be formed into a film, and serves to shield electromagnetic waves generated by discharge.

도 8 은 상기한 바와 같은 구조를 가지는 본 발명에 따른 플라즈마 디스플레이 패널에 대해, 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시 키는 방법에 대한 제 1 실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)으로 분할된다.FIG. 8 is a timing diagram illustrating a first embodiment of a method for time-division driving by dividing a frame into a plurality of subfields in the plasma display panel according to the present invention having the structure as described above. will be. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8, and a sustain section S1, ..., S8.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 12에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서 브필드 등과 같이, 8 서브필드 이상 또는 이하로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 12, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, the plasma display panel may be driven by dividing one frame into eight or more subfields or the like, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 9 는 상기 분할된 하나의 서브필드에 대해, 상기와 같은 구조를 가지는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 타이밍도로 도시한 것이다.FIG. 9 is a timing diagram illustrating a first embodiment of driving signals for driving a plasma display panel having the above structure with respect to the divided subfield.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압(Vs)을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a positive data signal data is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, a signal for maintaining a sustain voltage Vs is applied to the sustain electrode during the set down period and the address period.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

도 9 에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제 1 실시예로서, 도 9 에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 9 are first embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited by the waveforms shown in FIG. For example, the pre-reset period may be omitted, and an erase signal for erasing wall charge may be applied to the sustain electrode after the sustain discharge is completed. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시 예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

상기한 바와 같이 구성되는 본 발명에 의한 플라즈마 디스플레이 패널에 있어서, 패널이 상판 글래스의 전면에 ITO로 이루어진 단일 층(One Layer)의 전면 필터를 직접 합착시켜 플라즈마 디스플레이 패널의 제조 원가를 줄일 수 있으며, 상판 글래스가 충격에 의해 파손되는 것을 방지할 수 있으며, 전자파(EMI) 차폐 및 부가 기능에 대한 패턴이 형성 가능함으로써, 플라즈마 디스플레이 패널의 휘도 및 효율을 개선할 수 있다.In the plasma display panel according to the present invention configured as described above, the panel is directly bonded to the front surface filter of a single layer made of ITO on the front surface of the top glass to reduce the manufacturing cost of the plasma display panel, It is possible to prevent the top glass from being damaged by the impact and to form a pattern for EMI shielding and additional functions, thereby improving the brightness and efficiency of the plasma display panel.

Claims (8)

상판 글래스(Glass); 상기 상판 글래스의 전면에 형성되는 전면 필터를 포함하고,Glass tops; A front filter formed on the front surface of the upper glass, 상기 전면 필터는 단일 층(One Layer)의 인듐-틴-옥사이드(Indium-Tin-Oxide;ITO)로 상기 상판 글래스에 직접 합착되고, 상기 전면 필터의 상단과 하단 중 적어도 어느 한곳에 메쉬 타입 패턴이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The front filter is directly bonded to the top glass with a single layer of indium-tin oxide (ITO), and a mesh type pattern is formed on at least one of the top and bottom of the front filter. Plasma display panel, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 전면 필터의 두께는 0.12um 내지 10um 인 것을 특징으로 하는 플라즈마 디스플레이 패널. The front filter has a thickness of 0.12um to 10um plasma display panel. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 전면 필터는 상기 메쉬 타입의 패턴을 형성하는 선의 선폭은 9um 내지 30um인 것을 특징으로 하는 플라즈마 디스플레이 패널.The front filter has a line width of a line forming the mesh type pattern is 9um to 30um, characterized in that the plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 상판 글래스의 하면에는 저항 값이 서로 다른 두 층으로 형성된 제 1 전극 및 제 2 전극이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a first electrode and a second electrode formed on the bottom surface of the upper glass, having two layers having different resistance values. 삭제delete 삭제delete 삭제delete
KR1020060065882A 2006-07-13 2006-07-13 Plasma display panel KR100790460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060065882A KR100790460B1 (en) 2006-07-13 2006-07-13 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065882A KR100790460B1 (en) 2006-07-13 2006-07-13 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100790460B1 true KR100790460B1 (en) 2008-01-02

Family

ID=39216277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065882A KR100790460B1 (en) 2006-07-13 2006-07-13 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100790460B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011593A (en) * 1999-07-29 2001-02-15 김순택 Plasma display device
KR20060061165A (en) * 2004-12-01 2006-06-07 엘지전자 주식회사 Plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011593A (en) * 1999-07-29 2001-02-15 김순택 Plasma display device
KR20060061165A (en) * 2004-12-01 2006-06-07 엘지전자 주식회사 Plasma display panel

Similar Documents

Publication Publication Date Title
KR100790460B1 (en) Plasma display panel
US20070257864A1 (en) Plasma display device and method of driving PDP
KR100798463B1 (en) Plasma display device
KR20080047137A (en) Plasma display device
KR20090106804A (en) Plasma display apparatus
KR20080004981A (en) Plasma display panel
KR100806311B1 (en) Plasma display panel device
KR100817559B1 (en) Plasma Display Panel
KR100830406B1 (en) Plasma display device
KR100762248B1 (en) Plasma display panel
KR100764666B1 (en) Plasma display panel device
KR100830408B1 (en) Plasma Display device Panel
KR100853168B1 (en) Plasma display apparatus
KR20110041845A (en) Multi plasma display panel device
KR20090118645A (en) Plasma display device
KR20080008773A (en) Panel of plasma display apparatus
KR20080010984A (en) Plasma display panel device
KR20090059785A (en) Plasma display apparatus
US20100066768A1 (en) Plasma display device
KR20090118647A (en) Plasma display device
KR20090060589A (en) Plasma display panel device
KR20080057989A (en) Plasma display apparatus
KR20090114831A (en) Plasma display panel
KR20080008774A (en) Plasma display pannel
KR20080057986A (en) Plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee