KR100790956B1 - Solar cell and method of manufacture thereof - Google Patents
Solar cell and method of manufacture thereof Download PDFInfo
- Publication number
- KR100790956B1 KR100790956B1 KR1020037004838A KR20037004838A KR100790956B1 KR 100790956 B1 KR100790956 B1 KR 100790956B1 KR 1020037004838 A KR1020037004838 A KR 1020037004838A KR 20037004838 A KR20037004838 A KR 20037004838A KR 100790956 B1 KR100790956 B1 KR 100790956B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- insulating film
- solar cell
- main surface
- layer exposed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000605 extraction Methods 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 191
- 238000010586 diagram Methods 0.000 description 33
- 238000006243 chemical reaction Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 238000000576 coating method Methods 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 15
- 239000013078 crystal Substances 0.000 description 15
- 239000007788 liquid Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 13
- 238000005215 recombination Methods 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229960002050 hydrofluoric acid Drugs 0.000 description 5
- 238000001782 photodegradation Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Abstract
태양전지(100)에서는, 반도체기판(1)의 주표면에 요철부가 형성되고, 이 주표면이 절연막(3)으로 피복되고, 요철부를 형성하는 볼록부(15)의 적어도 일부의 것의 정상부를 포함하는 형태로, 절연막(3)으로 피복되어 있지 않은 반도체층 노출영역(5)이 주표면에 형성된다. 반도체층 노출영역(5)내의 볼록부(15)의 정상부(25)에 직접 또는 다른 도전층을 통해서 간접적으로 접촉하도록, 출력취출용 전극(7)이 형성된다. 반도체층 노출영역(5)은, 반도체기판(1)의 주표면을, 요철부(15)를 포함하는 형태로 절연층(3)으로 피복하고, 볼록부(15)의 정상부(25) 이외의 영역에서 절연막(3)을 에칭보호막(4)으로 더 피복하고, 그 후 에칭에 의해 볼록부(15)의 정상부(25)의 절연막(3)을 제거하여 형성한다.
태양전지, 반도체기판, 절연막, 에칭보호막, 노출영역, 주표면, 요철부
In the solar cell 100, an uneven portion is formed on a main surface of the semiconductor substrate 1, the main surface is covered with an insulating film 3, and includes a top portion of at least a part of the convex portion 15 forming the uneven portion. In such a manner, the semiconductor layer exposed region 5 which is not covered with the insulating film 3 is formed on the main surface. The output extraction electrode 7 is formed so as to contact the top 25 of the convex portion 15 in the semiconductor layer exposed region 5 directly or indirectly through another conductive layer. The semiconductor layer exposed region 5 covers the main surface of the semiconductor substrate 1 with the insulating layer 3 in the form including the uneven portion 15, and the surface of the semiconductor layer 1 except for the top portion 25 of the convex portion 15. The insulating film 3 is further covered with the etching protective film 4 in the region, and then formed by etching the insulating film 3 of the top portion 25 of the convex portion 15 by etching.
Solar cell, semiconductor substrate, insulating film, etching protective film, exposed area, main surface, irregularities
Description
본 발명은 광전변환효율이 비교적 높고, 게다가, 저코스트로 제작할 수 있는 태양전지 및 그 제조방법에 관한 것이다.The present invention relates to a solar cell having a relatively high photoelectric conversion efficiency and that can be produced at a low cost and a method of manufacturing the same.
태양전지는, 광에너지를 전력으로 변환하는 반도체소자이며, p-n접합형, pin형, 쇼트키형 등이 있는데, p-n 접합형이 가장 널리 사용되고 있다. 태양전지를 그 기판재료를 바탕으로 분류하면, 크게 나누어, 실리콘 결정계 태양전지, 아몰포스(비정질) 실리콘계 태양전지, 화합물 반도체계 태양전지의 3종류를 들 수 있다. 실리콘 결정계 태양전지는, 단결정계 태양전지와 다결정계 태양전지로 더 분류된다. 이들 중 가장 에너지 변환효율이 높은 것은, 화합물 반도체계 태양전지인데, 화합물 반도체계 태양전지는, 그 재료가 되는 화합물 반도체를 만드는 것이 대단히 어렵고, 태양전지 기판의 제조 코스트면에서 일반적으로 보급하기에는 문제가 있어, 그 용도는 한정된 것으로 되어 있다. 다른 한편, 화합물 반도체계 태양전지의 다음으로 변환효율이 높은 태양전지로는, 실리콘 단결정계 태양전지가 뒤를 잇고, 태양전지용 실리콘 단결정 기판도 비교적 용이하게 제조할 수 있으므로, 일반적으로 보급되고 있는 태양전지의 주력이 되고 있다. A solar cell is a semiconductor device that converts light energy into electric power. There are p-n junction type, pin type, and Schottky type, and p-n junction type is most widely used. When solar cells are classified on the basis of their substrate materials, they are broadly divided into three types: silicon crystalline solar cells, amorphous silicon solar cells, and compound semiconductor solar cells. Silicon crystal solar cells are further classified into monocrystalline solar cells and polycrystalline solar cells. Among these, the highest energy conversion efficiency is a compound semiconductor solar cell, and a compound semiconductor solar cell is very difficult to make a compound semiconductor of the material, and it is a problem to spread in general in terms of manufacturing cost of a solar cell substrate. The use is limited. On the other hand, as the solar cell having the higher conversion efficiency next to the compound semiconductor solar cell, the silicon single crystal solar cell is followed, and the silicon single crystal substrate for solar cell can be manufactured relatively easily, and thus, the solar cell is widely used. Has become the flagship.
태양전지의 출력특성은, 일반적으로, 도 18에 도시하는 바와 같은 출력 전류 전압곡선을, 솔라 시뮬레이터를 사용하여 측정함으로써 평가된다. 이 곡선상에서, 출력전류(Ip)와 출력전압(Vp)과의 곱(Ip·Vp)가 최대가 되는 점(Pm)을 최대출력(Pm)이라 부르고, 이 Pm을 태양전지에 입사하는 총 광에너지(S×I: S는 소자면적, I는 조사하는 광의 강도)로 나눈값:The output characteristics of the solar cell are generally evaluated by measuring the output current voltage curve as shown in FIG. 18 using a solar simulator. On this curve, the point Pm where the product (IpVp) of the output current Ip and the output voltage Vp becomes maximum is called the maximum output Pm, and this Pm is the total light incident on the solar cell. Divided by energy (S × I: S is device area, I is intensity of irradiated light):
η≡{Pm/(S×I)}×100 (%) …(1)η≡ {Pm / (S × I)} × 100 (%). (One)
이 태양전지의 변환효율(η)로서 정의된다. 도 18로부터도 명확한 바와 같이, 변환효율(η)을 높이기 위해서는, 단락전류(Isc; 전류전압곡선상에서 V=0인 때의 출력전류값) 혹은 개방전압(Voc; 동일하게 I=0인 때의 출력전압값)을 크게하는 것, 및, 출력 전류전압곡선을 되도록이면 각형에 가까운 형상의 것으로 하는 것이 중요하다. 또한, 출력 전류전압곡선의 각형의 정도는, 일반적으로,This is defined as the conversion efficiency (η) of the solar cell. As is also clear from Fig. 18, in order to increase the conversion efficiency η, the short-circuit current Isc (output current value when V = 0 on a current voltage curve) or the open voltage Voc; It is important to increase the output voltage value) and to make the output current voltage curve as close to a square as possible. In addition, the degree of the square of the output current voltage curve is generally,
FF≡ Ipm ×Vpm/(Isc×Voc) …(2)FF 'Ipm x Vpm / (Isc × Voc)... (2)
로 정의되는 필팩터(곡선인자)에 의해 평가할 수 있고, 이 FF의 값이 1에 가까울 수록 출력 전류전압곡선이 이상적인 각형에 가깝고, 변환효율(η)도 높일 수 있는 것을 의미한다. It can be evaluated by the fill factor (curve factor) defined as, and the closer the value of this FF to 1, the closer the output current voltage curve is to the ideal square and the higher the conversion efficiency (η).
예를 들면, 실리콘 결정계 태양전지에 있어서는, 출력취출용의 금속전극과 실리콘층과의 직접 접촉부에서의 전자·정공의 재결합을 방지해서 개방전압(Voc)을 높이기 위해, 실리콘층 표면에 SiO2 등의 절연막을 형성하는 구조가 채용되어 있다(소위 MIS콘택트 혹은 콘택트 패시베이션). 그렇지만, 실리콘층의 전체표면이 상기와 같은 절연막으로 덮혀 있으면, 발생된 광전류는 이 절연막을 터널효과로 통과하 지 않으면 안되게 되어, 광전류 수집율이 저하해서 충분한 변환효율의 향상을 예상할 수 없게 된다. For example, in a silicon crystal solar cell, SiO 2 or the like is formed on the surface of the silicon layer in order to increase the open-circuit voltage (Voc) by preventing recombination of electrons and holes in the direct contact portion between the output electrode metal electrode and the silicon layer. A structure for forming an insulating film is employed (so-called MIS contact or contact passivation). However, if the entire surface of the silicon layer is covered with the above insulating film, the generated photocurrent must pass through the insulating film by the tunnel effect, resulting in a decrease in the photocurrent collection rate, thus making it impossible to expect a sufficient improvement in the conversion efficiency. .
이것을 방지하기 위해서, 절연막의 일부에 작은 콘택트 홀을 설치하고, 여기에 금속전극을 형성함으로써 재결합 장소로서 행동하는 금속전극과 실리콘층과의 직접 접촉부를 미소영역에 제한하고, 광전류 수집율을 향상시키는 것이 행해지고 있다. 이 경우, 어떻게 해서 절연막에 콘택트 홀을 형성할지가 문제가 된다. 예를 들면, 실험실적으로는 포토레지스트 등을 사용하여, 절연막을 에칭함으로써 콘택트 홀을 형성하는 방법을 생각할 수 있다. 그렇지만, 이 방법은 포토리소그래피 기술을 이용하기 때문에 공정수와 코스트가 지나치게 들어, 태양전지의 양산을 꾀하는 관점에서는 현실적이지 않다. In order to prevent this, by providing a small contact hole in a part of the insulating film and forming a metal electrode therein, the direct contact between the metal electrode and the silicon layer serving as a recombination site is limited to a small area, and the photocurrent collection rate is improved. Is done. In this case, it becomes a problem how to form a contact hole in the insulating film. For example, in the laboratory, a method of forming a contact hole by etching an insulating film using a photoresist or the like can be considered. However, since this method uses photolithography technology, the number of processes and costs are excessive, and it is not practical from the viewpoint of mass production of solar cells.
그래서, 일본 특개평 8-335711호 공보에는, 포토리소그래피 기술을 사용하지 않고 콘택트 홀을 형성하는 방법이 제안되어 있다. 구체적으로는, 도전성 페이스트의 스크린 인쇄에 의해 출력취출용 금속전극의 패턴을 절연막상에 형성하고, 소성한다. 이것에 의해, 페이스트내에 포함되는 금속과 유리의 프릿이 열에 의해 용융되고, 절연막을 돌파해서 이미터층에 도달함으로써 콘택트 홀이 형성된다. 이 수법은 일반적으로 파이어스루라 불리고, 간편하게 콘택트 홀을 형성할 수 있으므로, 단결정 혹은 다결정 태양전지를 제작할 때에 널리 이용되고 있다. Therefore, Japanese Unexamined Patent Application Publication No. 8-335711 proposes a method of forming a contact hole without using a photolithography technique. Specifically, a pattern of the output electrode metal electrode is formed on the insulating film by screen printing of the conductive paste and then fired. Thereby, the frit of the metal and glass contained in the paste is melted by heat, and the contact hole is formed by breaking through the insulating film and reaching the emitter layer. This technique is generally called firethrough and can be used to form contact holes simply. Therefore, this technique is widely used when manufacturing single crystal or polycrystalline solar cells.
그런데, 파이어스루 방식에 의한 태양전지 제작방법에서는, 표면 n형층인 이미터층의 도판트 농도를 높게 설정할 필요가 있다. 이것은, 이미터층의 도판트 농도가 낮을 경우, 파이어스루에 의해 형성되는 금속과 실리콘의 직접 접촉부의 콘택 트 저항이 충분하게 내려가지 않아, 콘택트 저항로스가 커져서 취출할 수 있는 전력이 작아지는 것으로 이어지기 때문이다. 그렇지만, 확산에 의해 이미터층의 도판트 농도를 높게 하면, 반도체 실리콘과 도판트의 화합물이 석출되어, 표면에 많은 결함준위가 형성되어서, 표면 재결합속도가 커진다. 이와 같은 상태로 되면, 태양전지의 단파장 감도가 작아져, 취출할 수 있는 전류가 작아지는 문제를 발생시킨다. By the way, in the solar cell manufacturing method by a fire-through system, it is necessary to set the dopant density | concentration of the emitter layer which is a surface n-type layer high. This means that when the dopant concentration of the emitter layer is low, the contact resistance of the direct contact portion of the metal and silicon formed by the firethrough does not sufficiently decrease, so that the contact resistance loss is large and the power that can be taken out becomes small. For losing. However, when the dopant concentration of the emitter layer is increased by diffusion, the compound of semiconductor silicon and the dopant is precipitated, many defect levels are formed on the surface, and the surface recombination rate increases. In such a state, the short wavelength sensitivity of the solar cell becomes small, which causes a problem that the current that can be taken out becomes small.
한편, 태양전지의 변환효율(η)을 높이기 위해서는, 출력취출용 금속전극의 형성폭을 되도록이면 작게 하여, 섀도잉 로스의 저감을 도모하는 것도 중요하다. 그렇지만, 파이어스루 방식에서는 전극을 스크린 인쇄에 의해 형성하므로, 전극폭을 극단적으로 작게 하는 것은 원리적으로 곤란하여, 결과로서 섀도잉 로스 저감을 위해, 복수개 형성하는 전극의 배열간격을 넓게 하지 않을 수 없게 된다. 이와 같이 전극의 배열간격을 넓히면, 전류취출시에, 얇은 이미터층 내에서의 횡방향 통전거리가 길어지므로 이미터 저항로스가 커지고, 변환효율(η)은 저하하지 않을 수 없다. 이들 이유에 의해, 파이어스루 방식을 채용해서, 변환효율(η)이 양호한 태양전지, 예를 들면 η가 20%를 초과하는 태양전지를 제작하는 것은 곤란하다고 간주되고 있다. On the other hand, in order to increase the conversion efficiency (η) of the solar cell, it is also important to make the formation width of the output extraction metal electrode as small as possible to reduce the shadow loss. However, in the fire-through method, since the electrode is formed by screen printing, it is difficult in principle to make the electrode width extremely small, and as a result, the arrangement interval of a plurality of electrodes to be formed in order to reduce the shadowing loss can not be widened. There will be no. In this way, when the arrangement intervals of the electrodes are widened, the lateral conduction distance in the thin emitter layer becomes long at the time of current extraction, so that the emitter resistance loss is large and the conversion efficiency? Is inevitably reduced. For these reasons, it is considered difficult to employ a fire-through method and to produce a solar cell having a good conversion efficiency η, for example, a solar cell with η exceeding 20%.
본 발명의 과제는, 변환효율이 높고 게다가 저코스트로 제조할 수 있는 태양전지와, 그 제조방법을 제공하는 것에 있다.An object of the present invention is to provide a solar cell which has high conversion efficiency and can be manufactured at low cost, and a manufacturing method thereof.
상기의 과제를 해결하기 위해서, 본 발명의 태양전지의 제 1 구성은, 반도체 기판의 주표면에 요철부가 형성되어, 이 주표면이 절연막으로 피복되어 있는 태양전지에 있어서, 요철부를 형성하는 볼록부의 적어도 일부의 것의 정상부를 포함하는 형태로 절연막으로 피복되어 있지 않은 반도체층 노출영역이 주표면에 형성되어 이루어지고, 이 반도체층 노출영역 내에서 볼록부의 정상부의 선단 높이위치가, 이 반도체층 노출영역의 외주에서의 절연막의 최대 높이위치보다도 높아져 있고, 또한 반도체층 노출영역내의 볼록부의 정상부에 직접 또는 다른 도전층을 통해서 간접적으로 접촉하도록, 출력취출용 전극이 형성되는 것을 특징으로 한다. In order to solve the said subject, the 1st structure of the solar cell of this invention is the convex part which forms an uneven part in the solar cell in which the uneven part is formed in the main surface of the semiconductor substrate, and this main surface is coat | covered with the insulating film. A semiconductor layer exposed region, which is not covered with an insulating film in a form including a top portion of at least a portion thereof, is formed on the main surface, and the tip height position of the top portion of the convex portion within the semiconductor layer exposed region is the semiconductor layer exposed region. The output extraction electrode is formed so as to be higher than the maximum height position of the insulating film on the outer periphery and to contact the top of the convex portion in the exposed region of the semiconductor layer directly or indirectly through another conductive layer.
또한, 본 명세서에서 반도체기판의 주표면이란, 반도체기판의 두께방향에서의 양면(표면, 이면)의 적어도 어느 하나를 의미하고 있다. 따라서 요철부는, 기판의 일방의 주표면에만 형성되어 있어도 좋고, 양면에 형성되어 있어도 어떻든지 좋다. 또, 본 명세서에서 반도체층 노출영역이란, 절연막이 완전히 제거된 경우는 물론, 터널전류가 흐를 정도의 두께(3nm 이하 정도)의 절연막이 잔존하는 경우도 개념으로서 포함한다. In addition, in this specification, the main surface of a semiconductor substrate means at least one of both surfaces (surface, back surface) in the thickness direction of a semiconductor substrate. Therefore, the uneven part may be formed only in one main surface of a board | substrate, and may be formed in both surfaces. In this specification, the semiconductor layer exposed region includes not only the case where the insulating film is completely removed, but also the case where an insulating film having a thickness (about 3 nm or less) as long as the tunnel current flows remains.
상기 제 1 구성의 태양전지에서는, 반도체기판의 주표면에 요철부를 형성하고 있다. 이와 같은 요철부 형성은, 주로 반사손실을 방지할 목적으로 종래의 실리콘 단결정계 태양전지에서도 채용되어 온 것이다. 그렇지만, 본 발명에서는, 상기 요철부를 반사손실 방지의 관점뿐만 아니라, 그 특유한 형태를, 출력취출용 전극과 반도체층의 콘택트 홀로서 기능시켜야 할 반도체층 노출영역의 형성에 이용하는 점에 특징이 있다. 구체적으로는, 도 19A에 예시하는 바와 같이, 이 반도체층 노출영역(5)을 볼록부(15)의 정상부(25)를 포함하는 형태로 형성하는 동시에, 이 볼록부(15)의 선단 높이위치가, 반도체층 노출영역(5)의 외주 가장자리에서의 절연막(3)의 최대 높이위치보다도 높게 한다. 그리고 반도체층 노출영역(5)내의 볼록부(15)의 정상부(25)에 직접(또는 다른 도전층을 통해서 간접적으로) 접촉하도록, 출력취출용 전극(7)을 형성한다. In the solar cell of the first configuration, the uneven portion is formed on the main surface of the semiconductor substrate. Such uneven portion formation has been employed in conventional silicon single crystal solar cells mainly for the purpose of preventing reflection loss. However, the present invention is characterized in that the uneven portion is used not only in view of preventing reflection loss, but also in its unique form for forming a semiconductor layer exposed region that should function as a contact hole between the output extraction electrode and the semiconductor layer. Specifically, as illustrated in FIG. 19A, the semiconductor layer exposed
예를 들면, 종래의 태양전지에서의, 포토리소그래피나 파이어스루에 의해 형성된 콘택트 홀에서는, 도 19B에 도시하는 바와 같이, 반도체층 노출영역(5)은 콘택트 홀의 말하자면 바닥면을 형성하는 형태로 되어, 노출영역(5)내의 반도체층(2)이 주위의 절연막(3)의 상부 가장자리보다도 돌출하는 것은 결코 있을 수 없다. 이 점에 있어서, 상기 본 발명의 제 1에 관계되는 태양전지의 구조는, 이들 종래의 태양전지의 구조와 결정적으로 상위하다. 그리고, 이와 같은 구조를 채용함으로써, 반도체층 노출영역(5)을, 이하에 도시하는 본 발명의 태양전지의 제조방법에 의해 극히 간단히 형성할 수 있는 이점을 생기게 한다. For example, in a contact hole formed by photolithography or fire through in a conventional solar cell, as shown in Fig. 19B, the semiconductor layer exposed
즉, 이 방법은, 반도체기판의 주표면에 요철부를 형성하는 공정과, That is, this method comprises the steps of forming the uneven portion on the main surface of the semiconductor substrate;
그 반도체기판의 주표면을, 요철부를 포함하는 형태로 절연막으로 피복하는 공정과,Coating the main surface of the semiconductor substrate with an insulating film in a form including an uneven portion;
요철부를 형성하는 볼록부의 정상부 이외의 영역에서 절연막을 에칭보호막으로 피복하는 공정과, Covering the insulating film with an etching protection film in a region other than the top of the convex portion forming the uneven portion;
그 후 에칭에 의해 볼록부의 정상부의 절연막을 제거함으로써, 볼록부의 적어도 일부의 것의 정상부를 포함하는 형태로 절연막으로 피복되어 있지 않은 반도체층 노출영역을 형성하는 공정과, Thereafter, by removing the insulating film at the top of the convex portion by etching, forming a semiconductor layer exposed region not covered with the insulating film in a form including the top of at least a portion of the convex portion;
반도체층 노출영역내의 볼록부의 정상부에 직접 또는 다른 도전층을 통해서 간접적으로 접촉하도록, 출력취출용 전극을 형성하는 공정을 포함하는 것을 특징으로 한다. And forming an output extraction electrode so as to contact the top of the convex portion in the semiconductor layer exposed region directly or indirectly through another conductive layer.
또, 본 발명에 관계되는 태양전지의 제 2 구성은, 상기 제법의 관점으로부터 본 발명의 태양전지의 특징을 받아들인 것으로, 반도체기판의 주표면에 요철부가 형성되고, 이 주표면이 절연막으로 피복되고, 요철부를 형성하는 볼록부의 적어도 일부의 것의 정상부를 포함하는 형태로 절연막으로 피복되어 있지 않은 반도체층 노출영역이 주표면에 형성되어 있고, 또한 반도체층 노출영역내의 볼록부의 정상부에 직접 또는 다른 도전층을 통해서 간접적으로 접촉하도록, 출력취출용 전극이 형성된 태양전지에서, In the second configuration of the solar cell according to the present invention, the features of the solar cell of the present invention are adopted from the viewpoint of the manufacturing method. An uneven portion is formed on the main surface of the semiconductor substrate, and the main surface is covered with an insulating film. And a semiconductor layer exposed region, which is not covered with an insulating film in the form of a top portion of at least a portion of the convex portion forming the uneven portion, is formed on the main surface, and directly or another conductive portion at the top of the convex portion in the semiconductor layer exposed region. In a solar cell in which an output extraction electrode is formed to indirectly contact through a layer,
반도체층 노출영역은, 반도체기판의 주표면을, 요철부를 포함하는 형태로 절연막으로 피복하고, 더욱이 볼록부의 정상부 이외의 영역에 절연막을 에칭보호막으로 덮고, 그 후 에칭에 의해 볼록부의 정상부의 절연막을 제거해서 형성된 것을 특징으로 한다. The exposed portion of the semiconductor layer covers the main surface of the semiconductor substrate with an insulating film in the form of an uneven portion, and further covers the insulating film with an etching protection film in a region other than the top of the convex portion, and then the insulating film at the top of the convex portion by etching. Characterized in that formed by removing.
상기 방법에 의하면, 도 4A에 도시하는 반도체기판(1)의 주표면에 대해, 도 4B에 도시하는 바와 같이, 이 주표면에 형성된 볼록부(15)의 정상부(25)를 제외한 영역이 피복되도록, 바꾸어 말하면 볼록부(15)가 높이 방향의 도중까지 메워지고, 정상부만이 돌출하도록 에칭보호막(4)을 형성한다. 그리고 도 4C에 도시하는 바와 같이, 그 후 에칭을 시행함으로써 에칭보호막(4)으로부터 돌출하고 있는 볼록부(15)의 정상부(25)의 절연막(3)막이 선택적으로 제거된다. 그 결과, 볼록부(15)의 정상부(25)를 포함하는 형태로 상술의 이 반도체층 노출영역(5)이 형성된다. 도 4D에 도시하는 바와 같이, 이 볼록부(15)의 선단 높이위치는, 반도체층 노출영역(5)의 외주 가장자리에서의 절연막(3)의 최대 높이위치(11)보다도 높아진다. According to the above method, the main surface of the
에칭보호막(4)은, 감광성을 갖지 않는 범용의 고분자 레지스트를 사용할 수 있고, 상기와 같은 피복상태를 형성하기 위해서는, 에칭보호막(4)의 형성두께를 적정하게 설정하는 것만으로 좋고, 일단 이와 같은 피복 상태를 형성해버리면, 예를 들면 적당한 에칭액에 기판을 침지하는 것만으로 반도체층 노출영역(5)을 간단히 형성할 수 있다. 따라서, 번거롭고 공정수가 많은 포토리소그래피 기술은 전혀 불필요하게 되고, 물론, 파이어스루도 불필요하므로, 기판표면의 도판트 농도를 높이지 않더라도 양호한 옴 접촉을 얻을 수 있게 된다. 이것에 의해 태양전지의 필팩터를 높일 수 있다. 또, 표면의 도판트 농도를 낮게 할 수 있으므로, 태양전지의 단파장 감도가 증대하여, 단락전류를 향상시킬 수 있다. 이렇게 하여, 변환효율이 높은 고성능의 태양전지가 실현 가능하게 된다. As the etching
다음에, 본 발명에 관계되는 태양전지의 제 3 구성은, 반도체기판의 주표면이 절연막으로 피복되어 있는 태양전지에 있어서, 절연막으로 피복되어 있지 않은 반도체층 노출영역이 주표면에 형성되어 있고, 반도체층 노출영역과 절연막을 일괄해서 피복하는 투명도전층이 형성되어, 이 투명도전층상에 출력취출용 전극이 형성되어 있는 것을 특징으로 한다. Next, in the third configuration of the solar cell according to the present invention, in the solar cell in which the main surface of the semiconductor substrate is covered with the insulating film, the semiconductor layer exposed area not covered with the insulating film is formed in the main surface, The transparent conductive layer which covers the semiconductor layer exposed area | region and the insulating film collectively is formed, and the output extraction electrode is formed on this transparent conductive layer.
이 구성에서는, 콘택트 홀로서 기능하는 반도체층 노출영역을 절연막에 형성 하고, 그들 반도체층 노출영역과 절연막을 일괄하여 피복하는 투명도전층을 형성한다. 그리고 출력취출용 전극을 이 투명도전층상에 형성한다. 이와 같은 투명도전층을 설치하지 않은 경우, 도 13A에 예시하는 바와 같이, 반도체기판(1)측에서 발생된 전류는, 저항율이 비교적 높은 기판표층부(예를 들면 이미터층)(2)를 횡방향으로 흐른 후, 출력취출용 전극(7)으로부터 취출되는 형태로 되므로 직렬저항이 커지고, 손실이 생기기 쉬워진다. 그러나, 본 발명의 제 3 구성에 관계되는 태양전지에 의하면, 도 13B에 예시하는 바와 같이, 반도체층 노출영역(5)으로부터의 전류는, 도전율이 비교적 높은(즉 저항율의 비교적 낮은) 투명도전층(6)을 횡방향으로 흐른 후, 출력취출용 전극(7)으로부터 취출할 수 있다. 따라서 횡방향으로 전류가 흐를 때의 저항손실을 대폭 경감할 수 있다. 예를 들면, 도 13A에서는, 출력취출용 전극(7)까지의 거리(LP1)가 모두, 기판표층부(2)내의 횡방향 도통로로 되야만 하지만, 도 13B에 있어서는, 출력취출용 전극(7)의 존재의 유무에 관계 없이, 가장 가까운 반도체층 노출영역(5)으로부터 투명도전층(6)에 전류가 흘러 들어가면 좋으므로, 그 횡방향 도통길이(LP2)는, 도 13A의 횡방향 도통길이(LP1)보다도 대폭 짧아지는 것이 분명하다. 또, 별도의 효과로서, 형성되어 있는 것이 투명도전층이므로, 투명도전층 자신에 의한 섀도잉 로스는 거의 발생하지 않는다. 이렇게 해서, 태양전지의 단락전류 및 변환효율의 향상을 도모할 수 있다. In this configuration, a semiconductor layer exposed region serving as a contact hole is formed in the insulating film, and a transparent conductive layer is formed to collectively cover the semiconductor layer exposed region and the insulating film. An electrode for output extraction is formed on this transparent conductive layer. In the case where such a transparent conductive layer is not provided, as illustrated in FIG. 13A, the current generated at the
특히, 출력취출용 전극을 범용의 스크린 인쇄로 형성할 경우, 출력취출용 전극(7)의 폭이 커지므로, 섀도잉 로스 경감을 위해, 그 형성간격을 넓게 할 필요가 있다. 도 13A에 도시하는 바와 같이 투명도전층을 설치하지 않은 경우는, 횡방향 전류에 의한 직렬저항 증대가 문제가 되는데, 상기 본 발명에 관계되는 태양전지의 제 3 구성에서는, 도 13B에 도시하는 바와 같이, 투명도전층(6)이 횡방향 도통로로서 기능하기 때문에, 이 문제의 영향을 극적으로 경감할 수 있다. 또, 직렬저항이 증대하면 출력취출용 전극의 형성간격을 크게 하는데도 일정한 한계가 생기는 것에 대해, 본 발명의 제 3 구성에 관계되는 태양전지에 의하면, 투명도전층(6)상에 설치되는 출력취출용 전극(7,7)의 형성간격을 상당히 크게 잡아도 직렬저항은 그것 만큼 높아지지 않아, 결과로서 섀도잉 로스를 더욱 작게 하는 것이 가능하다. In particular, when the output take-out electrode is formed by general-purpose screen printing, the width of the output take-out
또, 본 발명에서는 기판표층부(예를 들면 이미터층)에서 횡방향으로 전류를 흘릴 필요가 없기 때문에, 그 시트저항을 높게 해도, 예를 들면 n형 이미터층을 형성하는 경우는, 시트저항을 100Ω/□로부터 훨씬 높게 해도 문제는 없다. 즉, 기판 표층부의 도판트 농도를 더욱 내릴 수 있다. 이것에 의해, 표면 재결합 속도를 더욱 내리는 것이 가능하게 되어, 변환효율을 상승시킬 수 있다. In addition, in the present invention, since the current does not need to flow in the transverse direction in the substrate surface layer portion (e.g., emitter layer), even if the sheet resistance is high, for example, when the n-type emitter layer is formed, the sheet resistance is 100? Even if it is much higher from / □, there is no problem. That is, the dopant concentration of the substrate surface layer portion can be further lowered. As a result, the surface recombination rate can be further lowered and the conversion efficiency can be increased.
또한, 상기 본 발명에 관계되는 태양전지의 제 3 구성은, 상술의 제 1 구성 혹은 제 2 구성과 조합할 수 있다. 이 경우, 출력취출용 전극(7,7)은, 도 13B에 도시하는 바와 같이, 기판 주표면의 각 곳에 흩어진 볼록부(15)에 대응하는 위치에 형성할 수 있다. 다른 한편, 제 3 구성을 제 1 혹은 제 2 구성과는 무관계로 독립하여 실시할 수도 있다. 도 7E에서는, 기판(1)의 주표면에 볼록부(15)가 형성되어 있지 않고, 절연층(3)에는 포토리소그래피 등으로 반도체층 노출부(35)가 형성되어 있다. In addition, the 3rd structure of the solar cell which concerns on the said invention can be combined with the above-mentioned 1st structure or 2nd structure. In this case, the
다음에, 본 발명에 관계되는 태양전지의 제 4 구성은, 반도체기판의 주표면 이 절연막으로 피복되어 있는 태양전지에 있어서, 절연막으로 피복되어 있지 않은 반도체층 노출영역이 주표면에 복수 형성되어서 이루어지고, 그들 반도체층 노출영역의 일부의 것에서, 출력취출용 전극이 반도체층에 직접 접하여 형성되는 한편, 출력취출용 전극이 형성되지 않은 잔여의 반도체층 노출영역이 투명한 보조 절연층으로 피복되는 것을 특징으로 한다. Next, a fourth configuration of a solar cell according to the present invention is a solar cell in which a main surface of a semiconductor substrate is covered with an insulating film, wherein a plurality of semiconductor layer exposed areas not covered with the insulating film are formed on the main surface. In some of the semiconductor layer exposed regions, the output extraction electrode is formed in direct contact with the semiconductor layer, while the remaining semiconductor layer exposure region in which the output extraction electrode is not formed is covered with a transparent auxiliary insulating layer. It is done.
반도체층 노출영역에서 출력취출용 전극이 반도체층에 직접 접해서 형성되는 태양전지의 구성에서는, 예를 들면 상기한 바와 같이 반도체기판의 주표면의 요철 프로파일을 이용해서, 말하자면 우발적으로 반도체 노출영역을 형성하는 형태로 하면, 출력취출용 전극을 형성했을 때에, 반드시 전체의 반도체 노출영역이 출력취출용 전극과의 콘택트 홀로서 이용되는 것은 아니고, 출력취출용 전극의 형성영역으로부터 벗어난 위치에 있는 반도체 노출영역이 남아버릴 경우가 있다. 상기 제 4 구성에서는, 콘택트 홀로서 이용되지 않는 그와 같은 잔여의 반도체층 노출영역을 투명한 보조 절연층으로 피복함으로써 반도체층 노출영역을 패시베이션할 수 있고, 반도체층 노출영역으로부터 반도체층에 오물부착 등에 의한 원하지 않는 리크 전류 등이 생기는 것을 효과적으로 방지할 수 있다. 또, 보조 절연층은 투명하게 구성되므로, 이 보조 절연층 형성에 의한 섀도잉 로스도 생기기 어렵다. 또한, 이와 같은 보조 절연층은, 상기 잔여의 반도체층 노출영역과 절연막과 출력취출용 전극을 일괄해서 피복하는 것으로 하면 형성이 용이하고, 제조 코스트를 삭감할 수 있다. In the configuration of the solar cell in which the output extraction electrode is formed in direct contact with the semiconductor layer in the semiconductor layer exposure region, for example, as described above, the semiconductor exposure region is accidentally formed by using the uneven profile of the main surface of the semiconductor substrate. In this case, the semiconductor exposure region is not necessarily used as a contact hole with the output extraction electrode when the output extraction electrode is formed, but the semiconductor exposure is located at a position deviating from the formation region of the output extraction electrode. The area may remain. In the fourth configuration, the semiconductor layer exposed area can be passivated by covering such a remaining semiconductor layer exposed area, which is not used as a contact hole, with a transparent auxiliary insulating layer, and attaching dirt to the semiconductor layer from the semiconductor layer exposed area. It is possible to effectively prevent the occurrence of unwanted leak current and the like. In addition, since the auxiliary insulating layer is configured to be transparent, shadowing loss due to the formation of this auxiliary insulating layer is unlikely to occur. In addition, such an auxiliary insulating layer can be easily formed by covering the remaining semiconductor layer exposed region, the insulating film and the output extraction electrode collectively, and can reduce the manufacturing cost.
상기 본 발명에 관계되는 태양전지의 제 4 구성은, 상술의 제 1 구성 혹은 제 2 구성과 조합할 수 있다. 예를 들면, 도 7F에서는, 반도체층 노출영역(5)이 볼록부(15)의 정상부(25)에 형성되고, 출력취출용 전극(7)은 이 반도체층 노출영역(5)에서 반도체층(2)에 직접 접하고 있다. 다른 한편, 제 1 구성 혹은 제 2 구성과 무관계로 제 4 구성을 실시할 수도 있다. 도 7G에 도시하는 예에서는, 기판(1)의 주표면에 볼록부(15)가 형성되어 있지 않고, 절연층(3)에는 포토리소그래피 등으로 반도체층 노출부(35)가 형성되어 있다. 어느 쪽의 구성에 있어서도, 보조 절연층(10)은, 잔여의 반도체층 노출영역(5')과 절연막(3)과 출력취출용 전극(7)을 일괄해서 피복하는 것으로 되어 있다.The fourth configuration of the solar cell according to the present invention can be combined with the first configuration or the second configuration described above. For example, in FIG. 7F, the semiconductor layer exposed
도 1A는, 본 발명에 관계되는 태양전지의 제 1 예의 단면구조를 도시하는 모식도, 1A is a schematic diagram showing a cross-sectional structure of a first example of a solar cell according to the present invention;
도 1B는, 본 발명에 관계되는 태양전지의 제 2 예의 단면구조를 도시하는 모식도, 1B is a schematic diagram showing a cross-sectional structure of a second example of a solar cell according to the present invention;
도 2A는, 반도체기판에 형성되는 요철부 형태의 제 1 예를 도시하는 사시도, 2A is a perspective view showing a first example of the form of the uneven portion formed on the semiconductor substrate;
도 2B는, 동일하게 제 2 예를 도시하는 사시도, 2B is a perspective view showing a second example similarly;
도 2C은, 동일하게 제 3 예를 도시하는 사시도, 2C is a perspective view showing a third example similarly;
도 3은, 실험예에서의 태양전지의 제조공정을 도시하는 플로차트, 3 is a flowchart showing manufacturing steps of the solar cell in the experimental example;
도 4A는, 본 발명에서의 반도체층 노출영역의 형성방법을 도시하는 공정 설명도, 4A is a process explanatory diagram showing a method for forming a semiconductor layer exposed region in the present invention;
도 4B는, 도 4A에 계속되는 공정 설명도, 4B is an explanatory diagram of a process following FIG. 4A.
도 4C는, 도 4B에 계속되는 공정 설명도, 4C is an explanatory diagram of the process following FIG. 4B.
도 4D는, 도 4C에 계속되는 공정 설명도, 4D is an explanatory diagram of the process following FIG. 4C.
도 5는, 실험예 2에서 사용된 태양전지의 단면구조를 도시하는 모식도, 5 is a schematic diagram showing a cross-sectional structure of a solar cell used in Experimental Example 2;
도 6은, 실험예 3에서 사용된 태양전지의 주요부를 확대해서 도시하는 사시도, 6 is an enlarged perspective view showing a main part of a solar cell used in Experimental Example 3;
도 7A는, 본 발명의 태양전지의, 주요부 단면구조의 제 1 예를 도시하는 모식도, 7A is a schematic diagram showing a first example of a cross-sectional structure of a main part of the solar cell of the present invention;
도 7B는, 동일하게 제 2 예를 도시하는 모식도, 7B is a schematic diagram showing the second example similarly;
도 7C는, 동일하게 제 3예를 도시하는 모식도, 7C is a schematic diagram showing the third example in the same manner;
도 7D는, 동일하게 제 4예를 도시하는 모식도, 7D is a schematic diagram showing the fourth example similarly;
도 7E는, 동일하게 제 5예를 도시하는 모식도, 7E is a schematic diagram showing the fifth example in the same manner;
도 7F는, 동일하게 제 6예를 도시하는 모식도, 7F is a schematic diagram showing the sixth example similarly;
도 7G는, 동일하게 제 7예를 도시하는 모식도, 7G is a schematic diagram showing the seventh example similarly;
도 8A는, 도포액을 사용해서 에칭보호막을 단계적으로 두껍게 형성하는 예를 도시하는 공정 설명도, 8A is a process explanatory diagram showing an example in which an etching protective film is formed in a thick step by using a coating liquid;
도 8B는, 도 8A에 계속되는 공정 설명도, 8B is an explanatory diagram of the process following FIG. 8A.
도 8C는, 도 8B에 계속되는 공정 설명도, 8C is an explanatory diagram of the process following FIG. 8B.
도 8D는, 도 8C에 계속되는 공정 설명도, 8D is an explanatory diagram of the process following FIG. 8C.
도 9A는, 도포액의 점도와 에칭보호막의 형성상태의 관계를 설명하는 도면, 9A is a diagram for explaining the relationship between the viscosity of a coating liquid and the formation state of an etching protective film;
도 9B는, 도 9A에 계속되는 설명도, 9B is an explanatory diagram following FIG. 9A;
도 9C는, 도 9B에 계속되는 설명도, 9C is an explanatory diagram following FIG. 9B;
도 9D는, 도 9C에 계속되는 설명도, 9D is an explanatory diagram following FIG. 9C;
도 10A는, 에칭보호막의 형성형태와, 반도체층 노출부의 형성태양과의 관계를 예시해서 도시하는 단면모식도, 10A is a cross-sectional schematic diagram illustrating the relationship between the formation form of an etching protective film and the formation mode of a semiconductor layer exposed portion;
도 10B는, 동일하게 별도의 예를 도시하는 단면모식도, 10B is a cross-sectional schematic diagram showing another example in the same manner;
도 11A는, 투명도전층을 편입한 본 발명의 태양전지의, 제조공정의 제 1 예를 도시하는 단면모식도, 11A is a cross-sectional schematic diagram showing the first example of the manufacturing process of the solar cell of the present invention incorporating a transparent conductive layer.
도 11B는, 동일하게 제 2 예를 도시하는 단면모식도, 11B is a cross-sectional schematic diagram showing the second example in the same manner;
도 11C는, 동일하게 제 3 예를 도시하는 단면모식도, 11C is a cross-sectional schematic diagram showing the third example likewise;
도 12는, 투명도전층을 편입한 본 발명의 태양전지에서의, 출력취출용 전극의 형성태양의 변형예를 도시하는 단면모식도, 12 is a schematic cross-sectional view showing a modification of the formation mode of the electrode for output extraction in the solar cell of the present invention incorporating a transparent conductive layer;
도 13A는, 투명도전층의 유무에 의한, 표층부를 흐르는 전류경로의 차이를 설명하는 도면, FIG. 13A is a diagram for explaining a difference in current paths flowing through the surface layer portion with or without a transparent conductive layer; FIG.
도 13B는, 도 13A에 계속되는 설명도, 13B is an explanatory diagram following FIG. 13A;
도 14는, 실험예 1에서의 각 태양전지의 전류전압 특성을 도시하는 그래프, 14 is a graph showing the current-voltage characteristics of each solar cell in Experimental Example 1;
도 15는, 동일하게 내부 양자효율과 파장과의 관계를 도시하는 그래프, 15 is a graph showing the relationship between the internal quantum efficiency and the wavelength in the same manner;
도 16은, p-n접합을 이용한 태양전지의 원리설명도, 16 is an explanatory diagram of a principle of a solar cell using a p-n junction;
도 17은, 수광면측에서의 출력취출용 전극의 형성형태의 1예를 모식적으로 도시하는 사시도, 17 is a perspective view schematically showing an example of a form of formation of an output extraction electrode on the light receiving surface side;
도 18은, 태양전지의 전류전압곡선의 설명도, 18 is an explanatory diagram of a current voltage curve of a solar cell;
도 19A는, 본 발명과 종래방법과의 반도체층 노출부의 형성형태의 차이를 대비해서 설명하는 모식도, Fig. 19A is a schematic diagram for explaining the difference in the form of the semiconductor layer exposed portion between the present invention and the conventional method,
도 19B는, 도 19A에 계속되는 설명도.19B is an explanatory diagram following FIG. 19A.
이하, 본 발명에 관계되는 몇개의 실시형태를, 도면을 사용하여 설명한다. 또한, 실시형태를 설명하기 위한 전체도면에서, 동일기능을 갖는 것은 동일부호를 붙여, 그 반복 설명은 생략한다. EMBODIMENT OF THE INVENTION Hereinafter, some embodiment which concerns on this invention is described using drawing. In addition, in the whole figure for demonstrating embodiment, the thing with the same function is attached | subjected with the same code | symbol, and the repeated description is abbreviate | omitted.
도 1A는, 본 발명의 태양전지의 1실시형태를 모식적으로 도시하는 단면도이다. 이 태양전지(100)는, 실리콘 단결정기판(1)(이하, 단지 기판(1)이라고 기재한다: 본 실시형태에서는 p형으로 함)의 제 1 주표면측에 불순물의 확산층(2)(본 실시형태에서는 n형으로 함)이 형성되어, p-n 접합부를 이루고 있다. 이 확산층(2)과 같이 반도체기판의 표면 근방에 새롭게 형성된 층을 본 발명에서는 반도체층(2)으로 총칭한다. 반도체층(2)의 표면에는, 절연막(패시베이션막;3), 투명도전층(6) 및 출력취출용 전극(7)이 이 순서로 형성되어 있다. 1: A is sectional drawing which shows typically one Embodiment of the solar cell of this invention. The
여기에서, 기판(1)의 제 1 주표면에는 요철부가 형성되고, 절연막(3)은 그 요철부를 피복하는 형태로 형성되어 있다. 그리고 요철부를 형성하는 다수 볼록부(15)의 일부의 것의 정상부(25)를 포함하는 형태로, 절연막(3)으로 피복되어 있지 않은 반도체층 노출영역(5)이 형성되어 있다. 도 19A에 확대해서 도시하는 바와 같이, 이 반도체층 노출영역(5)내에서 볼록부(15)의 정상부(25)의 선단 높이위치는, 이 반도체층 노출영역(5)의 외주 가장자리에서의 절연막(3)의 최대 높이위 치(즉 절연막(3)의 내주 가장자리(11)의 최대 높이위치) 보다도 높아져 있다. 그리고 투명도전층(6)은, 반도체층 노출영역(5)내의 볼록부(15)의 정상부(25)에서, 반도체층(2)에 직접 접촉하고 있고, 그 위에 형성된 출력취출용 전극(7)은, 투명도전층(6)을 통해서 반도체층(2)에 말하자면 간접적으로 접촉하는 형태로 되어 있다. Here, the uneven part is formed in the 1st main surface of the board |
반도체층 노출영역(5)은, 당해 반도체층 노출영역(5)이 형성되는 기판(1)의 주표면(여기에서는 제 1 주표면)에서, 합계 면적율이 1% 이하로 되도록 형성하는 것이 좋다. 반도체층 노출영역(5)은 투명도전층(6)과의 콘택트 홀로서 기능하고, 이 위치에서는 표면 재결합속도가 대단히 커지기 때문에, 상기 합계 면적율을 1% 이하로 함으로써, 실효적인 표면재결합 속도를 저감할 수 있다. 이것에 의해 개방전압 및 변환효율을 향상시킬 수 있다. 다른 한편, 이 형성 면적율은 최저라도 0.001% 정도 확보되지 않으면, 콘택트 근방의 전류집중에 의해 저항이 증가해서 충분한 변환효율의 향상을 예상할 수 없게 된다. The semiconductor layer exposed
기판(1)의 구성재료인 단결정 실리콘은 파장 400∼1100nm의 영역에서 6.00 ∼3.50의 큰 굴절율을 가지기 때문에, 태양광선이 입사했을 때의 반사손실이 문제가 된다. 상기의 요철부는 주로 태양전지의 수광면이 되는 제 1 주표면의 반사방지를 위해 형성되는 것이며, 도 2A에 도시하는 바와 같이, 외면이 (111)면인 다수의 피라미드 형상 돌기(55)로 이루어지는 랜덤 텍스처 구조로 할 수가 있다. 이와 같은 텍스처 구조는, 실리콘 단결정의 (100)면을, 히드라진 수용액이나 수산화 나트륨 등의 에칭액을 사용하여 이방성 에칭함으로써 형성할 수 있다. 반도체층 노출영역(5)은, 그 피라미드 형상 돌기(55)의 선단부를 포함하도록 형성할 수 있다.
Since single crystal silicon, which is a constituent material of the
또, 그 외에도, 도 2B에 도시하는 바와 같이, V홈이 일정간격으로 배열된 형태의 것(홈내면은, 예를 들면 실리콘 단결정의 서로 교차하는 (111)면임)을 채용할 수도 있다. 이와 같은 V홈은, 포토리소그래피를 사용하여, 예를 들면 희석 NaOH 수용액을 사용한 이방성 에칭에 의해 형성할 수 있다. 이 형태에서는, 인접하는 V홈 사이에 끼워지는 3각 지붕형상 형태의 리브형상부(56)가 볼록부이고, 그 능선부가 정상부로 된다. 반도체층 노출영역(5)은, 그 능선의 예를 들면 일부만을 포함하는 형태로 형성할 수 있다. 본 형태에서는, 홈의 형태를 갖춤으로써 출력취출용 전극을 규칙적인 형상로 형성할 수 있고, 직렬손실 저감을 더 효과적으로 도모할 수 있다. 또, 포토리소그래피를 사용하면, 도 2C에 도시하는 바와 같이, 도 2B의 리브형상부(56)를 격자형상으로 크로스시킨 형태의 격자형상 리브(57)로도 할 수 있다. 이것은 바꾸어 말하면, 피라미드 형상의 오목부를 격자형상으로 배열한 형태의, 소위 역피라미드 요철부를 형성할 수 있다. 이것에 의하면, 표면반사를 한층 더 효과적으로 억제할 수 있다. In addition, as shown in Fig. 2B, one having a form in which the V grooves are arranged at regular intervals (the groove inner surface is, for example, (111) planes intersecting with each other of silicon single crystal) may be employed. Such V-groove can be formed by anisotropic etching using dilute NaOH aqueous solution using photolithography, for example. In this embodiment, the rib-shaped portion 56 having a triangular roof shape sandwiched between adjacent V grooves is a convex portion, and the ridge portion becomes a top portion. The semiconductor layer exposed
또한, 반사 방지효과가 충분히 얻어지고, 또한, 정상부만을 노출시킨 형태로 에칭보호막(4)에 의해 피복하는 공정의 실시의 용이성을 고려하면, 형성하는 볼록부(15)의 골 바닥부에서 정상부까지의 최대높이를 0.1μm 이상 30μm 이하로 하는 것이 바람직하다. In addition, the antireflection effect is sufficiently obtained, and considering the ease of carrying out the step of coating the etching
다음에, 절연막(3)은 산화물계 혹은 질화물계의 것을 사용할 수 있다. 여기에서는, 기판(1)이 실리콘 단결정기판이며, 절연막(3)은, 소정의 분위기하에서의 열처리로 형성된 실리콘의 산화막 혹은 질화막(예를 들면 CVD법에 의해 형성할 수 있음)으로서 구성되어 있다. 이것에 의해, 절연막(3)은 표면재결합 속도가 작은 패시베이션 막으로서 기능한다. Next, the insulating
그리고 절연막(3)에의 반도체층 노출영역(5)의 형성방법은, 도 4를 사용해서 이미 설명한 바와 같다. 예를 들면 불산 등의 에칭에 대해서 충분한 내성을 갖는 고분자재료, 예를 들면 노볼락계 수지 등을 레지스트 재료로서 사용해서 도포액을 제작한다. 또한, 도포액의 점성은, 적당한 용매를 사용해서 조정할 수 있다. 도 8A에 도시하는 바와 같이 이 도포액을, 공지의 도포방법, 예를 들면 스핀 코트법 혹은 스프레이법 등에 의해 도포한다. 그렇게 하면, 인접하는 볼록부(15,15)의 사이에 형성되는 오목부(16)에는, 도포액이 고여서 도포층(24)이 형성된다. 이어서 용매를 증발·건조시키면, 도 8B에 도시하는 바와 같이, 도포층(24)은 레지스트층(4')이 되어, 오목부(16)의 바닥부 부근을 부분적으로 메운 형태로 된다. The method of forming the semiconductor layer exposed
그리고, 도 8C 및 도 8D에 도시하는 바와 같이, 이와 같은 도포층(24)의 형성 및 건조를 반복함으로써, 레지스트층(4')은 점차로 두께가 증가해 간다. 그리고, 볼록부(15)의 정상부(25)가 필요 충분한 높이만 노출된 상태로 되면, 레지스트층(4')의 그것 이상의 형성을 멈추고, 도 4C에 도시하는 바와 같이, 이것을 최종적인 에칭보호막(4)으로서 사용한다. 이 상태에서, 기판의 제 1 주표면측을, 불산 등을 함유하는 에칭액에 침지하고, 볼록부(15)의 돌출된 정상부(25)를 피복하는 절연막(예를 들면 산화실리콘 막)을 용해·제거하면, 반도체층 노출영역(5)이 형성된다. 에칭이 종료되면, 도 4D에 도시하는 바와 같이, 에칭보호막(4)을 아세톤이나 MEK(메틸에틸케톤) 등의 유기용매를 사용해서 제거한다. 8C and 8D, by repeating formation and drying of such an
에칭보호막(4)을 형성할 때에 사용되는 도포액은, 적절하게 점도조정한 것(예를 들면 0.04∼0.1N·s/m2)을 사용할 필요가 있다. 만약, 도포액의 점도가 과도하게 크면, 도 9A에 도시하는 바와 같이, 도포층(24)의 액면으로부터 노출하려고 하는 볼록부(15)의 정상부(25)에 대하여, 표면장력에 의해 액이 돌아들어가는 형태로 잔류하기 쉽고, 건조후에, 도 9B에 도시하는 바와 같이, 볼록부(15)의 정상부(25)에 여분의 에칭보호막(4a)이 잔류하여, 에칭의 방해가 된다. 이것에 대해, 적절하게 점도조정된 도포액을 사용한 경우에는, 도 9C에 도시하는 바와 같이 볼록부(15)의 정상부(25)를 액면으로부터 과부족 없이 노출시킬 수 있다. 이 경우, 건조후에 다소의 에칭보호막(4a)이 정상부(25)에 잔류해도, 도 9D에 도시하는 바와 같이, 그 잔류막은 얇고 다공질인 것으로 되든지, 혹은 섬형상(島狀)으로 되어, 절연막(3)이 적어도 부분적으로는 노출된 상태를 확실하게 형성할 수 있다. 이 경우, 이 노출부로부터 에칭액이 스며들므로, 에칭보호막(4a)이 잔류하고 있는 부분의 절연막(3)도 제거할 수 있다. 그리고, 이와 같이 볼록부(15)의 산 정상부에서의 에칭보호막(4a)의 잔류량을 적게 함으로써, 도 7C에 도시하는 바와 같이, 에칭보호막(4a)의 막 표면위치에 대응하여, 반도체층 노출영역(5)의 외주 가장자리를 이루는 절연막(3)의 내주 가장자리부 상면(11)을 평탄하게 형성하는 것이 가능하게 된다. 이것에 의해, 절연막(3)의 잔류가 적고, 형성면적의 격차도 낮게 억제한 반도체층 노출영역(5)을 형성하는 것이 가능하게 된다.
As for the coating liquid used when forming the
또한, 어떤 볼록부(15)의 주위를 완전히 둘러싸는 형태로 에칭보호막(4)에 의해 피복할 수 있으면, 도 7B 혹은 도 7C에 예시한 바와 같이, 볼록부(15)의 기단측 외주면이 절연막(3)으로 피복되고, 그 볼록부(15)의 선단부가 절연막(3)의 상부 가장자리(11)보다도 돌출하는 형태로 반도체층 노출영역(5)을 형성할 수 있다. 그렇지만, 전체의 볼록부(15)의 높이가 이상적으로 맞추어져 있는 것은 아니고, 예를 들면 도 10A에 도시하는 바와 같이, 주위에 존재하는 볼록부(15)보다도 높이가 작은 볼록부(15')가 형성되어 있으면, 이것이 에칭보호막(4) 중에 완전히 매몰되고 마는 경우도 있다. 이 경우, 이들 볼록부(15')의 정상부(25)의 절연막(3)은 당연히 제거되지 않는다. 도 7D에도, 절연막(3)이 제거되지 않은 볼록부(15')가 형성되는 예를 도시하고 있다. 이들 볼록부(15')는, 출력취출용 전극(7)과의 접촉을 방해하지 않을 정도이면, 다소 형성되어 있어도 지장이 없은 것이다. Moreover, if it can coat | cover with the
다른 한편, 에칭보호막(4)은, 모든 오목부내에 균일하게 충전되는 것이 이상적이지만, 예를 들면 랜덤 텍스처 구조를 채용한 경우 등에 있어서는, 외부로 개방된 오목부 등, 도 10B에 도시하는 바와 같이 도포액이 고이기 어려운 오목부(16')가 형성되어 있는 것도 있다. 이 경우, 이와 같은 오목부(16')나 이것에 인접하는 볼록부(35)에는 에칭보호막(4)이 충분히 형성되지 않으므로, 반도체층 노출영역(5)내에서 절연막(3)이 전체에 걸쳐서 제거된 볼록부(35)로서 존재하는 경우가 있다. On the other hand, the
또한, 도 11A에 도시하는 바와 같이 형성면적의 불규칙한 분포가 작은 반도체층 노출영역(5)을 균일하게 형성하는데는, 도 8D에 도시하는 바와 같이, 에칭보호막(4)의 막면 높이위치를 대략 일정하게 맞추는 것이 바람직하다.
Also, as shown in FIG. 11A, the semiconductor layer exposed
다음에 투명도전층(6)은, 예를 들면 산화주석(SnO2) 혹은 산화인듐(In203) 등의 도전성 산화물피막으로서 구성할 수 있다. 구체적으로는, 안티몬(Sb)을 도핑한 산화주석막(소위 네사막) 혹은 주석(Sn)을 도핑한 산화인듐 막(소위 ITO막)이 고도전율이고, 본 발명에 매우 적합하게 사용할 수 있다. 이중 네사막은 도전율이 높고, 태양전지의 직렬저항의 감소에 특히 공헌한다. 다른 한편, ITO막은 네사막보다는 도전율이 다소 뒤떨어지지만 저렴하다. 또한, 상기 네사막이나 ITO막 이외에도, 예를 들면, Cd2SnO4, Zn2SnO4, ZnSnO3, MgIn
204, 이트륨(Y)을 도핑한 CdSb206, Sn을 도핑한 GaInO3 등을 투명도전층(6)의 재질로서 사용할 수 있다. Next, the transparent
이들 도전성 산화물피막은, 기상성막법, 예를 들면, 화학증착법(Chemical Vapour deposition: CVD) 또는 스퍼터링이나 진공증착 등의 물리증착법(Phisical Vapour deposition: PVD)으로 형성할 수 있는데, 졸-겔법 등 다른 방법을 사용해서 형성해도 좋다. 도 11B에 도시하는 바와 같이, 투명도전층(6)은, 반도체층 노출영역(5)과 절연막(3)을 일괄해서 피복하는 것으로서 형성되어, 도 7D 또는 도 11C에 도시하는 바와 같이, 이 투명도전층(6)상에 출력취출용 전극(7)이 형성된다. 이들 도면에서는, 출력취출용 전극(7)은 어느것이나 반도체층 노출영역(5)에 겹치는 위치관계로 형성되어 있는데, 투명도전층(6)의 도전율이 높으므로, 도 12에 도시하는 바와 같이 출력취출용 전극(7)의 형성위치가 반도체층 노출영역(5)의 위치로부터 다소 벗어나 있어도 지장이 없다. These conductive oxide films can be formed by a vapor deposition method, for example, chemical vapor deposition (CVD) or physical vapor deposition (PVD) such as sputtering or vacuum deposition. You may form using a method. As shown in FIG. 11B, the transparent
태양전지(100)의 직렬저항을 감소시키는 관점에서, 투명도전층(6)은, 전기비 저항을 5×10-5∼3×10-4Ω·cm 정도로 조정해 두는 것이 바람직하다. 예를 들면, 스퍼터링에 의해 제작한 ITO막은 전기비저항의 값을, 예를 들면 1×10-4∼2.8×10-4Ω·cm로 할 수 있다. 다른 한편, 네사막은 CVD법에 의해, 예를 들면 1×10-4Ω·cm 이하인 저저항율의 막을 얻을 수 있다. From the viewpoint of reducing the series resistance of the
또한, 상기의 투명도전층(6)은, 기판(1)을 구성하는 실리콘 단결정과 굴절율이 다른 것을 채용함으로써, 반사방지막으로서 기능하게 할 수도 있다. 반사방지막으로서 기능하게 할 경우, 투명도전층(6)의 구성재료의 굴절율은 1.5∼2.5인 것이 좋다. 예를 들면, 네사막의 경우, 굴절율은 2.0 정도이며, 그 두께를 40∼70nm 정도로 할 경우에, 현저한 반사방지 효과를 얻을 수 있다. 또한, 투명도전층(6)과 함께, 또한 투명도전층(6) 대신에, 반사 방지막을 별도 형성하도록 해도 좋다. 예를 들면 투명도전층(6)상에 MgF2막 등 굴절율이 투명전극층(6)보다 낮은 막을 형성하면, 반사율이 더 저감하여, 생성 전류밀도를 더 높게 할 수 있다. In addition, the transparent
출력취출용 전극(7)은, 은분말 등의 금속분말을 함유한 페이스트를 사용하여, 스크린 인쇄 등의 공지의 후막 인쇄법에 의해 원하는 전극패턴을 투명도전층(6)상에 인쇄해서 소성함으로써 형성할 수 있다. 또, 열경화형 페이스트를 사용함으로써, 보다 저온에서 출력취출 전극(7)을 형성할 수도 있다. 도 17에 도시하는 바와 같이, 기판(1)의 제 1 주표면측은 태양전지의 수광면이 되므로, 출력취출용 전극(7)은, p-n접합부(48)로의 빛의 입사효율을 높이기 위해, 예를 들 면 내부저항 저감을 위한 적당한 간격으로 형성된 굵은 버스바 전극과, 그 버스바 전극으로부터 소정 간격으로 빗형상으로 분기되는 핑거 전극을 갖는 것으로서 구성할 수 있다. 단, 투명도전층(6)의 도전율이 충분히 높을 경우에는, 핑거 전극을 생략하거나, 또는 형성할 경우라도 그 형성 간격을 넓게 설정하거나 하는 것이 가능하다. The
또한, 상기와 같은 스크린 인쇄를 사용하는 경우, 출력취출용 전극(7)(버스바 전극 또는 핑거 전극)의 형성폭은 어느 정도 넓어지게 된다. 이 경우 도 1A 또는 도 7D에 도시하는 바와 같이, 출력취출용 전극(7)은, 반도체층 노출영역(5)과 주위의 절연층(3)에 걸치는 형태로 형성된다. 스크린 인쇄에 의해, 이와 같이 특유한 형태로 형성된 출력취출용 전극(7)은 광폭이기 때문에, 섀도잉 로스 저감을 위해 복수개 형성되는 전극의 배열간격을 넓게 할 필요가 있다. 그렇지만, 종래의 파이어스루 방식에 의해 제조된 태양전지와 달리, 본 구성에서는 투명도전층(6)이 형성되어 있으므로 저항로스가 작아, 변환효율(η)을 높일 수 있다. In addition, when screen printing as described above is used, the formation width of the output take-out electrode 7 (bus bar electrode or finger electrode) becomes somewhat wider. In this case, as shown in FIG. 1A or 7D, the
도 1A로 되돌아가, 기판(1)의 제 2 주표면에는, 이면 반사방지를 위한 요철부가 형성되고, 절연막(3)이 그들 요철부를 피복하는 형태로 형성되어 있다. 또, 볼록부(15)의 산 정상부에 반도체층 노출부(5)가 형성되어 있다. 단, 이 제 2 주표면측은 수광면으로는 되지 않기 때문에, 그 전면이 출력취출용 전극(8)에 의해 피복되어 있다. 또한, 태양전지 셀의 경량화를 위해 기판(1)의 두께를 얇게 하는 경우에는, 제 2 주표면측의 전극(8)에서의 소수 캐리어의 재결합·소멸을 방지하기 위해, 도 1B에 도시하는 바와 같이, 이 제 2 주표면측에 기판(1)과 동일 도전형으 로서 보다 고농도의 고농도 확산층(9)을 형성할 수 있다(소위 BSF(back surface field)층). Returning to FIG. 1A, the uneven part for back reflection prevention is formed in the 2nd main surface of the board |
이하, 도 1의 태양전지(100)의 작용에 대해 설명한다. 태양전지(100)는, 도 16에 도시하는 바와 같이, 광조사에 의해, 금지대폭 이상의 에너지를 갖는 포톤을 흡수하면, p형 영역 및 n형 영역에서는 광여기에 의해 전자와 정공이 소수 캐리어로서 생성하여, 각각 접합부를 향해서 확산된다. 접합부에는, 전기 2중층의 형성에 의해 내부전계(소위 「붙박이 (build-in)전계」)가 발생되어 있어, 소수 캐리어로서 확산해 온 전자와 정공은 이 내부전계에 의해, 전자는 n형영역에, 정공은 p형영역에 각각 끌어넣어져서 분리되어, 다수의 캐리어로 된다. 그 결과, p형 영역과 n형 영역은 각각 정과 부로 대전되어, 각 부에 설치된 전극(도 1:7,8) 사이에 태양전지의 기전력(△E)이 발생한다. Hereinafter, the operation of the
여기에서, 절연막으로 기판표면을 패시베이션 하는 경우, 콘택트 홀을 파이어 스루 방식으로 형성하면, 반도체층(2), 여기에서는 표면 n형층인 이미터층의 도판트 농도를 3×1020cm-3(시트저항 환산:40Ω/□) 이하 정도로 설정하지 않으면, 파이어스루로 형성되는 전극접촉부의 저항을 충분한 값, 예를 들면 0.01 Ω cm2 정도까지 내릴 수 없다. 즉, 파이어스루 방식에서는 접촉저항 로스를 경감하기 위해서, 필연적으로 반도체층(2)의 도판트 농도를 올리지 않을 수 없었다. 또, 스크린 인쇄로 형성되는 출력취출용 전극(7)의 폭이 가늘어도 100μm 이상은 확보하지 않으면 안되고, 또, 섀도잉 로스를 5% 전후로 하기 위해서는 예를 들면 전극간 피치 를 2∼3mm로 할 필요가 있었다. Here, in the case of passivation of the substrate surface with the insulating film, if the contact hole is formed in a fire-through manner, the dopant concentration of the emitter layer, which is the
그렇지만, 도 1의 태양전지(100)의 구성에 의하면, 콘택트 홀이 되는 반도체층 노출영역(5)을, 파이어스루 방식을 사용하지 않고, 게다가 단순한 에칭에 의해 간단히 형성할 수 있다. 따라서, 당연히 반도체층(2)의 도판트 농도도 3×1020cm-3( 시트저항 환산:40Ω/□)보다 작은 값으로 설정하는 것이 가능하게 된다. 또, 도 13B에 도시하는 바와 같이, 투명도전층(6)을 사용하고 있으므로, 투명전극층(6)을 사용하지 않는 도 13A의 경우와 비교하여, 반도체층(2)내에서 횡방향으로 전류를 긴 거리 흘릴 필요가 없게 된다. 예를 들면, 투명도전층(6)으로서 네사막이나 ITO막을 사용하는 경우, 반사방지막으로서 이용하는 두께(40∼70nm)가 있으면, 그 시트저항은 10∼25Ω/□ 정도로 낮게 할 수 있다. 이것에 의해, 투명도전층(6)상에 설치되는 출력취출용 전극(7)은 종래의 것(2∼3mm)에 비해, 예를 들면 2배로 해도 직렬저항이 그것 만큼 증가하지 않으므로, 섀도잉 로스를 대폭 경감할 수 있다. However, according to the structure of the
또한, 상기 실시형태에서는 요철부를 에칭에서 형성했지만, 기계적 가공에 의해 요철부를 형성할 수도 있다. 예를 들면, 도 2B에 예시하는 바와 같은 홈형태의 것은, 절삭가공에 의해 간단히 형성할 수 있다. 예를 들면 축선방향에 복수 배열된 회전날을 기판표면으로부터 소정 깊이까지 파고 들어가게 하는 형태로 회전시키면서, 기판과 회전날을 홈형성 방향으로 상대이동 시킴으로써, 복수열의 홈부를 일괄하여 형성할 수 있다. In addition, in the said embodiment, although the uneven part was formed by the etching, an uneven part can also be formed by mechanical processing. For example, the groove-shaped thing shown in FIG. 2B can be easily formed by cutting. For example, a plurality of rows of grooves can be collectively formed by relatively moving the substrate and the rotary blades in the groove forming direction while rotating the plurality of rotary blades arranged in the axial direction to penetrate the substrate surface to a predetermined depth.
또한, 본 발명에서는, 직렬저항이 그것 만큼 증가할 염려가 없을 경우에는, 도 7A∼도 7C 또는 도 5에 도시하는 바와 같이, 투명도전층(6)을 생략하고, 반도체층 노출영역(5)에서 출력취출용 전극(7)을 반도체층(2)에 직접 접촉시킬 수 있다. 이 경우, 도 7F에 도시하는 바와 같이, 출력취출용 전극(7)이 형성되지 않은 잔여의 반도체층 노출영역(5')을 보조 절연층(10)으로 피복할 수 있다. 이 도면의 예에서는, 보조 절연층(10)은, 출력취출용 전극(7)을 형성한 후, 상기 잔여의 반도체층 노출영역(5')과 절연막(3)과 출력취출용 전극(7)을 일괄해서 피복하는 것으로서 형성되어 있다. 보조 절연층(10)의 재질로서는, 질화규소, 산화규소 등의 무기계 절연막을 채용할 수 있다. 이 경우, 보조 절연층(10)의 형성두께를 적절하게 조정함으로써, 이것을 반사방지막으로서도 기능하게 할 수 있다. In the present invention, when there is no fear that the series resistance increases by that, as shown in Figs. 7A to 7C or 5, the transparent
(실험예)Experimental Example
이하, 본 발명의 효과를 확인하기 위해서 행한 실험결과에 대해서 설명한다. Hereinafter, the experimental result performed in order to confirm the effect of this invention is demonstrated.
(실험예 1)Experimental Example 1
도 1A에 도시하는 태양전지를, 도 3의 플로차트를 도시하는 공정으로 제작했다. 우선, 실리콘 단결정 잉곳으로부터 잘라낸 아즈 슬라이스 상태의 p형 결정 실리콘 기판(1)(저항율 2Ω·cm(도판트 농도 7.2×1015cm-3)의 보론 도핑품)을 준비했다. 또한, 기판(1)의 두께는 300μm이다. 이 기판(1)은, 수산화 나트륨 수용액(농도: 40질량%)에 의해 화학에칭되고, 슬라이스에 의한 데미지층을 제거한 후, 이소프로필 알콜을 가한 수산화 나트륨 수용액(수산화 나트륨 농도: 3질량%)에 침지하고, 습식 에칭함으로써, 도 2A에 도시하는 랜덤 텍스처 형태의 요철부를 기판(1) 의 양쪽 주표면에 형성했다. The solar cell shown in FIG. 1A was produced by the process which shows the flowchart of FIG. First, a p-type crystal silicon substrate 1 (boron-doped product having a resistivity of 2Ω · cm (dopant concentration of 7.2 × 10 15 cm −3 )) cut out from a silicon single crystal ingot was prepared. In addition, the thickness of the board |
요철형성이 종료된 기판(1)을 세척후, 인을 열확산함으로써 시트저항 200Ω/□인 n형 확산층(2)(인 확산층)을, 제 1 주표면에 형성했다. 이어서, 기판표면에 생긴 인유리를 에칭해서 제거한 후, 산화를 행하고, 두께 약 5nm의 이산화규소막을 절연막(3)으로서 양쪽 주표면에 형성했다. 그리고, 도포액을 스핀 온법으로 순차 건조하면서 양면에 도포함으로써, 도 4에 도시한 바와 같이 볼록부(15)의 정상부(25)중 몇개인가가 튀어나오도록, 노볼락 수지를 주체로 하는 에칭보호막(4)을 형성했다. 계속해서 농도 10질량%의 불산수용액중에 침지해서, 그 정상부(25)의 절연막(3)만을 에칭하여, 반도체층 노출부(5)을 형성했다. 이어서, 기판을 아세톤에 침지해서 에칭보호막(4)을 용해·제거했다. After washing the board |
다음에, 기판(1)의 제 1 주표면에, 투명도전층(6)으로서 안티몬을 도핑한 이산화주석 막을 상압 CVD에 의해 퇴적했다. 이 투명도전층(6)의 막두께는, 반사방지막도 겸하기 위해 60nm로 했다. 다음에, 기판(1)의 제 1 주표면에, 은 페이스트를 사용한 스크린 인쇄법에 의해 표면에, 도 17에 도시하는 형태의 출력취출용 전극(7)의 패턴을, 또 제 2 주표면의 전면에 알루미늄 페이스트를 사용해서 출력취출용 전극(8)의 패턴을 각각 형성했다. 그 후, 온도 400℃에서 수소 어닐링을 행하여, 태양전지(100)를 완성시켰다(실시예품 1). Next, a tin dioxide film doped with antimony as the transparent
또한, 상기 인 확산공정시에, 표면에 인, 이면에 보론을 동시에 확산한 이외는, 상기와 같은 공정을 사용해서, 도 1B에 도시하는 바와 같은, 이면에 고농도 p형 확산층(9)(BSF층)을 설치한 태양전지(101)의 샘플도 제작했다(실시예품 2). 다 른 한편, 상기와 동일한 기판(1)을 사용해서 종래의 파이어 스루 기술을 사용하여 제작한 태양전지도 제작했다(비교예품). 또한, 투명전극(6)은 비교예품에서는 형성되어 있지 않다. 각 태양전지는, 이하와 같이하여 성능평가 시험을 행했다. 즉, 10cm각의 수광면적을 갖는 태양전지 유닛에 조립하여, 솔라 시뮬레이터(광강도: 1kW/m2, 스펙트럼:AM1.5 글로벌)을 사용하여, 온도 25℃에서의 전류전압 특성을 측정했다. 그 결과를 도 14에 도시한다. 또, 표 1에 이들 태양전지의 태양전지의 여러 특성을 나타낸다. 더욱이, 도 15에 이들 태양전지의 내부 양자효율을 나타낸다. In the phosphorus diffusion step, a high concentration p-type diffusion layer 9 (BSF) is formed on the back surface as shown in Fig. 1B, except that the boron is simultaneously diffused on the surface and boron on the back surface. A sample of the
실시예품 1 및 실시예품 2에서는, 반도체 표층부(2)인 이미터층의 시트저항을 200Ω/□로 설정할 수 있었다. 다른 한편, 파이어스루 방식을 사용한 비교예품에서는, 이 시트저항은 40∼50Ω/□였다. 그리고, 표 1에 도시하는 바와 같이, 비교예품에 비해 실시예품 1 및 실시예품 2에서는, 필팩터가 감소되어 있지 않은 것을 알 수 있다. 이것은, 실시예품 1 및 실시예품 2에서 투명도전층의 시트저항이 낮고, 콘택트 저항의 증가가 억제되었기 때문인 것으로 생각된다. In Example 1 and Example 2, the sheet resistance of the emitter layer which is the semiconductor
또, 비교예품과 비교했을 경우, 실시예품 1 및 실시예품 2에서는 개방전압이 대폭 향상하고 있다. 이것은, 이미터층의 도판트 농도가 저감되어, 표면 재결합속 도가 저감된 것과, 반도체층 노출영역(5)에 기초하여 콘택트 홀의 면적을 제한할 수 있었기 때문인 결과라고 생각된다. 또한, 실시예품 1 및 실시예품 2에 사용된 기판(1)은, 주사형 전자현미경(SEM)에 의한 표면관찰로부터, 반도체층 노출영역(5)의 제 1 주표면에서의 합계 면적율은, 대략 1%로 되어 있는 것을 확인했다. Moreover, when compared with the comparative example, in Example 1 and Example 2, the open circuit voltage has improved significantly. This is considered to be because the dopant concentration of the emitter layer is reduced, the surface recombination speed is reduced, and the area of the contact hole can be limited based on the semiconductor layer exposed
비교예품과 비교했을 경우, 실시예품 1 및 실시예품 2에서는 단락전류도 증가하고 있다. 이것은, 섀도잉 로스의 저감과 단파장 감도의 증가에 의한 것으로 생각된다. 비교예품에서는 전류는 에니터층내를 횡방향으로 흐르지만, 본 발명예에서는 대신에 투명도전층(6)내를 흐른다. 투명도전층(6)의 시트저항은 약 10Ω/□이며, 비교예품과 비교하여, 전극 피치를 예를 들면 2배로 해도 동일한 정도의 저항로스로 된다. 따라서 섀도잉 로스를 절반으로 할 수 있어, 이것이 단락전류의 증가에 크게 기여한 것으로 생각된다. 또, 도 15에 도시하는 바와 같이, 실시예품 1 및 실시예품 2는 단파장 감도도 증대하고 있는 것을 알 수 있다. 이것은 상기 설명한 바와 같이, 이미터층의 도판트 농도가 낮아져, 표면재결합 속도가 저감되었기 때문이다. When compared with the comparative example, the short circuit current also increases in Example 1 and Example 2. This is considered to be due to the reduction of the shadowing loss and the increase of the short wavelength sensitivity. In the comparative example, the current flows in the transverse direction in the heater layer, but instead in the transparent
그리고 실시예품 1 및 실시예품 2에서는, 개방전압, 단락전류 및 필팩터가 각각 증가함으로써, 20% 전후의 변환효율을 얻을 수 있었다. 특히, 이면측에 BSF층을 도입한 실시예품 2에서는 변환효율이 20%를 초과하는 태양전지가 얻어졌다. In Example 1 and Example 2, the opening voltage, the short-circuit current, and the fill factor were increased, respectively, so that conversion efficiency of about 20% was obtained. In particular, in Example 2 in which the BSF layer was introduced on the back side, a solar cell having a conversion efficiency exceeding 20% was obtained.
또한, 본 실시형태에서의 태양전지에서는, 이면 전체면에 전극을 형성하고 있는데, 이면측에도 표면과 동일하게, 투명도전막과 빗형상 전극을 형성하여, 이면측으로부터도 빛이 입사하는 구조로 해도 상관없다. 또, 200Ω/□인 n형 확산층을 형성했지만, 100Ω/□ 보다 높은 값으로 할 수 있으면, 단파장 감도가 증대하고, 태양전지 특성이 향상된다. 더욱이, 제작 프로세스에서, 본 실시형태에서는 절연막으로서 산화막(이산화규소막)을 이용했는데, 질화규소막이라도 상관없다. 또, 확산층의 형성에는 열확산법을 사용했는데, 이온주입법이나 스핀온법 등, 본 발명의 구조가 형성가능하면, 어떠한 수단을 사용하는 것도 가능하다. In the solar cell according to the present embodiment, the electrode is formed on the entire rear surface, but a transparent conductive film and a comb-shaped electrode are formed on the rear surface of the solar cell in the same manner as the surface, so that light may be incident from the rear surface side. none. Moreover, although the n type diffused layer of 200 ohms / square was formed, if it can set it to a value higher than 100 ohms / square, a short wavelength sensitivity will increase and a solar cell characteristic will improve. Moreover, in the manufacturing process, an oxide film (silicon dioxide film) was used as the insulating film in this embodiment, but it may be a silicon nitride film. Moreover, although the thermal diffusion method was used for formation of a diffusion layer, as long as the structure of this invention, such as an ion implantation method and a spin-on method, can be formed, it is also possible to use any means.
(실험예 2)Experimental Example 2
도 5에 도시하는 구조의 태양전지(103)를 이하와 같이 하여 제작했다. 우선, CZ법으로 제작한 p형 단결정 실리콘 기판(1)(두께 250μm, 저항율 0.5Ω·cm의 갈륨도핑품)을 준비하고, 실험예 1과 동일하게 데미지층을 에칭한 후, 양면에 랜덤 텍스처 면을 형성했다. 텍스처 형성후, P2O5를 함유하는 도포제를 도포하고, 850 ℃에서 열확산을 행하고, 표면에 시트저항이 약 100Ω/□인 n형 확산층(2)을 형성했다. The
그 후, 800℃에서 파이로제닉 산화를 행하고, 더욱이, 실험예 1과 동일한 방법으로 반도체층 노출영역(5)을 형성했다. 그 후, 실험예 1과 동일한 출력취출용 전극(7,8)을 제 1 및 제 2 주표면에 각각 형성했다. 계속해서, 반사방지막을 겸한 보조 절연막(10)으로서 질화규소막을 플라즈마 CVD에 의해 형성하고, 태양전지(103)를 완성시켰다(실시예품 3). 이 때, 기판온도는 400℃로 설정하고, 막퇴적후에, 실험예 1과 동일한 수소어닐링 처리를 행했다. 이 실시예품 3에 대해서, 실험예 1과 동일하게 성능평가 시험을 행했다. 결과를 표 2에 도시한다.
Thereafter, pyrogenic oxidation was performed at 800 ° C, and the semiconductor layer exposed
이것에 의하면, 실시예품 3에서는, 상술의 실시예품 1 및 2와 비교해서 단락전류가 감소하고, 한편으로, 개방전압이 증가하고 있는 것을 알 수 있다. 단락전류가 감소한 원인은 전극폭, 전극피치가 종래방식의 것과 변하지 않았기 때문이라고 생각된다. 즉, 표 1에 도시한 실시예품 1 및 2와 비교해서 섀도잉 면적이 증가했기 때문이다. 한편, 개방전압이 증가한 이유는, 기판저항율을 2.0Ω·cm에서 0.5Ω·cm로 내렸기 때문으로 생각된다. 일반적으로 기판저항율을 내리면 역포화 전류밀도가 감소하여, 개방전압은 증가한다. 그러나, p형 기판에서 저항율이 2.0Ω·cm 정도인 경우, 광열화의 문제를 검토해 둘 필요가 있다. 광열화란, 태양전지셀에 강한 빛을 조사하면 태양전지 기판의 라이프 타임의 저하가 일어나, 충분한 변환효율을 얻을 수 없게 되는 현상이다. According to this, it turns out that in Example 3, the short circuit current reduces compared with Example 1 and 2 mentioned above, and the open circuit voltage increases. The reason why the short circuit current is reduced is considered to be that the electrode width and the electrode pitch have not changed from those of the conventional method. That is, it is because the shadowing area increased compared with Example 1 and 2 shown in Table 1. On the other hand, the reason why the open voltage increased is considered to be that the substrate resistivity was lowered from 2.0? Cm to 0.5? Cm. In general, lowering the substrate resistivity decreases the desaturation current density and increases the open circuit voltage. However, when the resistivity of the p-type substrate is about 2.0? Cm, it is necessary to examine the problem of photodeterioration. Photodegradation is a phenomenon in which when a strong light is irradiated to a solar cell, the lifetime of a solar cell substrate will fall and sufficient conversion efficiency will not be obtained.
이 광열화의 유무를 조사하기 위해서, 상기 갈륨도핑 CZ실리콘 단결정기판을 사용하여 제작한 태양전지와, 통상의 보론도핑 CZ실리콘 단결정기판(저항율 0.5Ω·cm)을 사용한 이외는 완전히 동일한 방법으로 제작한 태양전지를, 25℃에서, 상기 솔라 시뮬레이터 하에서 의사태양광을 계속 조사하여, 전류전압 특성의 광조사시간 의존성을 조사했다. 그 결과, 보론도핑 기판으로 제작된 태양전지는 의사태양광 하에서 10시간 조사하자, 1할 정도의 변환효율의 열화를 볼 수 있었다. 그것에 대해, 갈륨도핑 기판을 사용한 태양전지는, 약간의 변환효율의 변동을 볼 수 있 었지만, 열화에 상당하는 특성의 변화는 볼 수 없었다. 이와 같이, 갈륨도핑 기판을 이용함으로써 광열화의 문제는 회피할 수 있고, 개방전압과 변환효율을 개선할 수 있었다. 또한, 본 실시형태에서는 CZ법에 의한 갈륨도핑된 p형 기판을 이용했지만, 격자간 산소농도를 수 ppm이하로 한 MCZ기판, FZ기판에서도 광열화 문제는 회피가능하다. 또, n형 기판을 사용하여, 보론 등을 사용해서 p형의 이미터층을 형성해도 광열화 문제는 회피가능하다. In order to investigate the photodegradation, a solar cell manufactured using the gallium-doped CZ silicon single crystal substrate and a conventional boron-doped CZ silicon single crystal substrate (resistance of 0.5? Cm) were manufactured by the same method. One solar cell was continuously irradiated with pseudo sunlight under the solar simulator at 25 ° C. to investigate the light irradiation time dependence of the current-voltage characteristic. As a result, when the solar cell made of boron-doped substrate was irradiated under pseudo sunlight for 10 hours, the conversion efficiency of about 10% was observed. On the other hand, although the solar cell using a gallium doped board | substrate showed some fluctuation | variation in conversion efficiency, the change of the characteristic corresponded to deterioration was not seen. In this way, the problem of photodegradation can be avoided by using the gallium doped substrate, and the open voltage and the conversion efficiency can be improved. In this embodiment, a gallium-doped p-type substrate by the CZ method is used, but the problem of photodegradation can be avoided even in MCZ substrates and FZ substrates having a lattice oxygen concentration of several ppm or less. In addition, even if a p-type emitter layer is formed using an n-type substrate using boron or the like, the problem of photodegradation can be avoided.
(실험예 3)Experimental Example 3
도 6에 도시하는 태양전지(104)를 이하와 같이 하여 제작했다(또한, 도 6에서는 번잡하게 되는 것을 피하기 위해, 요철부 및 반사방지막을 도시하지 않고, 표면근방의 부분만을 도시했음). 우선, CZ법으로 제작한 p형 단결정 실리콘 기판(1)(두께 250μm, 저항율 2Ω·cm의 보론도핑품)을 준비하고, 다이서를 사용하여, 제 1 주표면에 단면이 삼각형태인 리브형상의 볼록부(45,45)를 2mm 간격으로 형성했다(볼록부(45,45) 사이의 영역은 오목부로 간주할 수 있음). 이 때, 기판(1)의 제 1 주표면으로부터 각 볼록부(45,45)의 정상까지의 높이를 약 30μm로 했다. The
다음에, 데미지층을 화학 에칭한후, 양쪽 주표면에 요철부로서, 높이 5μm 정도의 랜덤 텍스처 구조를 형성했다. 그 후, 실험예 2와 동일하게 열확산을 행하고, 표면에 시트저항이 약 100Ω/□인 n형 확산층(2)을 형성하고, 계속하여, 열산화를 행함으로써 절연막(3)으로서의 산화막을 형성했다. 그리고 제 2 주표면측에 실험예 1과 동일한 방법에 의해 에칭보호막을 형성하는 한편, 제 1 주표면에는 에 칭보호막으로서, 고무계 수지로 이루어지는 내불산 사양의 인쇄 레지스트를, 두께 20μm로 되도록 스크린 인쇄를 사용하여 도포했다. 이렇게 함으로써, 최초에 다이서로 형성한 볼록부(45,45)의 정상부(25)가 능선방향으로 주기적으로 인쇄 레지스트 표면으로부터 돌출하게 된다. Next, after chemically etching the damage layer, a random texture structure having a height of about 5 μm was formed as an uneven portion on both main surfaces. Thereafter, thermal diffusion was performed in the same manner as in Experimental Example 2, an n-
레지스트를 건조후, 10질량% 불산수용액에 기판(1)을 침지하고, 볼록부(45,45)의 정상부(25)에 반도체층 노출부(5)을 형성했다. 이어서, 용매를 사용해서 레지스트를 씻어 내린 후, 스크린 인쇄법에 의해, 제 1 주표면에는 은 페이스트를 사용하여 도 6에 도시하는 출력취출용 전극(7)의 패턴을, 제 2 주표면에는 알루미늄 페이스트를 사용하여 전면에 출력취출용 전극(8)의 패턴을 형성했다. 이 때, 제 1 주표면측의 출력취출용 전극(7)은, 볼록부(45,45)의 정상의 반도체층 노출부(5)에 겹치는 형태로 인쇄되도록, 위치맞춤할 필요가 있지만, 콘택트 폭에 대해서 전극(7)의 폭이 반도체층 노출부(5)의 폭의 10배 정도 이기 때문에, 비교적 러프하게 위치맞춤할 수 있다. 계속해서, 반사방지막으로서 TiO2막(도시 생략)을 상압 CVD에 의해 60nm의 두께로 형성하여, 태양전지(104)를 완성시켰다(실시예품 4). After drying the resist, the
이 실시예품 4의 성능평가를 실험예 1과 동일하게 행한 바, 개방전압 0.667V, 단락전류밀도 36.9mA/cm2, 필팩터 0.770, 변환효율 19.0%가 얻어지고, 종래의 스크린 인쇄/파이어스루 방식보다 특성이 향상했다.The performance evaluation of this Example 4 was carried out in the same manner as in
Claims (18)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000308516 | 2000-10-06 | ||
JPJP-P-2000-00308516 | 2000-10-06 | ||
PCT/JP2000/008486 WO2002031892A1 (en) | 2000-10-06 | 2000-11-30 | Solar cell and method of manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030036893A KR20030036893A (en) | 2003-05-09 |
KR100790956B1 true KR100790956B1 (en) | 2008-01-03 |
Family
ID=18788811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037004838A KR100790956B1 (en) | 2000-10-06 | 2000-11-30 | Solar cell and method of manufacture thereof |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP3872428B2 (en) |
KR (1) | KR100790956B1 (en) |
CN (1) | CN1284248C (en) |
TW (1) | TW480737B (en) |
WO (1) | WO2002031892A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011119910A2 (en) * | 2010-03-26 | 2011-09-29 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9673341B2 (en) | 2015-05-08 | 2017-06-06 | Tetrasun, Inc. | Photovoltaic devices with fine-line metallization and methods for manufacture |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004098113A2 (en) * | 2003-04-25 | 2004-11-11 | Flarion Technologies, Inc. | Methods and apparatus for extending mobile ip |
EP2015351A1 (en) * | 2006-05-02 | 2009-01-14 | Mimasu Semiconductor Industry Co., Ltd. | Method for manufacturing semiconductor substrate, solar semiconductor substrate, and etching liquid |
CN101017857B (en) * | 2006-05-31 | 2010-04-14 | 成都加佳好科技有限公司 | Te solar battery composed of non-planar battery chip |
JP5121203B2 (en) * | 2006-09-29 | 2013-01-16 | 三洋電機株式会社 | Solar cell module |
KR100879594B1 (en) * | 2006-12-08 | 2009-01-21 | 송청담 | Solar cell of thin amorphous sillicon film and method of making the solar cell |
MY158347A (en) | 2007-02-15 | 2016-09-30 | Massachusetts Inst Technology | Solar cells with textured surfaces |
KR20090007063A (en) * | 2007-07-13 | 2009-01-16 | 삼성에스디아이 주식회사 | Solar cell and preparing method thereof |
KR101447433B1 (en) * | 2007-12-28 | 2014-10-10 | 주성엔지니어링(주) | Wafer type Solar Cell and Method for manufacturing the same |
KR100882140B1 (en) * | 2008-03-19 | 2009-02-06 | 한국철강 주식회사 | Microcrystalline silicon solar cell and fabrication method |
US8673679B2 (en) * | 2008-12-10 | 2014-03-18 | Applied Materials Italia S.R.L. | Enhanced vision system for screen printing pattern alignment |
WO2011061693A2 (en) * | 2009-11-18 | 2011-05-26 | Solar Wind Ltd. | Method of manufacturing photovoltaic cells, photovoltaic cells produced thereby and uses thereof |
AU2010348488B2 (en) * | 2010-03-15 | 2013-06-13 | Sharp Kabushiki Kaisha | Substrate for photoelectric conversion device, photoelectric conversion device using the substrate, and method for producing the substrate and device |
US8071418B2 (en) * | 2010-06-03 | 2011-12-06 | Suniva, Inc. | Selective emitter solar cells formed by a hybrid diffusion and ion implantation process |
DE112010005695T5 (en) * | 2010-06-25 | 2013-04-25 | Mitsubishi Electric Corporation | Solar battery cell and method of manufacturing the solar battery cell |
TWI423456B (en) * | 2010-07-27 | 2014-01-11 | Au Optronics Corp | Photoelectric transducer |
TWI433341B (en) | 2010-12-29 | 2014-04-01 | Au Optronics Corp | Method of fabricating a solar cell |
US11251318B2 (en) | 2011-03-08 | 2022-02-15 | Alliance For Sustainable Energy, Llc | Efficient black silicon photovoltaic devices with enhanced blue response |
KR101423018B1 (en) * | 2012-04-25 | 2014-07-24 | 카네카 코포레이션 | Solar cell, solar cell manufacturing method, and solar cell module |
WO2014180471A1 (en) * | 2013-05-10 | 2014-11-13 | Rct Solutions Gmbh | Solar cell and method for producing same |
JP5830147B1 (en) * | 2014-09-04 | 2015-12-09 | 信越化学工業株式会社 | Solar cell and method for manufacturing solar cell |
JP6502651B2 (en) | 2014-11-13 | 2019-04-17 | 信越化学工業株式会社 | Method of manufacturing solar cell and method of manufacturing solar cell module |
TWI566424B (en) * | 2015-01-12 | 2017-01-11 | 財團法人工業技術研究院 | Optoelectronic element and solar cell employing the same |
JP6394618B2 (en) * | 2016-01-26 | 2018-09-26 | 三菱電機株式会社 | Solar cell and method for manufacturing solar cell |
CN105762076B (en) * | 2016-02-29 | 2019-01-18 | 重庆平伟实业股份有限公司 | A kind of production technology of diffused high-voltage great-current Schottky chip |
CN108987413B (en) * | 2017-06-02 | 2023-12-29 | 信越化学工业株式会社 | Substrate for semiconductor and method for manufacturing the same |
JP7362317B2 (en) * | 2019-07-02 | 2023-10-17 | 株式会社東芝 | Solar cells, laminates, multijunction solar cells, solar cell modules, and solar power generation systems |
CN112993064B (en) * | 2021-05-20 | 2021-07-30 | 浙江晶科能源有限公司 | Solar cell, preparation method thereof and photovoltaic module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206272A (en) | 1985-03-08 | 1986-09-12 | Sharp Corp | Solar cell |
JPS62237768A (en) | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | Manufacture of compound semiconductor sorar battery |
JPH05291597A (en) * | 1992-04-14 | 1993-11-05 | Toyota Motor Corp | Single crystal silicon solar cell |
JPH09199738A (en) * | 1996-01-19 | 1997-07-31 | Hitachi Ltd | Solar cell |
JPH10303443A (en) | 1997-04-23 | 1998-11-13 | Mitsubishi Electric Corp | Solar battery, manufacture thereof, and semiconductor manufacturing device |
-
2000
- 2000-11-30 TW TW089125455A patent/TW480737B/en not_active IP Right Cessation
- 2000-11-30 CN CNB008199493A patent/CN1284248C/en not_active Expired - Lifetime
- 2000-11-30 WO PCT/JP2000/008486 patent/WO2002031892A1/en active Application Filing
- 2000-11-30 KR KR1020037004838A patent/KR100790956B1/en active IP Right Grant
- 2000-11-30 JP JP2002535178A patent/JP3872428B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206272A (en) | 1985-03-08 | 1986-09-12 | Sharp Corp | Solar cell |
JPS62237768A (en) | 1986-04-08 | 1987-10-17 | Oki Electric Ind Co Ltd | Manufacture of compound semiconductor sorar battery |
JPH05291597A (en) * | 1992-04-14 | 1993-11-05 | Toyota Motor Corp | Single crystal silicon solar cell |
JPH09199738A (en) * | 1996-01-19 | 1997-07-31 | Hitachi Ltd | Solar cell |
JPH10303443A (en) | 1997-04-23 | 1998-11-13 | Mitsubishi Electric Corp | Solar battery, manufacture thereof, and semiconductor manufacturing device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011119910A2 (en) * | 2010-03-26 | 2011-09-29 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
WO2011119910A3 (en) * | 2010-03-26 | 2012-01-26 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9184314B2 (en) | 2010-03-26 | 2015-11-10 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9443994B2 (en) | 2010-03-26 | 2016-09-13 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9966481B2 (en) | 2010-03-26 | 2018-05-08 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9673341B2 (en) | 2015-05-08 | 2017-06-06 | Tetrasun, Inc. | Photovoltaic devices with fine-line metallization and methods for manufacture |
Also Published As
Publication number | Publication date |
---|---|
CN1284248C (en) | 2006-11-08 |
WO2002031892A1 (en) | 2002-04-18 |
KR20030036893A (en) | 2003-05-09 |
JP3872428B2 (en) | 2007-01-24 |
TW480737B (en) | 2002-03-21 |
JPWO2002031892A1 (en) | 2004-02-26 |
CN1454395A (en) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100790956B1 (en) | Solar cell and method of manufacture thereof | |
US8603851B2 (en) | Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions | |
JP5844797B2 (en) | Manufacturing method of solar cell | |
US9209342B2 (en) | Methods of manufacturing light to current converter devices | |
US20180190919A1 (en) | Conductive polymer/si interfaces at the backside of solar cells | |
JP4170701B2 (en) | Solar cell and manufacturing method thereof | |
US20100147368A1 (en) | Photovoltaic cell with shallow emitter | |
KR101203623B1 (en) | Solar cell and method for manufacturing the same | |
CA2683524A1 (en) | Photovoltaic cell with shallow emitter | |
EP2538447B1 (en) | Solar cell and method for manufacturing the same | |
US20130048073A1 (en) | Solar battery cell and method of manufacturing the solar battery cell | |
KR101878397B1 (en) | Solar cell and method for fabricating the same | |
KR101699312B1 (en) | Solar cell and manufacturing method thereof | |
JP5882573B2 (en) | Solar cell and manufacturing method thereof | |
KR101714779B1 (en) | Solar cell and manufacturing method thereof | |
JP2001203376A (en) | Solar cell | |
KR101622088B1 (en) | Solar cell | |
KR20140003669A (en) | Solar cell and manufacturing method thereof | |
KR20140093382A (en) | Method for manufacturing solar cell | |
KR101579321B1 (en) | Method for manufacturing solar cell | |
KR101276884B1 (en) | Solar cell and method for manufacturing the same | |
KR20160034062A (en) | Solar cell and method for manufacturing the same | |
KR20150061169A (en) | Solar cell and method for manufacturing the same | |
KR20150011119A (en) | Method for manufacturing solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151201 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161129 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 12 |