KR100785174B1 - 액정 표시 장치의 룩 업 테이블용 롬 - Google Patents

액정 표시 장치의 룩 업 테이블용 롬 Download PDF

Info

Publication number
KR100785174B1
KR100785174B1 KR1020060027136A KR20060027136A KR100785174B1 KR 100785174 B1 KR100785174 B1 KR 100785174B1 KR 1020060027136 A KR1020060027136 A KR 1020060027136A KR 20060027136 A KR20060027136 A KR 20060027136A KR 100785174 B1 KR100785174 B1 KR 100785174B1
Authority
KR
South Korea
Prior art keywords
code
gamma data
selector
value
selecting
Prior art date
Application number
KR1020060027136A
Other languages
English (en)
Other versions
KR20070096514A (ko
Inventor
이형균
김천홍
변창수
김승수
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020060027136A priority Critical patent/KR100785174B1/ko
Publication of KR20070096514A publication Critical patent/KR20070096514A/ko
Application granted granted Critical
Publication of KR100785174B1 publication Critical patent/KR100785174B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/304—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl halide (co)polymers, e.g. PVC, PVDC, PVF, PVDF
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/022—Non-woven fabric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/024—Woven fabric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 'n'비트의 비디오 입력신호를 감마 보정된 'n+2'비트의 비디오 신호로 바꾸는 액정 표시 장치의 룩 업 테이블용 롬을 개시한다. 이 장치는, 10비트의 디지털 비디오 신호(B0~B9)가 입력될 경우, 1024개의 그레이 블럭(GR0~GR1023)에 감마 보정된 12비트의 비디오 신호(D0~D11)를 각각 저장한 후, 입력되는 10비트의 비디오 신호(B0~B9)의 최상위 비트에서부터 차례로 5비트(B0~B4), 3비트(B5~B7), 및 2비트(B8,B9)씩 나누어 디코딩한 값들에 대응되게 1024개의 그레이 블럭(GR0~GR1023)을 그룹화함으로써, 1024개의 그레이 블럭(GR0~GR1023) 중 해당 디코딩 값에 의해 최종적으로 하나의 그레이 블럭이 선택되어 선택된 그레이 블럭에 저장된 12비트의 비디오 신호(D0~D11)를 출력함을 특징으로 한다.

Description

액정 표시 장치의 룩 업 테이블용 롬{LOOK-UP TABLE ROM FOR LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 따른 룩 업 테이블용 롬을 설명하기 위한 블럭도.
도 2는 도 1의 어드레스 디코더(10)를 설명하기 위한 블럭도.
도 3은 도 2의 컬럼 디코더(11)의 구조를 나타내는 회로도.
도 4는 도 1의 노아 롬(20)의 구조를 나타내는 회로도.
도 5는 본 발명의 실시 예에 따른 룩 업 테이블용 롬을 설명하기 위한 블럭도.
도 6은 도 5의 그레이 블럭(GR0)의 구조를 나타내는 회로도.
도 7은 도 5의 전달부(201)의 구조를 나타내는 회로도.
본 발명은 액정 표시 장치에 관한 것으로, 특히 'n'비트의 비디오 입력신호를 감마 보정된 'n+2'비트의 비디오 신호로 바꾸는 액정 표시 장치의 룩 업 테이블용 롬에 관한 것이다.
일반적으로, 룩 업 테이블(Look-up table : LUT, 이하 'LUT'라 함)용 롬 (Read Only Memory : ROM)은 'n'비트의 비디오 입력신호를 감마 보정된 'n+2'비트의 비디오 신호로 바꾸는 역할을 한다.
이는, 순환 구조의 디지털 아날로그 컨버터(Cyclic Digital to Analog Converter)가 선형적인 출력전압 특성을 가지므로, 감마 보정된 출력전압을 얻기 위해서 'n'비트의 비디오 신호보다 2비트 많은 비디오 입력신호가 필요하기 때문이다. 즉, 2n+2개의 선형 출력전압 중 데이터 매핑(mapping)에 의해 2n개의 감마 보정된 출력전압이 사용되는 것이다.
이러한 LUT용 롬은 도 1에 도시된 바와 같이, 어드레스 디코더(10)와 노아 롬(20)을 포함한다.
이때, 10비트의 해상도를 갖는 구동 드라이버일 경우, 어드레스 디코더(10)는 10비트의 디지털 비디오 신호(B0~B9)를 디코딩하여서 1024개의 주소(ADDER0~ADDER1023)에 저장시킨다.
그리고, 노아 롬(20)에는 1024개의 주소(ADDER0~ADDER1023)에 따라 감마 보정된 12비트의 비디오 디지털 데이터(D0~D11)가 저장되어 있으며, 어드레스 디코더(10)에서 1024개의 주소(ADDER0~ADDER1023) 중 하나를 온시킴에 따라 해당 비디오 디지털 데이터(D0~D11)가 출력된다.
구체적으로, 어드레스 디코더(10)는 도 2에 도시된 바와 같이, 컬럼 디코더(11)를 통하여 상위 5비트의 디지털 비디오 신호(B0~B4)를 디코딩하여 32개의 출력 신호(COUT1~COUT32)를 컬럼 라인(CL)으로 출력하고, 로우 디코더(12)를 통하여 하 위 5비트의 디지털 비디오 신호(B5~B9)를 디코딩하여 32개의 출력 신호(ROUT1~ROUT32)를 로우 라인(RL)으로 출력한다.
이때, 컬럼 디코더(11)는 로우 디코더(12)와 동일한 구조로 이루어지며, 일 예로서 도 3에 도시된 바와 같이, 컬럼 디코더(11)는 8개의 노아 게이트(NOR1~NOR8), 5개의 인버터(INV1~INV5), 및 33개의 낸드 게이트(NAND1~NAND33)로 구성될 수 있다.
즉, 도 3의 컬럼 디코더(11)는 8개의 노아 게이트(NOR1~NOR8)를 통하여 4비트의 디지털 비디오 신호(B0~B3)와 4개의 인버터(INV1~INV4)에 의해 반전된 신호(B0_B~B3_B)를 각각 노아 조합하고, 1개의 인버터(INV5)를 통하여 1비트의 디지털 비디오 신호(B4)를 반전한다.
이후, 33개의 낸드 게이트(NAND1~NAND33)는 8개의 노아 게이트(NOR1~NOR8)에서 노아 조합된 신호, 1비트의 디지털 비디오 신호(B4), 및 1개의 인버터(INV5)에서 반전된 신호를 각각 낸드 조합하여 32개의 출력 신호(COUT1~COUT32)를 컬럼 라인(CL)으로 출력한다.
이와 마찬가지로, 로우 디코더(12)는 5비트의 디지털 비디오 신호(B5~B9)를 디코딩하여 32개의 출력 신호(ROUT1~ROUT32)를 로우 라인(RL)으로 출력하고, 이후, 출력부(13)는 다수의 노아 게이트(NOR)를 통하여 출력 신호(COUT1~COUT32)와 출력 신호(ROUT1~ROUT32)를 각각 노아 조합하여 1024개의 주소(ADDER0~ADDER1023)를 지정한다.
그런 다음, 노아 롬(20)은 도 4에 도시된 바와 같이, 어드레스 디코더(10)에 서 지정된 1024개의 주소(ADDER0~ADDER1023)에 따라 워드 라인(WL0~WL1023) 중 하나가 선택되어서 12비트의 데이터(D0~D11)를 비트 라인(BL)으로 출력한다.
즉, 노아 롬(20)은 어드레스 디코더(10)에 의해 1024개의 주소(ADDER0~ADDER1023) 중 하나에 하이가 입력되면, 해당 워드 라인(예컨데 WL1)에 연결된 NMOS 트랜지스터(N1)가 턴 온되어서 로우 레벨의 신호를 비트 라인(BL0)으로 전달하고, 나머지 비트 라인들(BL1~BL11)에 턴 온 상태의 PMOS 트랜지스터들(P2~P12)에 의해 하이 레벨의 신호가 전달된다.
이와 같이, 종래의 LUT용 롬은 어드레스 디코더(10)와 노아 롬(20)을 이용하여 'n'비트의 비디오 입력신호를 감마 보정된 'n+2'비트의 비디오 신호로 바꾸어 출력한다.
이때, 10비트의 해상도를 갖는 구동 드라이버일 경우, 어드레스 디코더(10)에서는 10비트의 디지털 비디오 신호(B0~B9)를 디코딩하여 1024개의 주소(ADDER0~ADDER1023)에 입력하기 위해 4564개의 MOS 트랜지스터가 필요하고, 노아 롬(20)에서는 1024개의 주소(ADDER0~ADDER1023)에 따라 감마 보정된 12비트의 비디오 디지털 데이터(D0~D11)를 출력하기 위해 6204개의 MOS 트랜지스터가 필요하다.
즉, 종래의 LUT용 롬은 입력되는 비디오 신호의 비트가 늘어날수록 필요한 MOS 트랜지스터의 수가 기하급수적으로 늘어나며, 이러한 MOS 트랜지스터 수의 증가로 인하여 구동 드라이버에서 LUT용 롬이 차지하는 면적이 증가할 뿐만 아니라, 구동 드라이버 칩에 집적하지 못할 수도 있는 문제점이 있다.
따라서, 본 발명의 목적은 LUT용 롬에 사용되는 MOS 트랜지스터 수의 줄여서 구동 드라이버에서 LUT용 롬이 차지하는 면적을 줄이기 위함이다.
상기한 바와 같은 목적을 달성하기 위한 룩 업 테이블용 롬은, m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 최소한 한번 이상의 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함함을 특징으로 한다.
상기 구성에서, 상기 제 1 코드와 상기 제 2 코드는 외부로부터 제공되는 코드의 상위 비트들과 하위 비트들로 구분하여 생성됨이 바람직하다.
상기 구성에서, 상기 제 2 코드는 상기 선택 과정에 대응되는 수로 분할됨이 바람직하다.
상기 구성에서, 상기 감마 데이터는 2A(A는 1이상의 자연수)이상의 개수로 상기 제 1 선택부에 저장되고, 상기 제 1 코드와 상기 제 2 코드의 각 비트 수의 합은 상기 A보다 같거나 크도록 설정됨이 바람직하다.
상기 구성에서, 상기 감마 데이터는 상기 제 1 코드와 상기 제 2 코드의 각 비트 수의 합보다 2비트 많음이 바람직하다.
상기 구성에서, 상기 n개의 감마 데이터를 갖는 상기 그룹은 상기 제 1 코드의 값의 개수와 동일한 수의 제 1 스위칭 수단으로 구성됨이 바람직하다.
상기 구성에서, 상기 각 제 1 스위칭 수단은, 상기 제 1 코드의 값에 의해 전원 전압 크기의 하이 레벨의 값을 상기 n개의 감마 데이터 중 일부로 출력하는 제 1 MOS 트랜지스터; 및 상기 제 1 코드의 값에 의해 접지 전압 크기의 로우 레벨의 값을 상기 n개의 감마 데이터 중 나머지 일부로 출력하는 제 2 MOS 트랜지스터;로 구성됨이 바람직하다.
상기 구성에서, 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹은 상기 제 2 코드의 값의 개수와 동일한 수의 제 2 스위칭 수단으로 구성됨이 바람직하다.
상기 구성에서, 상기 각 제 2 스위칭 수단은 상기 제 2 코드의 값에 의해 상기 n개의 감마 데이터 중 어느 하나를 전달하는 다수의 MOS 트랜지스터로 구성됨이 바람직하다.
상기 구성에서, 상기 제 1 선택부는 상기 제 1 코드를 25개로 설정하여 상기 미리 정의된 특정 그룹을 선택하며, 상기 제 2 선택부는 상기 제 2 코드를 23개와 22개로 나누어 상기 선택 과정을 두 번 수행함이 바람직하다.
상기 구성에서, 상기 m개의 감마 데이터가 룩 업 테이블을 이루고, 상기 m개는 212에 해당함이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
본 발명의 실시 예로서 도 5의 블럭도가 개시되며, 실시 예는 10비트의 디지털 비디오 신호(B0~B9)가 입력될 경우, 1024개의 그레이 블럭(GR0~GR1023)에 감마 보정된 12비트의 비디오 신호(D0~D11)를 각각 저장한 후, 입력되는 10비트의 비디오 신호(B0~B9)의 최상위 비트에서부터 차례로 5비트(B0~B4), 3비트(B5~B7), 및 2비트(B8,B9)씩 나누어 디코딩한 값들에 대응되게 1024개의 그레이 블럭(GR0~GR1023)을 그룹화함으로써, 1024개의 그레이 블럭(GR0~GR1023) 중 해당 디코딩 값에 의해 최종적으로 하나의 그레이 블럭이 선택되어 선택된 그레이 블럭에 저장된 12비트의 비디오 신호(D0~D11)를 출력한다.
구체적으로, 도 5의 실시 예는 10비트의 디지털 비디오 신호(B0~B9)가 입력되는 경우, 감마 보정된 12비트의 비디오 신호(D0~D11)를 각각 저장하고 있는 1024개의 그레이 블럭(GR0~GR1023)을 32개의 그레이 그룹(101~132)으로 나눈 뒤, 입력된 10비트의 디지털 비디오 신호(B0~B9) 중 상위 5비트(B0~B4)를 디코딩한 코드의 값(DEC1<0:31>)에 따라 하나의 그룹을 선택하는 선택부(100), 입력된 10비트의 디지털 비디오 신호(B0~B9) 중 중간 3비트(B5~B7)를 디코딩한 코드의 값(DEC2<0:7>)에 따라 선택된 그레이 그룹 중 4개의 그레이 블럭에 저장된 12비트의 비디오 신호(D0~D11)를 전달하는 선택부(200), 및 입력된 10비트의 디지털 비디오 신호(B0~B9) 중 하위 2비트(B8~B9)를 디코딩한 코드의 값(DEC3<0:3>)에 따라 선택된 4개의 그레이 블럭 중 하나의 그레이 블럭에 저장된 12비트의 비디오 신호(D0~D11)를 출력하 는 선택부(300)를 포함한다.
선택부(100)는 10비트의 디지털 비디오 신호(B0~B9) 중 상위 5비트(B0~B4)를 디코딩한 코드의 값들(DEC1<0:31>)에 대응되는 32개의 그레이 그룹(101~132)으로 구성되며, 각 그레이 그룹(예컨데 101)은 32개의 그레이 블럭(예컨데 GR0~GR31)을 포함하고 있다.
그리고, 각 그레이 그룹(101~132)은 10비트의 디지털 비디오 신호(B0~B9)를 감마 보정한 12비트의 비디오 신호(D0~D11)를 각각 저장하고 있으며, 코드의 값(DEC1<0:31>)에 따라 상위 5비트(B0~B4) 중 하나의 그룹을 선택하여 선택된 그룹에 저장된 12비트의 비디오 신호(D0~D11)를 선택부(200)로 전달한다.
이때, 그레이 그룹(101)에 구비된 그레이 블럭(GR0)은 도 6에 도시된 바와 같이, 코드의 값(DEC1<0>)에 따라 턴 온 여부가 결정되어 전원 전압(VDD)을 선택적으로 제공하는 PMOS 트랜지스터(P13), 코드의 값(DEC1<0>)에 해당하는 논리 레벨을 가진 신호를 반전하는 인버터(INV2), 및 인버터의 출력 신호에 따라 턴 온 여부가 결정되어 접지 전압(GND)을 선택적으로 제공하는 NMOS 트랜지스터(N2)로 구성된다.
이와 같은 구성을 갖는 그레이 블럭(GR0)은 10비트의 디지털 비디오 신호(B0~B9) 중 상위 5비트(B0~B4)를 디코딩한 코드의 값이 코드값(DEC1<0>)에 해당되는 경우, PMOS 트랜지스터(P13)와 NMOS 트랜지스터(N2)가 턴 온됨에 따라 저장된 12비트의 비디오 신호(D0~D11)를 출력한다.
그리고, 나머지 그레이 블럭(GR1~GR1023)은 그레이 블럭(GR0)과 동일한 구성을 가지며, 선택부(100)에 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 상위 5비트(B0~B4)를 디코딩한 코드의 값이 코드값(DEC1<0>)에 해당하는 경우, 그레이 그룹(101)에 저장된 12비트의 비디오 신호(D0~D11)만이 출력된다.
즉, 선택부(100)는 10비트의 디지털 비디오 신호(B0~B9) 중 상위 5비트(B0~B4)를 디코딩한 신호를 입력받는 32개의 그레이 그룹(101~132)을 구비하며, 디코더부(100)에 입력되는 상위 5비트(B0~B4)를 디코딩한 코드의 값이 코드값(DEC1<0>)에 해당하는 경우, 그레이 그룹(101)에 구비된 그레이 블럭(GR0~GR31)에는 로우 레벨의 신호가 입력되어 그레이 블럭(GR0~GR31)에 저장된 12비트의 비디오 신호(D0~D11)가 각각 출력된다.
이후, 선택부(200)는 선택된 32개의 그레이 블럭(예컨데 GR0~GR31)에서 각각 출력되는 12비트 비디오 신호(D0~D11)를 입력받으며, 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 중간 3비트(B5~B7)를 디코딩한 코드의 값(DEC2<0:7>)에 의해 32개의 그레이 블럭(예컨데 GR0~GR31) 중 8개의 그레이 블럭(예컨데 GR0~GR7)에서 각각 출력되는 12비트 비디오 신호(D0~D11)를 선택부(300)로 전달한다.
이때, 선택부(200)는 선택부(100)에 의해 선택된 32개의 그레이 블럭(예컨데 GR0~GR31)에서 각각 출력되는 12비트 비디오 신호(D0~D11) 중 4개의 그레이 블럭(예컨데 GR0~GR3)에서 각각 출력되는 12비트 비디오 신호(D0~D11)를 선택하여 선택부(300)로 전달하는 전달 그룹(210~280)으로 구성되며, 각 전달 그룹(210~280)은 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 중간 3비트(B5~B7)를 디코딩한 코드의 값(DEC2<0:7>) 중 어느 하나를 공통으로 입력받는 4개의 전달부(211~214)로 구성된다.
일 예로, 전달부(211)는 도 7에 도시된 바와 같이, 선택부(100)에 의해 선택된 32개의 그레이 블럭(GR0~GR31) 중 4개의 그레이 블럭(GR0~GR3)에서 출력되는 12비트 비디오 신호(D0~D11) 중 어느 하나를 입력받으며, 코드의 값(DEC2<0>)에 따라 입력된 12비트 비디오 신호(D0~D11)의 출력 여부를 결정하는 NMOS 트랜지스터(N3~N14)들로 구성된다.
이와 같은 구성을 갖는 전달부(211)는 선택부(200)에 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 중간 3비트(B5~B7)를 디코딩한 코드의 값이 코드값(DEC1<0>)에 해당하는 경우, NMOS 트랜지스터(N3~N14)들이 턴 온됨에 따라 4개의 그레이 블럭(GR0~GR3) 중 어느 하나에서 출력되는 12비트 비디오 신호(D0~D11)를 선택부(300)로 전달한다.
그리고, 나머지 전달 그룹(202~208)은 전달 그룹(201)과 동일한 구성을 가지며, 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 중간 3비트(B5~B7)를 디코딩한 코드의 값들(DEC2<1:7>)을 각각 입력받아서 28개의 그레이 블럭(GR4~GR31) 중 어느 4개에서 출력되는 12비트 비디오 신호(D0~D11)의 전달 여부를 결정한다.
그 후, 선택부(300)는 전달된 12비트 비디오 신호(D0~D11)들을 입력받으며, 입력되는 10비트의 디지털 비디오 신호(B0~B9) 중 하위 2비트(B8,B9)를 디코딩한 코드의 값(DEC3<0:4>)에 의해 4개의 그레이 블럭(예컨데 GR0~GR3) 중 하나의 그레이 블럭(예컨데 GR0)에서 제공되는 12비트 비디오 신호(D0~D11)를 출력한다.
이때, 선택부(300)는 선택부(200)에 의해 제공된 4개의 그레이 블럭(예컨데 GR0~GR3)에서 각각 출력되는 12비트 비디오 신호(D0~D11) 중 하나를 선택하는 전달 부(301~304)로 구성되며, 각 전달부(301~304)는 마찬가지로 도 7과 같이 구성될 수 있다.
즉, 선택부(300)는 10비트의 디지털 비디오 신호(B0~B9) 중 하위 2비트(B8,B9)를 디코딩한 신호에 대응되는 4개의 전달부(301~304)를 구비하며, 선택부(300)에 입력되는 하위 2비트(B8,B9)를 디코딩한 코드의 값이 코드값(DEC3<0>)에 해당되는 경우, 전달부(301)에 구비된 NMOS 트랜지스터들(도시되지 않음)이 턴 온되어 하나의 그레이 블럭(GR0)에서 제공되는 12비트 비디오 신호(D0~D11)가 출력된다.
이상에서 살펴본 바와 같이, 본 발명의 실시 예는 총 3172개의 MOS 트랜지스터를 사용하여 10비트의 비디오 신호(B0~B9)를 감마 보정된 12비트의 비디오 신호(D0~D11)로 바꿀 수 있으며, 이는, 종래보다 약 1/3의 MOS 트랜지스터만을 이용하여 감마 보정된 12비트의 비디오 신호(D0~D11)로 바꿀 수 있는 효과가 있다.
즉, 10비트의 비디오 신호(B0~B9)가 입력되는 경우, 본 발명의 실시 예는 선택부(100)에서 상위 5비트의 비디오 신호(B0~B4)를 디코딩하기 위한 69개의 인버터와 32개의 낸드 게이트를 구비하고, 디코딩한 코드의 값(DEC1<0:31>)에 따라 저장된 12비트의 비디오 신호(D0~D11)를 선택적으로 출력하기 위한 1024개의 PMOS 트랜지스터, 1024개의 NMOS 트랜지스터, 및 32개의 인버터를 구비한다. 이때, 인버터는 디코딩한 코드의 값(DEC1<0:31>)을 반전하여 NMOS 트랜지스터로 전달하는데 이용되므로, 각 그레이 그룹(101~132)마다 하나씩 구비된다.
그리고, 본 발명의 실시 예는 선택부(200)에서 중간 3비트의 비디오 신호 (B5~B7)를 디코딩하기 위한 19개의 인버터와 8개의 낸드 게이트를 구비하며, 디코딩한 코드의 값(DEC2<0:7>)에 따라 선택부(100)에서 제공된 12비트의 비디오 신호(D0~D11)를 선택적으로 전달하기 위한 384개의 NMOS 트랜지스터를 구비한다.
아울러, 본 발명의 실시 예는 선택부(300)에서 하위 2비트의 비디오 신호(B8,B9)를 디코딩하기 위한 10개의 인버터와 4개의 낸드 게이트를 구비하며, 디코딩한 코드의 값(DEC3<0:3>)에 따라 선택부(200)에서 제공된 12비트의 비디오 신호(D0~D11)를 선택적으로 출력하기 위한 48개의 NMOS 트랜지스터를 구비한다.
이와 같이, 본 발명의 실시 예는 입력되는 10비트의 비디오 신호를 적절히 나누어 디코딩함으로써, 도 1에 도시된 어드레스 디코더(10)의 노아 게이트들과 노아 롬(20)에 반복되어 사용되는 MOS 트랜지스터용 스위치들을 사용하지 않고 LUT용 롬을 구현할 수 있다.
즉, 본 발명의 실시 예는 입력되는 비디오 신호가 n비트를 갖는 경우, 상기한 바와 같은 방법으로 입력되는 n비트의 비디오 신호를 적절히 나누어 디코딩하는 것이 가능하며, 이에 따라 입력되는 비디오 신호의 비트 수의 증가에 따른 MOS 트랜지스터 수의 증가를 최소한으로 줄일 수 있는 효과가 있다.
따라서, 본 발명의 실시 예는 입력되는 n비트의 비디오 신호를 적절히 나누어 디코딩함에 따라 종래보다 적은 소자로 LUT용 롬을 구현함으로써, LUT용 롬이 차지하는 면적이 줄어들고 비용 소모도 줄어드는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (11)

  1. 삭제
  2. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 제 1 코드와 상기 제 2 코드는 외부로부터 제공되는 코드의 상위 비트들과 하위 비트들로 구분하여 생성됨을 특징으로 하는 룩 업 테이블용 롬.
  3. 제 2 항에 있어서,
    상기 제 2 코드는 상기 선택 과정에 대응되는 수로 분할됨을 특징으로 하는 룩 업 테이블용 롬.
  4. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 감마 데이터는 2A(A는 1이상의 자연수)이상의 개수로 상기 제 1 선택부에 저장되고, 상기 제 1 코드와 상기 제 2 코드의 각 비트 수의 합은 상기 A보다 같거나 크도록 설정됨을 특징으로 하는 룩 업 테이블용 롬.
  5. 제 4 항에 있어서,
    상기 감마 데이터는 상기 제 1 코드와 상기 제 2 코드의 각 비트 수의 합보다 2비트 많음을 특징으로 하는 룩 업 테이블용 롬.
  6. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 n개의 감마 데이터를 갖는 상기 그룹은 상기 제 1 코드의 값의 개수와 동일한 수의 제 1 스위칭 수단으로 구성됨을 특징으로 하는 룩 업 테이블용 롬.
  7. 제 6 항에 있어서,
    상기 각 제 1 스위칭 수단은,
    상기 제 1 코드의 값에 의해 전원 전압 크기의 하이 레벨의 값을 상기 n개의 감마 데이터 중 일부로 출력하는 제 1 MOS 트랜지스터; 및
    상기 제 1 코드의 값에 의해 접지 전압 크기의 로우 레벨의 값을 상기 n개의 감마 데이터 중 나머지 일부로 출력하는 제 2 MOS 트랜지스터;로 구성됨을 특징으로 하는 룩 업 테이블용 롬.
  8. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹은 상기 제 2 코드의 값의 개수와 동일한 수의 제 2 스위칭 수단으로 구성됨을 특징으로 하는 룩 업 테이블용 롬.
  9. 제 8 항에 있어서,
    상기 각 제 2 스위칭 수단은 상기 제 2 코드의 값에 의해 상기 n개의 감마 데이터 중 어느 하나를 전달하는 다수의 MOS 트랜지스터로 구성됨을 특징으로 하는 룩 업 테이블용 롬.
  10. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 제 1 선택부는 상기 제 1 코드를 25개로 설정하여 상기 미리 정의된 특정 그룹을 선택하며, 상기 제 2 선택부는 상기 제 2 코드를 23개와 22개로 나누어 상기 선택 과정을 두 번 수행함을 특징으로 하는 룩 업 테이블용 롬.
  11. m(m은 2이상의 자연수)개의 감마 데이터를 저장하고, 외부로부터 제공되는 제 1 코드 및 제 2 코드의 값 중 제 1 코드의 값에 의해서 n(n은 m보다 작은 자연수)개의 감마 데이터를 갖도록 미리 정의된 특정 그룹을 선택하여 출력하는 제 1 선택부; 및 외부로부터 제공되는 제 2 코드의 값에 의해서, 상기 제 1 선택부에서 출력되는 상기 n개의 감마 데이터를 갖는 상기 그룹을 상기 n보다 적은 수의 감마 데이터를 갖는 서브 그룹으로 정의하고 택일하는 선택 과정을 거쳐서, 최종적으로 하나의 감마 데이터를 출력하는 제 2 선택부;를 포함하며, 상기 m개의 감마 데이터가 룩 업 테이블을 이루고, 상기 m개는 212에 해당함을 특징으로 하는 룩 업 테이블용 롬.
KR1020060027136A 2006-03-24 2006-03-24 액정 표시 장치의 룩 업 테이블용 롬 KR100785174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027136A KR100785174B1 (ko) 2006-03-24 2006-03-24 액정 표시 장치의 룩 업 테이블용 롬

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027136A KR100785174B1 (ko) 2006-03-24 2006-03-24 액정 표시 장치의 룩 업 테이블용 롬

Publications (2)

Publication Number Publication Date
KR20070096514A KR20070096514A (ko) 2007-10-02
KR100785174B1 true KR100785174B1 (ko) 2007-12-11

Family

ID=38803343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027136A KR100785174B1 (ko) 2006-03-24 2006-03-24 액정 표시 장치의 룩 업 테이블용 롬

Country Status (1)

Country Link
KR (1) KR100785174B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431130B1 (ko) * 2008-03-14 2014-08-19 엘지디스플레이 주식회사 액정표시장치의 색 보정방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092562A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 액정 표시 장치 및 그 구동 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092562A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 액정 표시 장치 및 그 구동 장치

Also Published As

Publication number Publication date
KR20070096514A (ko) 2007-10-02

Similar Documents

Publication Publication Date Title
JP4639153B2 (ja) ディジタル・アナログ変換器
KR100691362B1 (ko) 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버
CN100524398C (zh) 适用于显示器应用的参考电压发生器
US7728807B2 (en) Reference voltage generator for use in display applications
JP4721763B2 (ja) Ｄ／ａ変換回路、ディスプレイドライバ、及び表示装置
JP5373680B2 (ja) デジタルアナログ変換回路とデータドライバ及び表示装置
JP2008160782A (ja) デジタル・アナログコンバータ
KR20100011285A (ko) 프리 디코더를 구비하는 디스플레이 구동회로 및 그구동방법
US7570276B2 (en) Display driver circuit and drive method thereof
KR101514965B1 (ko) 데이터 드라이버 및 이를 포함하는 디스플레이 장치
KR100833629B1 (ko) 피크 전류를 줄일 수 있는 영상 데이터 구동 장치와 방법
KR100785174B1 (ko) 액정 표시 장치의 룩 업 테이블용 롬
US20070200816A1 (en) Decoder circuit having level shifting function and liquid crystal drive device using decoder circuit
US20090212820A1 (en) Decoder circuit, decoding method, output circuit, electro-optical device, and electronic instrument
JP5627085B2 (ja) レベルシフタを備える半導体装置、ディスプレイ装置及びその動作方法
US9633591B2 (en) Digital-to-analog converter, programmable gamma correction buffer circuit and display apparatus
US10872572B2 (en) Gate driving circuit and method for controlling the same, and display apparatus
KR20070048898A (ko) 액정 표시 장치의 구동 장치에서의 디코더 및 상기디코더를 포함하는 액정 표시 장치의 구동 장치
JP2005301209A (ja) 薄膜トランジスタ液晶ディスプレイのゲートドライバ回路
KR20050081608A (ko) 칩 면적이 작고 전류소모도 작은 평면 패널 소오스드라이버의 멀티 레벨 쉬프터 회로
KR101201141B1 (ko) 디지털-아날로그 컨버터
TWI438758B (zh) 灰階電壓解碼器以及包含該解碼器的數位至類比轉換器
US20150170586A1 (en) Data driver and display device
JP2009516865A (ja) 平板表示装置に用いられるデコード回路
KR100840378B1 (ko) 시분할 소스 구동회로 및 시분할 소스 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12