CN100524398C - 适用于显示器应用的参考电压发生器 - Google Patents

适用于显示器应用的参考电压发生器 Download PDF

Info

Publication number
CN100524398C
CN100524398C CNB2006100550350A CN200610055035A CN100524398C CN 100524398 C CN100524398 C CN 100524398C CN B2006100550350 A CNB2006100550350 A CN B2006100550350A CN 200610055035 A CN200610055035 A CN 200610055035A CN 100524398 C CN100524398 C CN 100524398C
Authority
CN
China
Prior art keywords
digital
voltage
data value
group
analog converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100550350A
Other languages
English (en)
Other versions
CN1825403A (zh
Inventor
谢楚贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN1825403A publication Critical patent/CN1825403A/zh
Application granted granted Critical
Publication of CN100524398C publication Critical patent/CN100524398C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种多值参考电压发生器包括：接口控制器、N个m比特寄存器构成的第一库和N个m比特寄存器构成的第二库。第一复用器具有与第一和第二寄存器库的输出相连的输入。m比特数模转换器(DAC)具有与第一复用器的输出相连的m比特并行输入。模拟解复用器具有与m比特DAC的模拟输出相连的输入。第一组N个电压存储器件中的各电压存储器件连接到模拟解复用器的相应输出。相似的是，第二组N个电压存储器件中的各电压存储器件连接到模拟解复用器的相应输出。另外N个复用器各自具有与第一组的电压存储器件中相应一个的输出相连的第一输入以及与第二组的电压存储器件中相应一个的输出相连的第二输入。N个输出缓冲器各具有与另外N个复用器的相应一个的输出相连的输入以及用于驱动列驱动器的输出。

Description

适用于显示器应用的参考电压发生器
优先权要求
本申请要求下列专利申请的优先权：由Chor Yin Chia在2006年2月1日提交申请的、专利号为11/344,899的美国专利申请；由Chor Yin Chia在2005年8月19日提交申请的、专利号为11/204,480的美国专利申请；由Chor Yin Chia在2005年2月25日提交申请的、专利号为11/344,899的美国临时专利申请。
技术领域
本发明的实施例涉及集成电路领域，尤其涉及在显示器(例如，LCD)应用方面很有用的电压发生器。
背景技术
在常规的平板显示系统中，比如液晶显示器(LCD)系统，各像素或元件的亮度是由晶体管控制的。有源矩阵显示器包括由排列在多行和多列中的晶体管(例如，薄膜晶体管)构成的一种点阵。列线路耦合到与各列中的各个晶体管相关联的漏极或源极。行线路耦合到与各行中的晶体管相关联的各个栅极。通过将栅极控制信号提供给行线路，该栅极控制信号便使该行中的各个晶体管导通，从而激活一行晶体管。然后，该行中各个被激活的晶体管接收来自其列线路的模拟电压值，以便使其发出特定量的光。一般讲来，列驱动电路向列线路提供模拟电压，使得各像素或元件发出适合的光量。显示器的分辨率与分立的亮度等级的数目相关。对于高品质显示器而言，需要多值参考电压发生器(例如，八个或更多的电压)以便向列驱动器提供电压。
图1示出了LCD显示器102与其驱动电路的部分，包括列驱动器104和多值参考电压发生器106，多值参考电压发生器106向列驱动器104提供模拟电压。尽管图1示出了驱动器电路在逻辑上与显示器102分开，但商品化的显示器可以将显示器和驱动电路组合到单个薄的封装中。因此，在开发用于此类显示器的电路时主要考虑的是用来实现该驱动电路所需微芯片的芯片大小。成本也是需要考虑的因素。
为实现多值参考电压输出，可以使用数模转换器(DAC)来产生不同的电压。电容器可以耦合到DAC上以便暂时缓冲电压。按常规，这种多值参考电压电路可以用若干种方法来实现。其中一种方法使用如图2所示、并在下文中将给予描述的“多DAC”结构，其中N个输出信道中的每一个都使用一个单独的DAC以便驱动缓冲器。然而，DAC电路是非常大的。因此，使用这种多DAC结构时，随着输出信道的增多，芯片大小将变得很大，令人不合意。所需的是足够小的多值参考电压缓冲器以便用在平板显示器组件中。
在TFT-LCD应用中，列驱动器驱动TFT-LCD光电元件中的存储电容器。在大屏幕应用中，比如电视机和其它监视器应用，LCD显示器的色彩精度变得更为重要，因为这一点很容易被人眼察觉到。在LCD光电元件中，诸多电容器元件电压之间的任何失配都可以引起这种色彩失配。多值参考电压发生器106被用来提高精度并减小列驱动器104中DAC的失配。这种多值参考电压发生器(也被称为“参考电压发生器”、“参考电压缓冲器”或“伽马缓冲器”)在列驱动器104的电阻串中提供低阻抗抽头，由此使它们在整个显示器上匹配得更好。除了使LCD列驱动器匹配之外，参考电压发生器106还被用来实现伽马校正，以提高LCD显示器的对比度，这在下文中会给予描述。
视频卡中的数据通常是线性的。不过，监视器的输出亮度对输入数据则是非线性的。输入数据对输出亮度大体上是2.2次函数(其中，L＝V＾2.2，L＝亮度，V＝输入数据电压)。因此，为显示“正确的”亮度，该输出应该经伽马校正。例如，这一点可通过将函数L’＝L＾(1/2.5)应用于输入数据而得到实现。除了校正LCD显示器的伽马之外，伽马校正也可以延伸伽马曲线以提高显示器的对比度。
按照常规，LCD监视器具有固定的伽马响应。不过，LCD制造商正开始要实现动态的伽马控制，其中逐帧更新伽马曲线以尝试逐帧地使对比度达到最佳。这一点通常是通过逐帧估算要被显示的数据并自动调节伽马曲线来实现的，从而提供鲜明而饱满的颜色。
图2示出了常规参考电压发生器206的诸多细节，它包括接口控制208、一对寄存器库210和212、多个(即N个)m比特DAC220、以及多个(即N个)缓冲器230。
接口控制208可以实现集成电路之间(I2C)的总线接口，它是实际由两根有源导线和一个接地连接构成的双导线串行接口标准。有源导线、串行DAta(SDA)和串行Clock(SCL)都是双向的。该接口的关键优点在于，在多个器件之间进行全双工通信只需两根线路(时钟和数据)。该接口通常以相当低的速度(100kHz到400kHz)运行，同时总线上的各个集成电路都具有唯一的地址。
接口控制208接收传递给参考电压发生器206的串行数据，将显示数据的各串行m比特转换成并行数据，并将该并行数据转移到第一寄存器库210。第一寄存器库210和第二寄存器库212串行相连，使得一旦第一库210满了，第一库210中的数据可以同时地转移到第二库212。各寄存器库210可包括N个单独的m比特检测器，其中N是多值参考电压发生器206所产生的多级电压输出(OUT1-OUTN)的数目，m是各DAC 220中输入的数目。
这两个寄存器库210和212执行双重缓冲以补偿缓慢的I2C接口。更具体地讲，当N个m比特DAC正将库212中的N个m比特寄存器中的数据转换成模拟电压的同时，库210中的N个m比特寄存器正在被更新。这种体系结构的问题在于，每个输出都需要一个m比特DAC 220，由此影响了芯片的大小。如果被用于动态伽马控制，则当各DAC 220在两个伽马曲线之间切换时，它需要时间调整到稳定。在大多数近来的应用中，需要在行频和快速调整时间为500ns(其中周期约为14-20微米)的情况下切换动态伽马控制。为了处理这种切换速率，使用图2所示的体系结构会需要相对较大的晶体管(其成本相对较高)和大电流，由此使其成本和尺寸极为重要的LCD应用变得不现实。另外，对于相同的数字代码，输出电压可能会因多个DAC 220和输出缓冲器230中的失配而具有较大的偏置。
因此，提供一种包括较少的DAC在内的参考电压发生器将是有益的，由此可减小整个芯片的尺寸和成本。如果这种参考电压发生器能够以可用于行频处动态伽马控制的这样一种速率来切换，则这也是有益的。另外，使参考电压发生器内所产生的失配最小化也是有益的。
发明内容
根据本发明第一方面，提供了一种根据寄存器中存储的相同数字数据值、生成两个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：(a)把第一数字数据值存储在寄存器中；(b)基于寄存器中存储的第一数字数据值生成第一输出电压；以及(c)把寄存器中存储的第一数字数据值转换成第二数字数据值，所述第二数字数据值用于生成第二输出电压，所述第二输出电压与在步骤(b)中生成的第一输出电压在VCOM左右对称，其中步骤(c)包括通过确定所述第一数字数据值的2进制补码来把寄存器中存储的第一数字数据值转换成第二数字数据值。
根据本发明第二方面，提供了一种根据N/2个寄存器中存储的相同的N/2个数字数据值、生成N个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：(a)把第一组N/2个数字数据值存储在N/2个寄存器中；(b)基于N/2个寄存器中存储的第一组N/2个数字数据值生成第一组N/2个输出电压；以及(c)把N/2个寄存器中存储的第一组N/2个数字数据值转换成第二组N/2个数字数据值，所述第二组N/2个数字数据值用于生成第二组N/2个输出电压，所述第二组N/2个输出电压与在步骤(b)中生成的第一组N/2个输出电压在VCOM左右对称，其中步骤(c)包括通过确定存储在N/2个寄存器中的第一组N/2个数字数据值的每一个数字数据值的2进制补码来把N/2个寄存器中存储的第一组N/2个数字数据值转换成第二组N/2个数字数据值。
根据本发明第三方面，提供了一种根据寄存器中存储的相同数字数据值、生成两个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：(a)把第一数字数据值存储在寄存器中；(b)使用第一数模转换器基于寄存器中存储的第一数字数据值生成第一输出电压；以及(c)使用第二数模转换器基于寄存器中存储的第一数字数据值生成第二输出电压，所述第二输出电压与所述第一输出电压在VCOM左右对称。
根据本发明第四方面，提供了一种根据N/2个寄存器中存储的N/2个数字数据值、生成N个在中间电压VCOM左右对称的输出电压的方法，其中N是偶整数，所述方法包括：(a)把第一组N/2个数字数据值存储在N/2个寄存器中；(b)使用至少一个数模转换器基于N/2个寄存器中存储的第一组N/2个数字数据值生成第一组N/2个输出电压；以及(c)使用至少一个进一步的数模转换器基于N/2个寄存器中存储的N/2个数字数据值生成第二组N/2个输出电压，所述第二组N/2个输出电压与在步骤(b)生成的第一组N/2个输出电压在VCOM左右对称。
根据本发明的一个实施例，多值参考电压发生器包括接口控制器、由N个m比特寄存器构成的第一库(库A)以及由N个m比特寄存器构成的第二库(库B)。第一复用器具有与第一和第二寄存器库的输出相连的输入。单个m比特数模转换器(DAC)具有连接到第一复用器的输出的m比特并行输入。模拟解复用器具有与m比特DAC的模拟输出相连的输入。第一组的N个电压存储器件中的每一个电压存储器件都与模拟解复用器的相应输出相连。相似的是，第二组的N个电压存储器件中的每一个电压存储器件都与模拟解复用器的相应输出相连。另外N个解复用器中的每一个还具有与第一组中电压存储器件中相应的一个的输出相连的第一输入以及与第二组中电压存储器件中相应的一个的输出相连的第二输入。N个输出缓冲器各自具有与上述另外N个解复用器中相应的一个的输出相连的输入，并输出用于驱动列驱动器的输出。
根据本发明一实施例，当第一寄存器库中的数据被转换成模拟电压并被存储到第一组电压存储器件中的同时，第二寄存器库被写入。相似的是，当第二寄存器库中的数据被转换成模拟电压并被存储到第二组电压存储器件中的同时，第一寄存器库被写入。
根据一个实施例，基于提供给另外N个复用器的选择信号，另外N个复用器将存储在第一组电压存储器件中的模拟电压或存储在第二组电压存储器件中的模拟电压提供给N个输出缓冲器。
在一个实施例中，由接口控制器所接收的控制数据指定是否要将用于处理该控制数据的数据写入第一寄存器库或第二寄存器库。根据一个可选的实施例，不使用单个m比特DAC，而使用一对m比特DAC，这对DAC中的第一个用于将存储在第一库中的数字数据转变为模拟电压，这对DAC中的第二个用于将存储在第二库中的数字数据转变为模拟电压。
从下文的详细描述、附图和权利要求书中将会更为清楚地看到本发明另外的实施例、以及特征、方面和优点。
附图说明
图1是示出了LCD显示器及其部分驱动电路的原理方框图。
图2是详细示出了常规的参考电压发生器的原理方框图。
图3A是根据本发明一实施例的参考电压发生器的原理方框图。
图3B是根据本发明另一实施例的参考电压发生器的原理方框图。
图4用于示出根据本发明一实施例在写入操作期间的串行数据信号(SDA)。
图5用于示出根据本发明一实施例在读取操作期间的串行数据信号(SDA)。
图6是根据本发明又一个实施例的参考电压发生器的原理方框图。
具体实施方式
图3A示出了根据本发明一实施例的参考电压发生器306。所示的参考电压发生器306包括接口控制308，根据本发明一实施例接口控制308可实现I2C接口，并由此接收从具有两根有源导线的总线中过来的串行数据(SDA)和串行时钟(SCL)。所示的参考电压发生器也包括第一寄存器库310A(也被称为库A)和第二寄存器库310B(也被称为库B)，这些库彼此是并行的，而不是串行的(图2中的库210和212便是串行的)。
接口控制308也向解码器340提供输出，解码器340产生从1到N循环的输出，使得库A(或库B)中的第一个m比特寄存器接收显示数据1，第二个m比特寄存器接收显示数据2……并且第N个m比特寄存器接收显示数据N。尽管一次同时向库A和库B提供m比特，但缓冲器控制342一次只能选择一个库来实际接收该数据。如下文将要详细描述的那样，根据本发明一个实施例，一个控制比特指示是否选择库A或库B来存储该数据。尽管一次同时向库A和库B提供m比特，但是缓冲器控制342一次只能选择一个库来实际接收该数据。
如图3B所示，取代解码器340(或除了解码器340之外)，可以在接口控制308和寄存器库310A、310B之间放置数字解复用器350。该数字解复用器350将向库A(或库B)中的第一个m比特寄存器提供显示数据1，向第二个m比特寄存器提供显示数据2……并且向第N个m比特寄存器提供显示数据N。根据一个实施例，基于用来指示是库A还是库B应该存储数据的控制比特，数字解复用器350知道向哪一个库提供特定数据。或者，数字解复用器350可以一次同时向库A和库B提供数据m比特，但缓冲器控制342一次只能选择一个库来实际接收该数据。
第一和第二寄存器库310A和310B(即库A和库B)的输出被提供给复用器312，复用器312的输出驱动单个DAC 320(与多个DAC即N个DAC相对置，像图2所示的那样)。DAC 320的输出被提供给模拟解复用器322的输入处。解复用器322的输出被提供给标有VSA1到VSAN的第一组电压存储器件和标有VSB1到VSBN的第二组电压存储器件。电压存储器件324和326可以是这样一些器件，比如抽样保持、模拟存储器单元(例如，模拟非易失性存储器(ANVM)单元)等，但并不限于这些。
如下文所述，第一组电压存储器件324(VSA1到VSAN)对应于寄存器库A(310A)，第二组电压存储器件326(VSB1到VSBN)对应于寄存器库B(310B)。VSA1和VSB1的输出被提供给解复用器3281，VSA2和VSB2的输出被提供给解复用器3282……并且VSAN和VSBN的输出被提供给解复用器328N。在这种排布方式中，受库选择信号指示的复用器3281到328N被用来将存储在第一组电压存储器件324中的模拟电压或存储在第二组电压存储器件326中的模拟电压提供给输出缓冲器3301到330N，输出缓冲器3301到330N的输出被提供给一个或多个列驱动器(图3A或3B中未示出)。
复用器控制逻辑344(例如，状态机)可被用来控制复用器312和模拟解复用器322。在己授权的美国专利6,781,532中描述了复用器312、控制逻辑344、解复用器322和电压存储器件的示例性实现过程，该专利引用在此作为参考。在2002年9月5日提交的、申请号为10/236,340的美国专利(现在已得到授权)中描述了模拟解复用器322的一个特定的示例性实现方式，该专利引用在此作为参考。
图4示出了在接口控制308处接收的、来自主器件(在写入传递期间)的示例性串行数据(SDA)。图5示出了由接口控制308向主器件输出(在读取传递期间)的示例性SDA。
参照图4，根据本发明一实施例，所示的数据信号包括开始条件402、器件地址加写入比特404、确认比特406、控制数据408，确认比特406、显示数据14101到显示数据N410N(每个显示数据后都紧随一个确认比特406)以及停止条件412。器件地址可以是用于标识参考电压发生器IC的7比特的词，紧随其后的是读取/写入比特(例如，0＝写入传输，其中主站将会把数据发送给电压参考发生器以便设置或编程想要的参考电压；1＝读取传输，其中主站将会接收来自电压参考发生器的数据以便读取根据其来设置或编程电压参考值的之前的数据)。一种可用于本发明各实施例的示例性主器件包括但不限于简单的EEPROM、更为复杂的计时控制器、ASIC或FPGA。
根据本发明一实施例，控制数据408是一个字节的词，其中第一最不重要比特(LSB)表示是否有时钟延迟(例如，0＝没有时钟延迟；1＝延迟时钟3.5微秒)；第二LSB表示是写入库A还是库B(例如，0＝库A；1＝库B)；第三LSB表示是从库A中读取还是从库B中读取(例如，0＝库A；1＝库B)；第四LSB表示是使用内部振荡器还是使用外部振荡器(例如，0＝内部；1＝外部)；并且四个最重要的比特(MSB)是“不介意”。
再次参照图3A，在操作过程中，接口控制308接收来自主器件的SDA和SCL信号。最可能的情况是，这种串行数据已经过伽马校正。在写入操作过程中，该写入操作过程用来向列驱动器提供N个多级电压信号(OUT1-OUTN)，(控制数据408的)控制比特被提供给缓冲器控制342，缓冲器控制342可以从该控制比特中检测出进入的显示数据是要被存储到第一库310A还是要被存储到第二库310B中(即，在库A或库B中)。
参照图3A，接口控制308偶尔并行地向库A和库B同时提供m数据比特，但根据缓冲器控制342所作的选择，只有一个库(310A或310B)将N个显示数据的m比特存储到其N个m比特寄存器中(例如，N＝14并且m＝8)。解码器340控制所选的库A或库B内哪些m比特寄存器接受该显示数据，使得在所选的库中第一个m比特寄存器接受显示数据1，第二个m比特寄存器接受显示数据2……并且第N个m比特寄存器接受显示数据N。这样，输入的SDA信号的控制数据被用来确定，输入的显示数据(1到N)是否将会更新库A或库B。该特点能使主器件在保持库B不变的同时向库A写入或者在保持库A不变的同时向库B写入。
或者，参照图3B，接口控制308偶尔并行地向解复用器350提供m数据比特，并且解复用器350根据缓冲器控制342所作的选择将该m数据比特提供给库A或库B，这样只有一个库将N个显示数据的m比特存储在其N个m比特寄存器中(例如，N＝14，m＝8)。解复用器350控制所选库A或库B内那些m比特寄存器接受显示数据，使得在所选的库中第一个m比特寄存器接受显示数据1，第二个m比特寄存器接受显示数据2……并且第N个m比特寄存器接受显示数据N。与参照图3A所述的方式相似，输入的SDA信号的控制数据被用来确定所输入的显示数据(1到N)是否会更新库A或库B。同样，该特点能使主器件在保持库B不变的同时向库A写入或者在保持库A不变的同时向库B写入。
同时参照图3A和3B，保持不变的寄存器库被用来驱动单个DAC 320，同时另外的库获得更新。例如，当库B正在用新的显示数据来获得更新的同时，单个DAC 320将库A中的数字数据转变成模拟电压，然后带着下标A被存储到电压存储器件中(即被存储到第一组电压存储器件324中)；并且当库A正在用新的显示数据来获得更新的同时，单个DAC 320将库B中的数字数据转变成模拟电压，然后带着下标B被存储到电压存储器件中(即被存储到第二组电压存储器件326中)。
更具体地讲，复用器312一次选择要被提供给m比特DAC 320的m个输入的m比特。(根据m个输入)2＾m个不同的模拟输出之一产生于m比特DAC320D的输出处，并通过解复用器322被提供给电压存储器件之一。在任何给定时间处，受库选择信号控制的复用器3281-328N确定是将第一组电压存储器件324(即VSA1-VSAN)的模拟电压提供给输出缓冲器3301-330N，还是将第二组电压存储器件326(即VSB1-VSBN)的模拟电压提供给输出缓冲器3301-330N(这取决于实现方式，可以提供放大或可以不提供放大)，由此可用来驱动列驱动器。当第一组电压存储器件324(即VSA1-VSAN)正在更新的同时，复用器3281-328N使第二组电压存储器件326(即VSB1-VSBN)中的模拟电压要被提供给输出缓冲器3301-330N，反之亦然。
参照图3A和3B所描述的本发明的多值参考电压发生器306的优点在于，取代每个输出各使用一个DAC的情况(即，N个单独的DAC对应于N个输出)，使用单个DAC 320和多个电压存储器件，由此节省了芯片成本并减小了芯片尺寸。此外，通过使用单个DAC 320，对于特定的数字显示数据输入而言，DAC320将不会引起任何失配(不过，如果输出缓冲器330并不匹配的话，则仍然会有某些失配存在)。另外，在库A和库B之间切换的调整时间只受输出缓冲器330的调整时间限制，因为模拟电压总是可以通过电压存储器件组324或326来获得。
在另一个实施例中，如图6所示，不使用单个DAC 320，而使用一对DAC320A和320B，其一与库A相关联而另外一个与库B相关联。尽管两个DAC比单个DAC的成本要高且占据更多的芯片空间，但与N个(N大于2，例如，N可以等于14)DAC相比，两个DAC成本要低且占据更少的芯片空间。
在一个实施例中，写入第一寄存器库310A(即库A)的显示数据对应于第一伽马曲线，写入第二寄存器库310B(即库B)的显示数据对应于第二伽马曲线，由此能够在两个不同的伽马曲线之间进行快速切换，例如，逐帧进行。本发明的实施例也可以用于不止一个像素(例如，一对像素)被用来显示各显示数据的词的这样一种环境中(即，以不止一种方式进行过伽马校正的相同的显示数据被用来驱动不止一个像素)。在这种环境中，各像素具有与之相关联的不同的伽马，或各像素可以具有与之相关联的逐行更新的动态伽马。
根据本发明的一个实施例，N个电压输出中的一半(例如，OUT1-OUTN/2)具有正的电压极性，另一半(例如，OUTN/2+1-OUTN)具有负的极性。例如，如果有14个电压输出(即，如果N＝14)，则OUT1-OUT7具有正的极性，并且OUT8-OUT14具有负的极性。由参考电压发生器302驱动的列驱动器在一个帧期间接收正的电压输出OUT1-OUT7，然后在下一个帧期间接收负的电压输出OUT8-OUT14，如此等等，所以像素电压每一帧都会改变极性，所以与各像素相关联的电容器不被损坏。在这种实施例中，参考电压发生器302也将输出中间的电压，称为VCOM。在各寄存器库310A和310B中，14个寄存器中的一半(其中N＝14)将存储正的显示数据，另一半将存储与第一个一半中所存储的正相反的负的数据。这将使模拟电压OUT1到OUT7与OUT8到OUT14关于VCOM完全对称。即，如果电压大于VCOM，则相对于VCOM将该电压认作正的，如果电压小于VCOM，则相对于VCOM将该电压认作负的。
根据另一个实施例，为了使各库310A和310B中的寄存器的数目减小一半，只将正的(或负的)显示数据存储到库310A和310B中，并且在库310A、310B和DAC 320之间对显示数据进行适当的数字倒置(在复用器的任一侧)。换句话说，既然模拟电压关于VCOM完全对称，那么只通过使用二进制补码这种简单算法函数，在寄存器的一半(例如，数据寄存器的上半部)中的数字数据就可以被转变为将由另一半寄存器(例如，数据寄存器的下半部)来存储的数字数据。
表格1示出了该现象的一个示例(假定一个8比特的DAC)，如下所示。
 
需要的模拟电压 数字数据 DAC输出
VrefH_UOUT1OUT2OUT3OUT4OUT5OUT6OUT7VrefL_UVCOMVrefH_LOUT8OUT9OUT10OUT11OUT12OUT13OUT14VrefL_L 14.1613.8913.4711.4511.1610.7810.59.8687.647.285.424.784.54.123.831.811.391.12 1 1 1 1 0 1 0 11 1 1 0 0 0 1 11 0 0 0 1 1 1  11 0 0 0 0 0 1 10 1 1 1 0 0 1 10 1 1 0 1 0 0 00 1 0 0 1 1 0 11 0 1 1 0 0 1 11 0 0 1 1 0 0 01 0 0 0 1 1 0 10 1 1 1 1 1 0 10 1 1 1 0 0 0 10 0 0 1 1 1 0 10 0 0 0 1 0 1 1 13.895312513.462187511.440937511.152187510.767187510.50259.85281255.42718754.77754.51281254.12781253.83906251.81781251.3846875
表1
从上面可以看出，OUT14的数字数据是OUT1的二进制补码，OUT13是OUT2的二进制补码，如此等等。尽管图3A和3B没有具体示出，但是根据本发明特定的实施例，用来执行上述功能的功能块(可使各寄存器库中的寄存器数目减半)将放置在库310A、310B和复用器312之间，或复用器312与DAC320之间。
如上所述，在图6所示的实施例中，可以使用一对DAC 320A和320B(这仍然比N个DAC要少，在本示例中N是14)，这对DAC 320A和320B各自与库310A和310B之一相关联。各DAC具有其自己的参考电压。例如，顶部DAC 320A参考值分别是VrefH_U＝14.16且VrefL_U＝8V，而底部DAC 320B参考值是分别是VrefH_L＝7.28且VrefL_L＝1.12。
根据本发明一实施例，顶部DAC输出实现函数(VrefH_U-VrefL_U)*(数字数据)/256+VrefL_U；底部DAC输出实现函数(VrefH_L-VrefL_L)*(数字数据)/256+VrefL_L。这对DAC 320A和320B也可用于图3B的实施例。
实现该功能的替换方式是交换底部DAC 320B中的电压参考值，使得VrefH_L＝1.12且VrefL_L＝7.28。通过这样做，数字数据便不需要通过算法来改变。下面的表格2便示出了这样的情况。
 
需要的模拟电压 数字数据 DAC输出
VrefH_UOUT1OUT2OUT3OUT4OUT5OUT6OUT7VrefL_UVCOMVrefH_LOUT8OUT9OUT10OUT11OUT12OUT13OUT14VrefL_L 14.1613.8913.4711.4511.1610.7810.59.8687.641.125.424.784.54.123.831.811.397.28 1 1 1 1 0 1 0 11 1 1 0 0 0 1 11 0 0 0 1 1 1 11 0 0 0 0 0 1 10 1 1 1 0 0 1 10 1 1 0 1 0 0 00 1 0 0 1 1 0 10 1 0 0 1 1 0 10 1 1 0 1 0 0 00 1 1 1 0 0 1 11 0 0 0 0 0 1 11 0 0 0 1 1 1 11 1 1 0 0 0 1 11 1 1 1 0 1 0 1 13.895312513.462187511.440937511.152187510.767187510.50259.85281255.42718754.77754.51281254.12781253.83906251.81781251.3846875
表2
上文描述的是本发明的较佳实施例。提供这些实施例的目的在于解释说明，而并不是旨在用所揭示的精确形式来穷尽或限制本发明。对于本领域中的技术人员而言，许多修改和变化都是显而易见的。所选择并给予描述的实施例都是为了最好地描述本发明的原理及其实际应用，由此能使本领域的技术人员理解本发明。小的修改和变化都将被认为落在本发明的精神和范围中。本发明的范围则应该由权利要求书及其等价方案来界定。

Claims (16)

1.一种根据寄存器中存储的相同数字数据值、生成两个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：
(a)把第一数字数据值存储在寄存器中；
(b)基于寄存器中存储的第一数字数据值生成第一输出电压；以及
(c)把寄存器中存储的第一数字数据值转换成第二数字数据值，所述第二数字数据值用于生成第二输出电压，所述第二输出电压与在步骤(b)中生成的第一输出电压在VCOM左右对称，
其中步骤(c)包括通过确定所述第一数字数据值的2进制补码来把寄存器中存储的第一数字数据值转换成第二数字数据值。
2.如权利要求1所述的方法，其特征在于还包括：
(d)基于所述第二数字数据值生成第二输出电压，所述第二输出电压与在步骤(b)中生成的第一输出电压在VCOM左右对称。
3.如权利要求2所述的方法，其特征在于：
步骤(b)包括使用第一数模转换器基于所述第一数字数据值来生成第一输出电压；以及
步骤(d)包括使用第二数模转换器基于所述第二数字数据值来生成第二输出电压。
4.一种根据N/2个寄存器中存储的相同的N/2个数字数据值、生成N个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：
(a)把第一组N/2个数字数据值存储在N/2个寄存器中；
(b)基于N/2个寄存器中存储的第一组N/2个数字数据值生成第一组N/2个输出电压；以及
(c)把N/2个寄存器中存储的第一组N/2个数字数据值转换成第二组N/2个数字数据值，所述第二组N/2个数字数据值用于生成第二组N/2个输出电压，所述第二组N/2个输出电压与在步骤(b)中生成的第一组N/2个输出电压在VCOM左右对称，
其中步骤(c)包括通过确定存储在N/2个寄存器中的第一组N/2个数字数据值的每一个数字数据值的2进制补码来把N/2个寄存器中存储的第一组N/2个数字数据值转换成第二组N/2个数字数据值。
5.如权利要求4所述的方法，其特征在于还包括：
(d)基于所述第二组N/2个数字数据值生成第二组N/2个输出电压，所述第二组N/2个输出电压的每一个电压都与在步骤(b)中生成的第一组N/2个输出电压中的相应的一个电压在VCOM左右对称。
6.如权利要求5所述的方法，其特征在于：
步骤(b)包括使用至少一个数模转换器基于N/2个数字数据值来生成第一组N/2个输出电压；以及
步骤(d)包括使用除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器基于所述第二组N/2个数字数据值来生成第二组N/2个输出电压。
7.如权利要求4所述的方法，其特征在于，N>2。
8.一种根据寄存器中存储的相同数字数据值、生成两个在中间电压VCOM左右对称的输出电压的方法，所述方法包括：
(a)把第一数字数据值存储在寄存器中；
(b)使用第一数模转换器基于寄存器中存储的第一数字数据值生成第一输出电压；以及
(c)使用第二数模转换器基于寄存器中存储的第一数字数据值生成第二输出电压，所述第二输出电压与所述第一输出电压在VCOM左右对称。
9.如权利要求8所述的方法，其特征在于：
步骤(b)包括向第一数模转换器的电压参考输入端提供第一高电压参考和第一低电压参考；以及
步骤(c)包括向第二数模转换器的电压参考输入端提供第二高电压参考和第二低电压参考，其中所述第二高电压参考与所述第一低电压参考在VCOM左右对称，所述第二低电压参考与所述第一高电压参考在VCOM左右对称。
10.如权利要求8所述的方法，其特征在于，所述第一和第二数模转换器各有一个高电压参考输入端和一个低电压参考输入端，其中：
步骤(b)包括向第一数模转换器的高电压参考输入端提供第一电压、以及向第一数模转换器的低电压参考输入端提供第二电压；以及
步骤(c)包括向第二数模转换器的低电压参考输入端提供第三电压、以及向第二数模转换器的高电压参考输入端提供第四电压；
其中所述第一电压和所述第三电压在VCOM左右对称，所述第二电压和所述第四电压在VCOM左右对称。
11.如权利要求10所述的方法，其特征在于：
步骤(b)包括向第一数模转换器的输入端提供所述第一数字数据值，从而在第一数模转换器的输出端生成第一输出电压；以及
步骤(c)包括向第二数模转换器的输入端提供所述第一数字数据值，从而在第二数模转换器的输出端生成第二输出电压。
12.一种根据N/2个寄存器中存储的N/2个数字数据值、生成N个在中间电压VCOM左右对称的输出电压的方法，其中N是偶整数，所述方法包括：
(a)把第一组N/2个数字数据值存储在N/2个寄存器中；
(b)使用至少一个数模转换器基于N/2个寄存器中存储的第一组N/2个数字数据值生成第一组N/2个输出电压；以及
(c)使用除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器基于N/2个寄存器中存储的N/2个数字数据值生成第二组N/2个输出电压，所述第二组N/2个输出电压与在步骤(b)生成的第一组N/2个输出电压在VCOM左右对称。
13.如权利要求12所述的方法，其特征在于：
步骤(b)包括向至少一个数模转换器的每一个的电压参考输入端提供第一高电压参考和第一低电压参考；以及
步骤(c)包括向除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器的每一个的电压参考输入端提供第二高电压参考和第二低电压参考，其中所述第二高电压参考与所述第一低电压参考在VCOM左右对称，所述第二低电压参考与所述第一高电压参考在VCOM左右对称。
14.如权利要求12所述的方法，其特征在于，每个数模转换器都有一个高电压参考输入端和一个低电压参考输入端，其中：
步骤(b)包括向至少一个数模转换器的高电压参考输入端提供第一电压、以及向至少一个数模转换器的低电压参考输入端提供第二电压；以及
步骤(c)包括向除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器的低电压参考输入端提供第三电压、以及向除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器的高电压参考输入端提供第四电压；
其中所述第一电压和所述第三电压在VCOM左右对称，所述第二电压和所述第四电压在VCOM左右对称。
15.如权利要求14所述的方法，其特征在于：
步骤(b)包括向至少一个数模转换器提供所述第一组N/2个数字数据值，从而生成第一组N/2个输出电压；以及
步骤(c)包括向除了在步骤(b)中使用的至少一个数模转换器以外的至少一个数模转换器提供所述第一组N/2个数字数据值，从而生成第二组N/2个输出电压。
16.如权利要求12所述的方法，其特征在于，N>2。
CNB2006100550350A 2005-02-25 2006-02-24 适用于显示器应用的参考电压发生器 Expired - Fee Related CN100524398C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US65669005P 2005-02-25 2005-02-25
US60/656,690 2005-02-25
US11/207,480 2005-08-19
US11/344,899 2006-02-01

Publications (2)

Publication Number Publication Date
CN1825403A CN1825403A (zh) 2006-08-30
CN100524398C true CN100524398C (zh) 2009-08-05

Family

ID=36936053

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100550350A Expired - Fee Related CN100524398C (zh) 2005-02-25 2006-02-24 适用于显示器应用的参考电压发生器

Country Status (2)

Country Link
US (2) US7193551B2 (zh)
CN (1) CN100524398C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9722766D0 (en) 1997-10-28 1997-12-24 British Telecomm Portable computers
US7728807B2 (en) * 2005-02-25 2010-06-01 Chor Yin Chia Reference voltage generator for use in display applications
WO2006117747A1 (en) * 2005-04-29 2006-11-09 Koninklijke Philips Electronics, N.V. 12c slave device with programmable write-transaction cycles
US7477176B2 (en) * 2005-07-28 2009-01-13 International Business Machines Corporation Method and apparatus for generating multiple analog signals using a single microcontroller output pin
KR100780943B1 (ko) * 2005-09-21 2007-12-03 삼성전자주식회사 디스플레이용 구동 집적회로 및 디스플레이 구동방법
US7504979B1 (en) * 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
US20080055227A1 (en) * 2006-08-30 2008-03-06 Ati Technologies Inc. Reduced component display driver and method
KR101516581B1 (ko) * 2008-12-05 2015-05-06 삼성전자주식회사 소스 드라이버 및 이를 포함하는 디스플레이 장치
KR101998230B1 (ko) * 2012-05-14 2019-07-09 엘지디스플레이 주식회사 표시장치
CN102800287B (zh) * 2012-08-30 2015-11-25 南京中电熊猫液晶显示科技有限公司 一种灰阶电压的调节方法
US20160187680A1 (en) * 2014-12-30 2016-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. An on-line actual-time monitoring method performed on manufacturing procedures for a display
US10855300B2 (en) * 2019-03-29 2020-12-01 Maxlinear, Inc. Digital-to-analog converter
CN115347900A (zh) * 2021-05-14 2022-11-15 恩智浦有限公司 多通道数模转换器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
DE69421832D1 (de) * 1993-01-11 2000-01-05 Canon Kk Farbanzeigevorrichtung
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
GB9700966D0 (en) * 1997-01-17 1997-03-05 Secr Defence Millimetre wave imaging apparatus
KR100234717B1 (ko) * 1997-02-03 1999-12-15 김영환 엘씨디 패널의 구동전압 공급회로
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
GB2333408A (en) * 1998-01-17 1999-07-21 Sharp Kk Non-linear digital-to-analog converter
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP3651371B2 (ja) * 2000-07-27 2005-05-25 株式会社日立製作所 液晶駆動回路及び液晶表示装置
US6593934B1 (en) * 2000-11-16 2003-07-15 Industrial Technology Research Institute Automatic gamma correction system for displays
JP4986334B2 (ja) * 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
TW569536B (en) 2001-09-05 2004-01-01 Elantec Semiconductor Inc Analog demultiplexer
TWI267818B (en) 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US6836232B2 (en) * 2001-12-31 2004-12-28 Himax Technologies, Inc. Apparatus and method for gamma correction in a liquid crystal display
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
TW567678B (en) * 2002-10-08 2003-12-21 Ind Tech Res Inst Driving system for Gamma correction
US6911809B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Switching power supply controller
US8487859B2 (en) * 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
KR100542319B1 (ko) * 2003-03-31 2006-01-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
JP2004341251A (ja) 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
KR100517734B1 (ko) 2003-12-12 2005-09-29 삼성전자주식회사 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치

Also Published As

Publication number Publication date
CN1825403A (zh) 2006-08-30
US20060192742A1 (en) 2006-08-31
US20070146187A1 (en) 2007-06-28
US7385544B2 (en) 2008-06-10
US7193551B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
CN100524398C (zh) 适用于显示器应用的参考电压发生器
US8115755B2 (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
US8384650B2 (en) Reference voltage generators for use in display applications
US7903071B2 (en) Driver IC for display and display including same
CN100440277C (zh) 显示装置及显示用驱动电路
US7773104B2 (en) Apparatus for driving a display and gamma voltage generation circuit thereof
JP2013200557A (ja) 液晶表示装置
TW200414114A (en) Method and apparatus to enhance response time of display
KR20110072115A (ko) 구동 회로 및 이를 갖는 표시 장치
CN111816140B (zh) 用于调节显示装置亮度的电路结构及显示控制电路
US20090160849A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
US20080062111A1 (en) Apparatus for Driving a Display
CN101645253B (zh) 栅极线驱动电路
JP4139687B2 (ja) アクティブマトリックスディスプレイデバイス
JP2004523003A5 (zh)
US8599188B2 (en) Data driver and display apparatus having the same
KR101212157B1 (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법
JP2006163507A (ja) 基準電位発生回路およびそれを備えた表示装置
JP2004523002A (ja) アクティブマトリックスディスプレイデバイス
US20140160171A1 (en) Drive system for liquid crystal display device
JP2002229520A (ja) 平面表示装置およびその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20180224

CF01 Termination of patent right due to non-payment of annual fee