KR100768676B1 - 감소된 정규화 복잡성을 가진 ｓｏｖａ 터보 디코더 - Google Patents

감소된 정규화 복잡성을 가진 ｓｏｖａ 터보 디코더 Download PDF

Info

Publication number
KR100768676B1
KR100768676B1 KR1020000061230A KR20000061230A KR100768676B1 KR 100768676 B1 KR100768676 B1 KR 100768676B1 KR 1020000061230 A KR1020000061230 A KR 1020000061230A KR 20000061230 A KR20000061230 A KR 20000061230A KR 100768676 B1 KR100768676 B1 KR 100768676B1
Authority
KR
South Korea
Prior art keywords
decoding
normalization
turbo
units
normalized
Prior art date
Application number
KR1020000061230A
Other languages
English (en)
Other versions
KR20010051094A (ko
Inventor
스티어링-갈라쳐리차드
Original Assignee
소니 인터내셔널(유로파) 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 인터내셔널(유로파) 게엠베하 filed Critical 소니 인터내셔널(유로파) 게엠베하
Publication of KR20010051094A publication Critical patent/KR20010051094A/ko
Application granted granted Critical
Publication of KR100768676B1 publication Critical patent/KR100768676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding

Abstract

SOVA 알고리즘을 사용하는 터보 디코터로부터 최대의 성능을 얻기 위하여, 정규화 유닛(27)이 사용된다. 정규화를 사용함으로써, 디코더의 복잡성이 증가하게 된다. 상기 복잡성을 감소시키기 위하여, 디코딩 유닛들(25, 30)의 출력 모두를 정규화하지 않는 것이 제안된다. 이로써, 성능이 약간 저하할 뿐, 계산 복잡성은 감소하게 된다.
SOVA 알고리즘, 디코딩 유닛, 정규화 계수, 병렬 터보 디코더

Description

감소된 정규화 복잡성을 가진 ＳＯＶＡ 터보 디코더{SOVA Turbo decoder with decreased normalisation complexity}
도 1은 본 발명을 적용한 무선 송신 회로를 개략적으로 도시한 도면.
도 2는 본 발명을 개략적으로 나타내는 도면.
도 3은 병렬 구조에 따라 동작하는 정규화 유닛들을 구비한 공지된 SOVA 터보 디코더를 개략적으로 나타내는 도면.
도 4는 직렬 구조에 따라 동작하는 정규화 유닛들을 구비한 SOVA 터보 디코더를 개략적으로 나타내는 도면.
도 5는 직렬 구조에 따라 동작하는 정규화 유닛들을 구비한 공지된 SOVA 터보 디코더를 개략적으로 나타내는 도면.
도 6은 시뮬레이션의 결과를 도시하는 도면.
도 7은 종래 기술의 성과와 본 발명의 성과를 비교하는 부가의 시뮬레이션 결과를 도시하는 도면.
도 8은 병렬 터보 인코더를 개략적으로 도시하는 도면.
도 9는 직렬 터보 인코더를 개략적으로 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
4 : 채널 인코더 7 : 인터리버
5 : 비디오 카메라 13 : 기저대 다운컨버터
16 : 디인터리버 19 : 다른 컴퓨터
24 : 직렬/병렬 컨버션 유닛 25 : 제 1 디코딩 유닛
27 : 정규화 유닛 34 : 터보 디코더
본 발명은 소프트 출력 비터비 알고리즘(SOVA; soft output Viterbi algorithm)을 사용하는 터보 디코더와, 그 터보 디코더를 포함하는 이동 통신 장치 및 소프트 출력 비터비 알고리즘을 사용하는 터보 디코딩 방법에 관한 것이다.
터보 코딩은 처음에 Berrou 등에 의한 "Near Shannon Limit Error-Correcting Coding and Decoding: Turbo-Codes", 전기전자학회 통신회의(Proc. IEEE Conference on Communications(ICC 93)), 페이지 1064 내지 1070, 1993에 의하여 제안되었다. 터보 코딩은 주목할만한 BER 성능 달성으로 인해 많은 관심이 있어왔다. 터보 디코딩은 반복 디코딩, 소프트 인(soft in)/소프트 아웃 디코딩(soft out decoding), 재귀적 조직형 컨볼루션얼(RSC; recursive systematic convolutional) 인코딩 및 랜덤 인터리빙(random interleaving)의 개념들을 조합한 것이다.
터보 코딩(및 대응하는 디코딩)은 병렬 또는 직렬로 연결된 구조로 실행될 수 있다. 본 발명은 양쪽 구조들에 관한 것이다. 병렬인 경우에 있어서, 인코더는 2개 이상의 인코딩 유닛들로 구성되며, 상기 인코딩 유닛들은 인입하는 데이터 스트림의 코딩된 인터리빙된 버전 및 인터리빙되지 않은 버전을 전송한다. 도 8은 2개의 인코딩 유닛들을 사용하는 병렬 시스템에 적당한 인코더들의 일예를 도시한다.
직렬로 연결된 구조인 경우에 있어서, 2개 이상의 인코딩 유닛들은 직렬로 사용된다. 제 1 인코딩 유닛은 인입하는 데이터 스트림을 인코딩한다. (2개의 인코딩 유닛들을 구비한 코딩 구조의 경우에 있어서, 이 인코더는 외부 인코더라고 지칭된다.) 제 1 인코딩 유닛의 출력은 이어서 인터리버에 보내지고, 상기 인터리버의 출력은 이어서 제 2 인코딩 유닛에 공급된다. 시스템에서 인코딩 유닛들의 수만큼 이 구성이 반복된다. 도 9는 2개의 인코딩 유닛들(코더 1, 코더 2)을 사용하는 직렬 시스템의 일예를 도시한다.
종래의 터보 디코더는 2개 이상의 소프트 인/소프트 아웃 디코더들로 구성되며, 상기 디코더들은 인코딩된 스트림을 반복 루프에서 디코딩한다. 소프트 인/소프트 아웃 디코더의 두 종류로는 예를 들어 귀납적 최대(MAP; maximum a posteriori) 및 소프트 출력 비터비 알고리즘(SOVA)이 널리 사용되고 있다. MAP는 (어떤 반복 회수에 대한) SOVA보다 성능이 훨씬 높지만, 대단히 복잡하다는 결점이 있다.
US-A-5,537,444에는 확장된 리스트 출력 및 소프트 심볼 출력 비터비 알고리즘이 개시되어 있다.
Papke, Robertson에 의한 "Improved Decoding with the SOVA in a Parallel Concatenated (Turbo-code) Scheme", 전기전자학회 통신회의(Proc. IEEE Conference on Communications(ICC 96)), 페이지 102 내지 106, 1996에 공지된 바와 같이, SOVA 디코더에 의해 생성되는 외인성 정보(extrinsic information)는 지나치게 낙관적이다. 성능을 개선하기 위하여, 각 SOVA 디코더의 출력에서의 외인성 정보에 정규화 계수를 곱하는 것이 제안되었다. 도 3은 각 디코딩 유닛(25,30) 다음에 각각 정규화 유닛들(27,33)을 구비한 병렬 터보 디코더를 개략적으로 나타낸다.
도 5에서는 직렬 터보 디코더를 개략적으로 나타낸다.
디코딩 유닛(i)에 대한 정규화 계수는 다음 식(1)에 의해 주어진다.
Figure 112005043795232-pat00001
(1)
여기서, mi는 디코딩 유닛(i)으로부터의 외인성 정보의 평균이고, σi 2는 분산이다. 도 3으로부터 분명한 바와 같이, 모든 디코딩 유닛(25,30)에 제공된 각 정규화 유닛(27,33)은 터보 디코더에 (프레임 사이즈가 증가하는) 별도의 복잡성을 부가한다.
SOVA 터보 디코더에 대한 정규화 기술들의 복잡성을 감소시키는 한 방법으로는 Blazek 등에 의한 "A DSP-based Implementation of the Turbo Decoder", 전기전자학회 세계통신회의(Proc. IEEE Global Telecommunications Conference(GLOBECOM 98)), Sydney, Australia, 페이지 3201 내지 3205, 1998에 의해 제안되었다. 이 기술에 따르면, 각 반복이 증가하는 ci에 대한 상수값이 다음 식(2)과 같이 사용된다.
Figure 112005043795232-pat00002
(2)
여기서, bi은 기본값이고, ai는 반복의 증가분이며, n은 반복 회수이다. 이 방법은 복잡성이 매우 낮지만(복잡한 계산들을 필요로 하지 않는다), 모든 시나리오에 대하여 양호한 적당한 수를 찾아야만 한다.
본 발명의 목적은 SOVA 터보 디코더들에 대한 정규화 복잡성을 더 감소시키는 것이다.
본 발명에 따르면, 상기 목적은 독립 청구항의 특징들에 의해 달성된다. 종속 청구항은 본 발명의 중심 사상을 부가하여 전개한다.
그러므로, 본 발명에 따르면, 소프트 출력 비터비 알리고즘(SOVA)을 사용하는 적어도 2개의 유효한 디코딩 유닛들을 구비한 터보 디코더가 사용된다. "2개의 유효한 디코딩 유닛들"은 하드웨어 구현시 2개 이상의 디코딩 유닛들을 구비하거나, 하드웨어 구현시 하나의 디코딩 유닛이 2번 이상 사용되는 것을 의미한다. 디코딩 유닛들의 출력들은 정규화 유닛들에 의해 정규화된다. 그 때문에, 터보 디코더의 디코딩 유닛들의 일부만이 출력측에 정규화 유닛을 구비한다.
터보 디코더는 2개의 디코딩 유닛들을 포함할 수 있으며, 제 1 디코딩 유닛만이 출력측에 정규화 유닛을 구비한다.
또한 본 발명에 따르면, 상기한 바와 같은 터보 디코더를 포함하는 이동 통신 장치가 제공된다.
본 발명의 다른 양상에 따르면, 소프트 출력 비터비 알고리즘을 사용하는 터보 디코딩 방법이 제안된다. 복수의 디코딩 유닛들이 사용되며, 상기 디코딩 유닛들의 출력들은 정규화 계수에 의해 정규화된다. 터보 디코더의 디코딩 유닛들의 일부만이 동작중 가변하는 정규화 계수에 의해 정규화되고, 반면에 다른 디코딩 유닛들은 1과 같을 수 있는 시간 불변의 정규화 계수에 의해 정규화된다.
2개의 디코딩 유닛들이 사용될 수 있으며, 제 1 디코딩 유닛은 동작중 가변하는 정규화 계수에 의해 정규화되고, 제 2 디코딩 유닛은 시간 불변의 정규화 계수에 의해 정규화된다.
정규화 계수들은 연관된 디코딩 유닛에 의해 생성되는 외인성 정보의 평균과 분산에 기초하여 계산된다. 또한, 각 반복이 증가하는 상수값은 시간 가변의 정규화 계수로서 사용될 수 있다(Blazeke 등을 참조).
터보 디코딩 방법은 병렬로 연결된 구조로서 실행될 수 있다.
본 발명의 부가의 특징들, 이점들 및 특성들은 첨부된 도면의 도형과 관련하여 이하 실시예의 상세한 설명에 의해 분명해질 것이다.
본 발명에 따른 송신 시스템은 일반적으로 도 1을 참조하여 설명될 것이다. 도 1에 도시된 바와 같이, 상이한 데이터는 무선 방식으로 송신될 수 있다. 송신될 데이터는 전화기(1,23)로부터의 음성 데이터, 예를 들어 모니터(20)에 송신될 비디오 카메라(5)로부터의 디지털 비디오 데이터 및 예를 들어 다른 컴퓨터(19)에 송신될 컴퓨터(6)로부터의 다른 디지털 정보 데이터를 포함할 수 있다. 전화기(1)로부터의 아날로그 음성 데이터는 A/D 컨버트되고(2), 음성 코딩되어(3), 그 후 채널 인코더(4)에 공급된다. 예를 들면, 비디오 카메라(5) 또는 컴퓨터(6)로부터의 데이터는 또한 채널 인코더(4)에 공급된다. 상이한 데이터, 예를 들어 음성 데이터 및 영상 데이터는 동시에 송신될 수 있다. 채널 인코더(4)로부터의 데이터는 인터리버(7)에 공급되어, 그 후 심볼 맵핑(symbol mapping)을 제공하는 변조기(8)에 공급된다. 변조기(8)로부터의 변조된 데이터는 그 후 D/A 컨버트되어(9), 업 컨버트된다(10). 업 컨버트된 데이터는 증폭되어(11) 그 후 무선 송신 경로(12)를 통해 송신된다.
수신측에서, 수신된 데이터 비트 스트림은 기저대역 다운컨버터(13)에서 다운컨버트된다. 기저대역 다운컨버터(13)로부터의 다운컨버트된 데이터 출력은 A/D 컨버터(14)에서 디지털화되어, 복조기(15)에 입력된다. 복조기(15)의 출력은 디인터리버(16), 채널 디코더(18), 음성 디코더(21)를 통과하고, 그 후 D/A 컨버터(22)에서 D/A 컨버트된다. 최종적으로, 아날로그 데이터는 전화기(23)와 같은 단말기에 출력된다. 분명하게, 디지털 데이터는 채널 디코더(18)로부터 예를 들어 비디오 모니터(20) 또는 컴퓨터 단말기(19)에 직접 공급될 수 있다.
도 2를 참조하면, 병렬 구조에 따른 SOVA 터보 디코더가 설명될 것이다.
디코딩될 비트 스트림은 처음에 직렬/병렬 컨버션 유닛(24)에서 직렬/병렬 컨버트된다. 직렬/병렬 변환 유닛(24)의 출력은 제 1 디코딩 유닛(25), 제 1 디코딩 유닛(25)의 출력, 제 2 디코딩 유닛(30)의 입력 및 인터리버(29)의 입력에 공급된다. 제 1 디코딩 유닛(25)의 출력에서 디인터리버(26)로부터의 출력과 제 1 디코딩 유닛(25)의 입력이 감해진다. 제 1 디코딩 유닛(25)의 이와 같이 처리된 출력은 그 후 제 1 디코딩 유닛(25)의 처리된 출력이 터보 디코더(34)의 동작중 변화하는 정규화 계수를 곱하도록 정규화 유닛(27)에 의해 정규화된다. 정규화된 출력은 인터리버(28)에 공급된다. 인터리버(28)의 출력은 인터리버(29)의 출력과 직렬/병렬 컨버트된 데이터와 함께 제 2 디코딩 유닛(30)의 입력에 공급된다. 제 2 디코딩 유닛(30)의 출력에서 제 1 인터리버(28) 및 제 1 인터리버(29)의 출력이 각각 감해진다. 디코딩 유닛(30)의 이와 같이 처리된 출력은 그 후 디인터리버(26)에 피드백하여, 상술된 바와 같이, 제 1 디코딩 유닛(25)의 입력 및 출력측에 또한 피드백한다.
하드웨어 구현시 반드시 2개의 디코딩 유닛들을 2번 제공할 필요는 없다는 것에 주목한다. 2개의 "유효" 디코딩 유닛들로도 충분하다. "2개의 유효한 디코딩 유닛들"은 하드웨어 구현시 2개 이상의 디코딩 유닛들이 제공되거나, 하드웨어 구현시 하나의 디코딩 유닛이 2번 이상 사용되는 것을 의미한다.
제 2 디코딩 유닛(30)의 출력 신호는 또한 디인터리버(31)에 공급된다. 추정되고 디코딩된 데이터는 디인터리버(31)의 출력(32)에 제공된다.
도 2에서 도시된 바와 같이, 정규화 유닛(27)은 제 1 디코딩 유닛(25)의 출력측에만 제공된다. 제 2 디코딩 유닛(30)을 위해 어떤 정규화 유닛도 제공되지 않는다.
제 2 디코딩 유닛(30)을 위해 어떤 정규화 유닛도 제공되지 않는다는 사실은, 제 2 디코딩 유닛(30)의 출력이 SOVA 터보 디코더의 동작 및/또는 시간에서 변화하는 정규화 계수에 의해 정규화되지 않는다는 것으로 표현될 수도 있다.
도 4는 직렬 구조에 따른 SOVA 터보 디코더를 도시한다. (병렬 경우를 도시하는) 도 2와 비교하면, 디인터리버(35)가 부가로 제공된다. 도 2의 일예에 따른 인터리버(29)는 생략된다.
그러므로, SOVA 출력들의 일부만이 정규화된다. 정규화 계수가 다음 식(3), (4)과 같이 다를 수 있다.
Figure 112005043795232-pat00003
(3)
Figure 112005043795232-pat00004
(4)
이런 식으로, SOVA 터보 디코더의 복잡성을 감소할 수 있으며, 디코딩 유닛(25)으로부터의 정확히 정규화된 외인성 정보가 디코딩 유닛(30)에 공급되기 때문에, 디코딩 유닛(30)에 의해 생성되는 외인성 정보에 대해서도 간접적으로 영향을 끼친다.
제안된 개념의 성능을 조사하기 위하여, AWGN 채널에서 시뮬레이션들을 실행한다. 시뮬레이션의 파라미터들은 이하의 표 1에 정리된다.
코더 접속 [1, N(D)/G(D) G(D) = 1 + D2 + D3 + D4 N(D) = 1 + D + D2 + D4
코드 레이트 1/3
프레임 사이즈 1000
디코딩 윈도우 사이즈 전체 프레임
SOVA 윈도우 사이즈 30 bits
SOVA 갱신 규칙 하지나우어(Hagenauer)
인터리버형 랜덤
반복 6
시뮬레이션 결과들은 도 6 및 7에 도시된다. 정규화하지 않는, 표준 정규화하는, 제 1 디코더에 대해서만 정규화하는 SOVA의 BER이 도시된다.
도 6은 2 dB Eb/N0에서 반복에 대한 다른 정규화 구조의 성능을 도시한다. 제 1 디코더만을 정규화하는 것에 의해 알 수 있는 바와 같이, 수렴에 대한 문제는 없다. 성능은 정규화하지 않는 경우보다 현저히 개선되어, 양쪽 디코더들을 정규화하는 종래의 구조에 매우 가깝다.
도 7은 6회 반복후 Eb/N0에 대한 BER을 도시한다. 3 × 10-5의 BER에서 알 수 있는 바와 같이, 양쪽 디코더들을 정규화하는 것과 제 1 디코더만을 정규화하는 것 사이의 필요로 되는 Eb/N0에는 0.25 dB 차이가 있다. 양쪽 디코더들을 정규화하고 정규화하지 않는 것 사이의 차이는 매우 크다.
터보 디코더에서 SOVA 디코더들의 일부만을 정규화하는 것이 매우 양호한 성능을 야기한다. 이 개념은 계산의 복잡성이 감소될 필요가 있는 어떤 상황에서 사용될 수 있다. 또한, 디코더가 병렬 처리 디코더로서 구현된다면, 게이트들의 수를 감소시킬 수 있다. SOVA 터보 디코더가 다른 상황(예를 들어, 변화하는 다중경로 채널)의 폭 범위에서 사용되면, Blazek 등에 의해 제안된 방법에 의해 성능이 향상되지만, 복잡성이 조금 증가한다는 결점이 있다. 이 기술을 사용하는가 아닌가의 판단은 필요로 되는 BER에 따른다. 선택한 파라미터들에 대해 목표로 하는 BER이 5 × 10-5 보다 작도록 파라미터를 선택하는 경우, 1개의 디코더만으로 정규화되는 것보다 필요로 하는 반복 회수(즉, 계산의 복잡성)가 작기 때문에, 양쪽 디코더들로 정규화를 이용하는 것이 바람직하다.
그러므로, 본 발명은 터보 디코더에서 사용된 소프트 출력 비터비 알고리즘(SOVA)에 대하여 복잡성이 감소된 정규화 기술에 관한 것이다. 생성된 외인성 정보가 지나치게 낙관적이기 때문에, SOVA 디코더에 대한 정규화가 요구된다. 종래의 정규화 기술들은 터보 디코더에서 모든 SOVA 디코더들에 의해 생성된 외인성 정보의 평균과 분산을 계산하는 것을 포함한다. 새로이 제안된 기술은 SOVA 디코더들의 일부만으로 이 계산을 실행한다.
터보 디코더가 하나 이상의 디코더로 구성될 수 있다는 것에 주목한다. 이는 코더에서 얼마나 많은 디코더들이 사용되는지에 따른다. 또한, 2개 이상의 디코더들이 디코딩 루프에서 사용될 수 있다. 특징의 구조는 병렬로 연결된 코딩 경우에 적용된다는 것에 더욱 주목한다.

Claims (10)

  1. 소프트 출력 비터비 알고리즘(soft output Viterbi algorithm)을 사용하는 적어도 2개의 유효한 디코딩 유닛들을 갖는 터보 디코더로서, 상기 디코딩 유닛들(25,30)의 출력들은 정규화 유닛들(27,33)에 의해 정규화되는, 상기 터보 디코더에 있어서,
    상기 터보 디코더(34)의 상기 디코딩 유닛들의 일부(sbuset)(25)만이 출력측에 정규화 유닛(27)을 구비하는 것을 특징으로 하는, 터보 디코더.
  2. 제1항에 있어서,
    선행하는 디코딩 유닛(25)의 정규화된 출력이 제공되는 디코딩 유닛들(30)만이, 출력측에 정규화 유닛들을 구비하지 않는 것을 특징으로 하는, 터보 디코더.
  3. 제1항 또는 제2항에 있어서,
    2개의 디코딩 유닛들(25,30)을 포함하며,
    제 1 디코딩 유닛(25)만이 출력측에 정규화 유닛을 구비하는 것을 특징으로 하는, 터보 디코더.
  4. 제1항 또는 제2항에 따른 터보 디코더(34)를 포함하는 것을 특징으로 하는, 이동 통신 장치.
  5. 소프트 출력 비터비 알고리즘을 사용하는 터보 디코딩 방법으로서, 복수의 유효한 디코딩 유닛들(25,30)이 사용되고, 상기 디코딩 유닛들(25,30)의 출력들은 정규화 계수에 의해 정규화되는(27), 상기 터보 디코딩 방법에 있어서,
    상기 터보 디코더의 상기 디코딩 유닛들의 일부(subset)(25)만이 동작 중에 가변 정규화 계수에 의해 정규화되고, 그 나머지 디코딩 유닛(들)(30)은 시불변 정규화 계수에 의해 정규화되는 것을 특징으로 하는, 터보 디코딩 방법.
  6. 제5항에 있어서,
    시불변 정규화 계수는 1인 것을 특징으로 하는, 터보 디코딩 방법.
  7. 제5항 또는 제6항에 있어서,
    선행하는 디코딩 유닛(preceding decoding unit)(25)의 정규화된 출력이 공급되는 디코딩 유닛들(30)만이 시불변 정규화 계수에 의해 정규화되는 것을 특징으로 하는, 터보 디코딩 방법.
  8. 제5항 또는 제6항에 있어서,
    2개의 디코딩 유닛들(25,30)이 사용되며,
    제 1 디코딩 유닛(25)은 동작 중에 가변 정규화 계수에 의해 정규화되고(27), 제 2 디코딩 유닛(30)은 시불변 정규화 계수에 의해 정규화되는 것을 특징으로 하는, 터보 디코딩 방법.
  9. 제5항 또는 제6항에 있어서,
    상기 정규화 계수들은, 연관된 디코딩 유닛에 의해 생성되는 외부 정보(extrinsic information)의 평균과 분산에 기초하여, 계산되는 것을 특징으로 하는, 터보 디코딩 방법.
  10. 제5항 또는 제6항에 있어서,
    병렬 연결 구조로 실행되는 것을 특징으로 하는, 터보 디코딩 방법.
KR1020000061230A 1999-10-21 2000-10-18 감소된 정규화 복잡성을 가진 ｓｏｖａ 터보 디코더 KR100768676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99121070A EP1094612B1 (en) 1999-10-21 1999-10-21 SOVA Turbo decoder with decreased normalisation complexity
EP99121070.9 1999-10-21

Publications (2)

Publication Number Publication Date
KR20010051094A KR20010051094A (ko) 2001-06-25
KR100768676B1 true KR100768676B1 (ko) 2007-10-23

Family

ID=8239259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000061230A KR100768676B1 (ko) 1999-10-21 2000-10-18 감소된 정규화 복잡성을 가진 ｓｏｖａ 터보 디코더

Country Status (8)

Country Link
US (1) US7327796B1 (ko)
EP (1) EP1094612B1 (ko)
JP (1) JP2001177420A (ko)
KR (1) KR100768676B1 (ko)
CN (1) CN1153356C (ko)
AU (1) AU6649400A (ko)
DE (1) DE69908366T2 (ko)
ES (1) ES2201617T3 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415116B1 (ko) * 2001-02-19 2004-01-13 삼성전자주식회사 비터비 디코더와 터보 디코더의 통합 디코더 및 통합디코딩 방법
SG113431A1 (en) 2002-08-30 2005-08-29 Oki Techno Ct Singapore Pte Improved turbo decoder
WO2008139708A1 (ja) * 2007-04-27 2008-11-20 Panasonic Corporation 画像復号装置、画像復号システム、画像復号方法、及び集積回路
US8773790B2 (en) 2009-04-28 2014-07-08 Lsi Corporation Systems and methods for dynamic scaling in a read data processing system
US8451952B2 (en) * 2009-12-30 2013-05-28 Telefonaktiebolaget L M Ericsson (Publ) Iterative decoding and demodulation with feedback attenuation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173879A (en) * 1992-06-25 1992-12-22 Shell Oil Company Surface-consistent minimum-phase deconvolution
KR19990017546A (ko) * 1997-08-25 1999-03-15 곽치영 터보부호기의 복호기
US5949796A (en) * 1996-06-19 1999-09-07 Kumar; Derek D. In-band on-channel digital broadcasting method and system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
DE19736676C1 (de) * 1997-08-22 1998-12-10 Siemens Ag Verfahren zur Paketübertragung mit einem ARQ-Protokoll auf Übertragungskanälen in einem digitalen Übertragungssystem
US6563877B1 (en) * 1998-04-01 2003-05-13 L-3 Communications Corporation Simplified block sliding window implementation of a map decoder
US5978365A (en) * 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques
KR100296028B1 (ko) * 1998-12-31 2001-09-06 윤종용 이동통신시스템에서 이득 조절 장치를 가지는 복호기
JP3545623B2 (ja) * 1999-01-05 2004-07-21 株式会社エヌ・ティ・ティ・ドコモ 復号方法
JP3670520B2 (ja) * 1999-06-23 2005-07-13 富士通株式会社 ターボ復号器およびターボ復号装置
US6487694B1 (en) * 1999-12-20 2002-11-26 Hitachi America, Ltd. Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
JP4536412B2 (ja) * 2004-04-12 2010-09-01 富士通株式会社 記録再生装置および信号処理回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173879A (en) * 1992-06-25 1992-12-22 Shell Oil Company Surface-consistent minimum-phase deconvolution
US5949796A (en) * 1996-06-19 1999-09-07 Kumar; Derek D. In-band on-channel digital broadcasting method and system
KR19990017546A (ko) * 1997-08-25 1999-03-15 곽치영 터보부호기의 복호기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A DSP-based implementation of a turbo-decoder", Blazek, Z. et al., Global Telecommunications Conference, 1998. Volume: 5, On page(s): 2751-2755 *
IEEE 논문(A DSP-based Implementation of a turbo-decoder, 1998, *

Also Published As

Publication number Publication date
CN1294454A (zh) 2001-05-09
JP2001177420A (ja) 2001-06-29
EP1094612B1 (en) 2003-05-28
AU6649400A (en) 2001-04-26
DE69908366D1 (de) 2003-07-03
DE69908366T2 (de) 2003-12-04
EP1094612A1 (en) 2001-04-25
US7327796B1 (en) 2008-02-05
KR20010051094A (ko) 2001-06-25
CN1153356C (zh) 2004-06-09
ES2201617T3 (es) 2004-03-16

Similar Documents

Publication Publication Date Title
KR100356324B1 (ko) 채널 디코더 및 채널 디코딩 방법
US20010010089A1 (en) Digital transmission method of the error-correcting coding type
US6812873B1 (en) Method for decoding data coded with an entropic code, corresponding decoding device and transmission system
WO2007068554A1 (en) Serial concatenation scheme and its iterative decoding using an inner ldpc and an outer bch code
US6807239B2 (en) Soft-in soft-out decoder used for an iterative error correction decoder
EP1821415B1 (en) Hybrid decoding using multiple turbo decoders in parallel
KR100768676B1 (ko) 감소된 정규화 복잡성을 가진 ｓｏｖａ 터보 디코더
US20030088820A1 (en) Non linear scaling of reliability values in a turbo decoder system
JP2002100995A (ja) 復号装置及び方法、並びにデータ受信装置及び方法
US20030101402A1 (en) Hard-output iterative decoder
Huettinger et al. Information processing in soft-output decoding
JP4224370B2 (ja) 入力制御装置及び入力制御方法
Shan et al. A new stopping criterion for Duo-binary Turbo codes
US8196003B2 (en) Apparatus and method for network-coding
Kim et al. Trellis‐based decoding of high‐dimensional block turbo codes
Marandian et al. Performance analysis of turbo decoder for 3GPP standard using the sliding window algorithm
Beeharry et al. Symbol level decoding for duo-binary turbo codes
Cardinal et al. Turbo decoding using convolutional self doubly orthogonal codes
Salija et al. Implementation of turbo code with early iteration termination in GNU radio
KR100580085B1 (ko) 복호화 장치의 반복 복호수 프리셋 장치 및 그 방법
Kim et al. Reduced-Search SOVA for block turbo codes
Gwak et al. Reduced complexity sliding window BCJR decoding algorithms for turbo codes
Choudhury Modeling and Simulation of a Turbo Encoder and Decoder for Wireless Communication Systems
Huang et al. An improved SOVA algorithm for turbo codes over AWGN and fading channel
Jian et al. Comprehesion of adaptive iterative decoding algorithms of turbo codes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100810

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee