KR100763225B1 - 듀얼 다마신 공정을 이용한 비아 형성 방법 - Google Patents

듀얼 다마신 공정을 이용한 비아 형성 방법 Download PDF

Info

Publication number
KR100763225B1
KR100763225B1 KR1020060069243A KR20060069243A KR100763225B1 KR 100763225 B1 KR100763225 B1 KR 100763225B1 KR 1020060069243 A KR1020060069243 A KR 1020060069243A KR 20060069243 A KR20060069243 A KR 20060069243A KR 100763225 B1 KR100763225 B1 KR 100763225B1
Authority
KR
South Korea
Prior art keywords
forming
layer
copper
trench
liner layer
Prior art date
Application number
KR1020060069243A
Other languages
English (en)
Other versions
KR20070089028A (ko
Inventor
최승만
이경우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20070089028A publication Critical patent/KR20070089028A/ko
Application granted granted Critical
Publication of KR100763225B1 publication Critical patent/KR100763225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

듀얼 다마신 공정으로 비아를 형성하는 방법은 하부 구리배선 위의 절연체에서 비아를 형성하고 아르곤 스퍼터링을 사용하여 비아 내 하부의 구리 배선의 표면을 식각함에 의해서 제공된다. 이 경우 트렌치는 비아의 하부 위에 형성되고 상부의 구리 배선은 비아의 하부와 트렌치 내에 듀얼 다마신 공정을 사용하여 형성된다.
듀얼 다마신 공정, 트렌치, 비아, 아르곤 스퍼터링, 리세스, 금속층

Description

듀얼 다마신 공정을 이용한 비아 형성 방법 {Method of forming copper vias with argon sputtering etching in dual damascene processes}
도 1은 다른 물질에 의해 종래 배선 지연과 함께 집적회로에서의 게이트 지연의 실험예를 설명하는 그래프이다.
도 2a-2b는 종래의 건식 식각을 사용하여 비아를 형성하는 것을 설명하는 단면도이다.
도 3a-3c는 종래의 다마신 공정을 설명하는 단면도이다.
도 4a-4d는 종래의 싱글 다마신 공정을 설명하는 단면도이다.
도 5a-5e는 종래의 선 트렌치 듀얼 다마신 공정(Trench First Dual Damascene Processing)을 설명하는 단면도이다.
도 6a-6e는 종래의 선 비아 듀얼 다마신 공정(Via First Dual Damascene Processing)을 설명하는 단면도이다.
도 7a-7e는 본 발명의 일부 실시예들에 따른 듀얼 다마신 공정을 통한 닻 구조(Anchor Structure)를 포함하는 구리 비아의 형성을 설명하기 위한 단면도이다.
도 8a-8h 본 발명의 몇 실시예에 따른 듀얼 다마신 공정을 통해 형성된 닻 구조를 포함하는 구리 비아의 형성을 설명하는 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
700,800: 하부 구리 배선 705,805: 기판
710,810: IMD층 712,812: 식각 정지막층
720,820: 제1 라이너층 725,825: 리세스
730: 희생 물질층 735: 하드 마스크층
740: 포토레지스트패턴 745: 개구부
755,855: 제2 라이너층 757,857: 구리씨드층
760,860: 구리물질 765,865: 닻 구조를 가진 구리 비아
본 발명은 집적회로에서 구조를 형성하는 방법과 관련된 것으로서 특히 듀얼 다마신 공정을 사용하여 집적회로에서의 구조를 형성하는 방법에 관한 것이다.
반도체 집적회로 내에서의 배선 물질로서 구리의 사용은 낮은 비저항, 집적회로에서 사용될 여러 금속층의 환원 및/또는 알루미늄 또는 알루미늄 합금과 같은 다른 종류의 금속들에 비하여 더 나은 신뢰성과 같은 장점이 있다. 예를 들어 도 1은 서로 다른 물질에 의해 제공된 예시적인 배선 지연 뿐만 아니라 집적회로 안에서의 전형적인 게이트 지연(gate delays)을 보여준다. 도 1에서와 같이, 구리의 사용은 다른 배선 물질에 비하여 상대적으로 배선 지연을 낮춘다.
그러나 집적회로 내 배선으로서의 구리의 사용은 예를 들어 도 2a에서와 같이, 금속층 위에 포토레지스트를 형성하고 식각하여 도 2b에서와 같은 배선을 제공 하는 종래의 건식 식각에 의해서는 복잡해질 수 있다. 이와 반대로 구리를 사용하는 다마신 공정은 도 3a-3c에 따라 제공될 수 있다. 도 3a-3c에 따르면, 기판을 식각하여 트렌치를 형성하고, 트렌치 뿐만 아니라 기판 표면까지 구리를 채운다. 여분의 구리는 CMP 공정(Chemical Mechanical Polishing)에 의해 제거되어 도 3c와 같은 구리 배선을 형성한다.
배선 물질로서 구리의 사용은 집적회로의 제작에 필요한 다른 단계를 오염시킬 수 있는 가능성을 증가시킬 수 있을 뿐만 아니라 그와 함께 사용될 수 있는 향상된 확산 방지막(diffusion barrier)을 필요로 한다.
구리 배선을 위한 종래의 싱글 다마신 공정에 대하여 도 4a-4d에서 보여주고 있다. 도 4a에 따르면, 기판(400)은 하부 금속 배선(405)및 상부 구조물과 금속 배선(405)를 전기적으로 연결하는 비아(410)를 포함하고 있다. 도 4b에서 보듯이 구리는 비아(410)에 형성될 수 있다. 도 4c에서 보듯이 트렌치(415)는 전형적인 광리소그라피 식각 기술(photolithographic etching techniques)에 의해 비아(410) 위에 형성될 수 있다. 도 4d에서 나타낸 바와 같이 구리가 다시 비아(410) 위 트렌치(415) 안에 형성되어 상부 구조와 하부 금속 배선(405) 간의 전기적 콘택을 제공하는 구조(420)를 완성한다. 도 4a-4d에서 보듯이, 비아(410)와 트렌치(415)는 개별의 싱글 다마신 공정에 따른 구리로 각각 채워진다.
싱글 다마신 공정은 예를 들면, 미국특허 US6613664, "Barbed Vias for Electrical and Mechanical Connection Between Conductive Layers in Semiconductor Devices" 에서 논의된 바 있다.
또한 듀얼 다마신 과정은 도 4a-4d에서 보여준 바와 같은 구조를 형성하는데 쓰일 수 있다고 알려져있다. 특히 도 5a-5e에서는 보통 선 트렌치 듀얼 다마신으로 언급되는, 전형적인 듀얼 다마신 공정에 대한 것이다. 도 5a에 따르면, 포토레지스트 물질(505)이 상부층(510) 위에 도포된다. 하부층(515)과 상부층(510) 사이에는 제 1 식각 정지막층(520) (etch stop layer) 이 있다. 제 2 식각 정지막층(525)은 하부 구리 배선(535)을 포함하는 기판(530)과 하부층(515) 사이에 있다.
도 5b에 따르면, 상부층(510)을 패터닝하고 식각하는데 포토레지스트(505)를 사용하여, 제 1 식각 정지막층(500)을 노출시키는 트렌치(540)을 형성하고 이후 포토레지트(505)는 제거한다. 도 5c에 따르면, 제 2 포토레지스트 물질(545)을 트렌치(540)에 형성하여 개구부를 정의하는데, 이를 통해 하부층(515)을 패턴닝하여 제 2 식각 정지막층(525)을 노출시키는 트렌치(540) 내에 비아의 하부(550)를 형성한다. 도 5d에 따르면, 제 2 식각 정지막층(525)는 제거된다.
도 5e에서 보듯이, 제 2 포토레지스트 물질을 제거하여 개구부를 정의하는데, 비아의 부분(550)과 트렌치(540)에 구리를 형성하여 원하는 구조를 얻을 수 있다. 그러나 잘 알려진 바와 같이 선 트렌치 접근법에 있어서의 문제점은 다음과 같다. 비아의 하부(550)를 형성하기 위해 사용되는 제 2 포토레지스트 물질이 구리 배선(535)에 대하여 트렌치(540)안에서 제대로 정렬되지 않는 경우, 하위 구리 배선(535)과의 전기적 연결을 위한 비아의 전체적인 크기가 줄어들 수 있다.
선 비아 듀얼 다마신 공정도 위에서 서술한 콘택 구조 형성에 사용되는 것으로 알려져있다. 도 6a-6e에서 보듯이 먼저 하부구조의 일 부분으로 비아가 먼저 형성되고, 이 후 상부구조에서 트렌치가 형성되어 콘택구조가 형성될 수 있다. 도 6a에 따르면 포토레지스트(605)는 상부층(610)에 형성된다. 제 1 식각 정지막층(620)은 상부층(610)과 하부층(615) 사이에 형성된다. 제 2 식각 정지막층(625)은 하부층(615)과 기판(630) 내 구리배선(635) 사이에 있다.
도 6b에서와 같이 콘택구조의 비아 부분(650)은 마스크로서 포토레지스트(605)를 사용하여 식각되고, 도 6c에서 보듯이, 제 2 포토레지스트(645)는 상위층(610)에 형성되어 비아(650)를 노출시킨다. 도 6d에 따르면 제 2 포토레지스트(645)는 식각 마스크로서 콘택 구조의 부분으로서 트렌치(640)를 비아(650) 위에 형성하는데 사용되어 도 6e에서와 같은 콘택 구조를 제공한다. 도 5a-5e를 참조하여 전술하였던 선 트렌치 듀얼 다마신 구조에 비해, 선 비아 듀얼 다마신 공정에서는 비아(650)의 전체 사이즈를 유지하면서도, 비아(650) 상에 트렌치(640)가 오정렬되는 것을 방지할 수 있다. 따라서 선 비아 듀얼 다마신 공정은 때로 선 트렌치 듀얼 다마신 공정보다 선호된다.
본 발명이 이루고자 하는 기술적 과제는 평탄화된 트렌치 바닥을 형성할 수 있는 듀얼 다마신 공정을 이용한 비아 형성 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들은 듀얼 다마신 공정에서 아르곤 스퍼터링 식각에 의해 구리 비아를 형성하는 방법을 제공할 수 있다. 이러한 실시예를 따를 때, 듀얼 다마신 공정을 이용한 비아 형성 방법은 하부 구리 배선 위의 절연층 안에 비아를 형성함과 아르곤 스퍼터링을 사용하여 비아 내에서 하위 구리배선의 표면을 식각함에 의해 제공될 수 있다. 그 다음 트렌치가 비아의 하부 위에 형성되고 상위 구리배선이 비아의 하부와 트렌치 안에서 듀얼 다마신 공정을 사용하여 형성된다.
본 발명자들에 의해 이해되는 바와 같이, 구리배선 비아의 닻 구조를 위하여 하부 구리배선 내에 리세스를 형성하는 아르곤 스퍼터링의 사용은 아르곤 스퍼터링이 비아의 하부 위에 형성된 트렌치의 수평적 표면에 있는 라이너층의 연속성에 영향을 미칠 수 있다는 점에서 문제가 있을 수도 있다. 예를 들어 식각이 수행되는 비아 위의 트렌치의 수평적 부분에는 라이너층이 미리 형성되는데, 하부 구리배선 안의 리세스를 형성하는데 사용되는 아르곤 스퍼터링은 그 라이너층에 구멍을 낼 수도 있다. 라이너층에 구멍이 생기는 경우 연속적으로 구리가 비아가 형성되어 있는 절연층으로 확산될 수 있다.
본 발명자들에 의해 이해되는 바와 같이, 하부 구리배선 안의 리세스를 식각하는데 사용되는 아르곤 스퍼터링은 트렌치를 형성하기 전에 이루어질 수 있다. 트렌치가 형성되기 전에 아르곤 스퍼터링을 수행함으로써 트렌치의 바닥의 라이너층에 부정적 영향을 미치는 것을 피할 수 있도록, 오히려 아르곤 스퍼터링 이후에 트렌치가 완성된다.
본 발명은 이하에서 발명의 실시예를 보여주는 도면을 참조하면서 좀 더 상 세히 설명될 수 있다. 그러나 본 발명은 여러 다양한 형태로 구체화될 수 있으며, 여기에 설명된 실시예에 한정되는 것으로 해석될 수 없다. 오히려 설명한 실시예는 공개가 완전할 수 있도록 함과 동시에 제공되는 것이며 그 기술 분야의 당업자에게 발명의 범위를 충분히 전달되도록 함에 있다. 도면에서 크기와 층과 영역의 상대적인 크기는 명확성을 위해 과장될 수도 있다.
본 발명에 따른 몇가지 실시예 중에서, 듀얼 다마신 공정을 통해 비아를 형성하는 방법은 비아의 하부 위에 트렌치를 형성하기 전에 아르곤 스퍼터링을 이용한 비아 안 하부 구리 배선의 표면까지 식각하는 것에 의하여 제공될 수 있다. 본 발명의 다른 실시예에 의하면, 듀얼 다마신 공정을 이용하여 비아를 형성하는 방법은 아르곤 스퍼터링을 사용하여 비아 안에서의 하부 구리 배선의 표면을 식각하기 전에 비아의 바닥 위에 실질적으로 수평적인 표면이 형성되는 되지 않도록 하는데 제공될 수 있다.
다른 구성요소나 층 "위에", "연결된" 또는 "에 커플링된"이라고 언급된다면 그것은 직접적으로 나머지 다른 요소들이나 층, 개입된 요소 그 위에 존재하거나 연결되어 있거나 커플링된 것으로 나타날 수 있다. 반대로 하나의 구성요소가 "직접적으로 그 위에 있는", "직접적으로 연결된" 또는 "직접적으로 결합된"이라고 언급될 때에는 개입되는 요소나 층이 존재할 수 없다. 동일 참조 번호는 동일 구성요소를 지칭한다. 여기서 사용된 "및/또는" 이란 용어는 관련된 아이템의 하나 이상의 조합을 포함한다.
이하에서 여러 구성요소(element), 성분(components), 영역(region), 층 및/ 또는 부분을 표현하는데 쓰여질 수 있는 제 1, 제 2, 제 3과 같은 용어는 그 자체에 한정되는 것은 아니다. 이러한 용어는 하나의 구성요소, 성분, 영역, 층 또는 부분을 구별하기 위해 사용되는 것이다. 그러므로 아래에서 논의된 제 1 구성요소, 성분, 영역, 층 및/또는 부분은 본 발명의 특정 지시가 없더라도 제 2의 것으로 읽혀질 수 있다.
"바로 밑의(beneath)", "아래의(below)", "하부에(lower)", "보다 위에(above)", "상부의(upper)"와 같이 공간적으로 상대적인 용어는 이하에서 도면을 설명할 때처럼 하나의 구성요소와 다른 요소와의 모양에 대한 묘사시에 편리함을 위해 사용된다. 공간적으로 상대적인 용어는 사용된 장치와 다른 방향 또는 본 도면에서 도시된 방향에 추가된 작동을 포괄하기 위한 것임을 이해해야 한다. 예를 들면, 도면에서의 고안이 뒤집어지는 경우, "아래에", "바로 밑에"라고 묘사된 구성요소들이 다른 구성요소에 대하여 "위에"라고 그 표현이 바뀔 수가 있다. 그러므로 "아래에"라는 하나의 용어는 위와 아래의 방향 모두를 포함하는 것이 될 수 있다. 장치는 다른 방향으로 전환될 수 있고(90도를 전환하거나, 또는 다른 방향으로) 그 이하에서는 공간적으로 사용된 묘사는 그에 따라 해석된다.
특별한 실시예만을 묘사할 목적으로 이하에서 사용되는 용어는 발명을 한정하는 의도로 사용된 것은 아니다. 이하에서 사용되는 단수형태인 "하나의"라는 용어는 본문에서 다른 것으로 분명하게 밝히지 않은 경우 복수의 형태도 포함한다. 명세서에서 "을 포함한다(comprises)" 및/또는 "을 포함하는(comprising)" 이라는 용어는 명세서에서 쓰였을 때 언급된 모양(features), 수(integers), 단계(steps), 작동(operations), 구성요소, 및/또는 성분(components) 의 존재를 상술하는 것이지만, 그 외 하나 이상 모양, 수, 단계, 작동, 구성요소 성분 및/또는 그들의 집합의 추가를 제외하는 것은 아니다.
본 발명의 실시예는 이하에서 본 발명의 바람직한 실시예(그리고 중간 구조)의 도식적인 도면인 단면도를 참조하면서 설명된다. 그 결과 제조기술과 소요되는 시간에 따라 도시된 형태의 다양한 변형이 예상될 수 있다. 이러한 발명의 실시예는 이하에서 설명한 영역의 특정 모양에 한정되는 것이 아니라, 제조상의 차이로 형상의 차이를 포함한다. 예를 들어, 직사각형으로 설명된 주입된(implanted) 영역은 주입된 영역과 주입되지 않은 영역이 이분법적으로 명확하게 구별되기보다는 그 경계부분에서 전형적으로 둥글거나 곡선의 형태이거나 주입 농도의 완만한 기울기를 가질 것이다. 그러므로 도면에서 설명된 영역은 본질적으로 도식적이고 그들의 형태는 고안의 영역의 실제 형태를 설명하는 것으로 의도된 것은 아니며, 발명의 범위를 제한하는 것으로 의도되는 것도 아니다.
다르게 정의된 바가 없으면, 모든 용어(기술적이면서 과학적인 용어 포함)는 이하에서는 발명이 속하는 기술분야에서 통상인의 지식을 가진자에게 보통으로 이해하는 것과 동일한 의미를 가진다. 용어는 사전적으로 보통 정의되는 것과 같이, 관련 기술분야의 본문에서의 그것들의 의미와 일관되는 뜻을 가지는 것으로 해석되어야 한다. 그리고 특별히 이하에서 정의된 것이 아니라면 이상적이거나 과도하게 형식적인 의미로 해석되어서는 안된다.
본 발명자들에 의해 이해되는 바와 같이, 하부 구리배선(비아의 닻 구조를 위한) 내에 리세스를 형성하는 아르곤 스퍼터링의 사용은 아르곤 스퍼터링이 비아의 하부 위에 형성된 트렌치의 수평적 표면에 있는 라이너층의 연속성에 영향을 미칠 수 있다는 점에서 문제가 있을 수도 있다. 예를 들어 식각이 수행되는 비아 위의 트렌치의 수평적 부분에는 라이너층이 미리 형성되는데, 하부 구리배선 안의 리세스를 형성하는 아르곤 스퍼터링은 그 라이너층에 구멍을 낼 수도 있다. 라이너층에 구멍이 생기는 경우 연속적으로 구리가 비아가 형성되어 있는 절연층으로 확산될 수도 있다.
본 발명자들에 의해 이해되는 바와 같이, 하부 구리배선 안의 리세스를 식각하는데 사용되는 아르곤 스퍼터링은 트렌치를 형성하기 전에 이루어질 수 있다. 트렌치가 형성되기 전에 아르곤 스퍼터링을 수행함으로써 트렌치의 바닥의 라이너층에 부정적 영향을 미치는 것을 피할 수 있도록, 오히려 아르곤 스퍼터링 이후에 트렌치가 완성된다.
도 7a-7h는 본 발명의 몇몇 실시예에 따라 듀얼 다마신 공정을 사용하여 구리 비아 구조를 형성하는 것을 설명하는 단면도이다. 도 7a에 따르면, 하부 구리배선(700)은 기판(705)에 형성된다. 식각 정지막층(712)은 하부 구리배선(700)과 기판(705) 위에 형성될 수 있다. IMD층(710)(inter-metal dielectric)은 식각 정지막층(712) 위에 형성된다. 본 발명의 몇 실시예에서 IMD층(710)은 하부 구리배선과 구리 비아가 하부 구리배선(700)과 접촉할 수 있을 정도로 확장되는 그 위의 층을 구별시키는 유전층 또는 절연층이다.
도 7b에 따르면 IMD층(710)은 식각되어 하부 구리 배선(700)의 표면이 노출 되는 하위 부분을 포함하는 비아(715)를 제공한다. 도 7c에 따르면, 제 1 라이너층(720)은 비아의 측벽과 바닥과 하부 구리배선(700)의 노출된 표면에 형성된다. 본 발명의 몇 실시예를 보면 제 1 라이너층(720)은 PVD(물리 기상 증착, Physical Vapor Deposition), CVD(화학 기상 증착, Chemical vapor deposition), ALD(원자층 증착 기술, Atomic Layer Deposition)으로 형성된 실리콘 나이트라이드, 실리콘 카바이드, 실리콘 카본 나이트라이드(silicon carbon nitride), 탄탈륨(tantalum), 탄탈륨 나이트라이드(tantalum nitride) 및/또는 루테늄(ruthenium)이다.
도 7d에 따르면 아르곤 스퍼터링 식각 공정은 제 1 라이너층(720)을 관통하여 하부 구리배선(700)의 하부 표면 내로 식각하는데 사용되어, 리세스(725)를 그 안에 형성한다. 리세스(725)는 하부 구리배선(700)안에 이하에서 설명하게될 비아 구조의 전기적 기계적 특성을 향상시킬 수 있는 닻 구조를 형성하는 것으로 이해될 것이다.
본 발명의 몇 실시예에 따르면 Ar+이온은 이온화챔버(ionization chamber)안에서 낮은 압력의 아르곤을 직류 전자 충돌(direct-current electron bombardment)시킴으로써 생산한다. 음극(cathode)은 이온화챔버의 한가운데 있는데, 양극(anode)은 방전 영역의 바깥 경계에 원통형으로 형성된다. 수직자기장(axial magnetic field)은 이온화챔버에 적용되는데, 그 결과 음극에서 형성된 전자는 경로가 증가되어 더 큰 이온화 효과를 가져온다. 아르곤 이온은 이온화챔버에서 0-1000볼트(V)를 가지는 가속도 포텐셜(acceleration potential)를 사용하여 추출된 다.
도 7e에서 보듯이, 희생 물질층(730)은 리세스(725) 를 포함한 비아(715) 내에 형성되고 하드 마스크층(735)은 그 위에 형성된다. 포토레지스트 패턴(740)은 하드 마스크층(735) 위에 형성되는데 그 안에 개구부(745)를 포함한다. 도 7f에 따르면 포토레지스트(740) 안에서의 개구부(745)에 정렬된 하드 마스크층(735), 희생 물질층(730), IMD층(710)이 식각되어 비아의 하부(715) 위에 트렌치(750)를 형성한다.
도 7g에 따르면, 제 2 라이너층(755)는 트렌치(750)와 비아의 하부(715)에 형성된다. 본 발명의 몇 실시예에 있어서 제 2 라이너층(755)은 PVD, CVD 또는 ALD로 형성된 탄탈륨, 탄탈륨 나이트라이드 및/또는 루테늄으로 형성된다. 구리씨드층(copper seed layer, 757)는 제 2 라이너층(755) 위 리세스(725) 내에 형성되고 구리씨드층(757) 위에 구리를 도금하는데 구리 전해 도금 공정(electroplating process)을 사용하여 구리 물질(760)을 듀얼 다마신 공정에서 구리 물질(760)을 비아(715)와 트렌치(750)의 하부에 제공할 수 있다. 그 다음, 전체 구조는 어닐링될 수 있다. 비록 구리씨드층(757)은 도 7g에서 볼 수 있지만, 구리씨드층(757)과 구리물질(760)은 구별하기는 어려울 수 있다.
도 7h에 따르면, 구리물질(760)은 예를 들면 CMP 공정에 의하여 평탄화 되어, 본 발명의 몇 실시예에 따른 닻 구조를 포함하는 구리 비아(765)를 형성할 수 있다.
도 8a-8h는 본 발명의 몇몇 실시예에 따른 닻 구조를 포함하는 구리 비아 구 조를 형성하는 방법을 설명하는 단면도들이다. 도 8a에 따르면 하부 구리 배선(800)은 기판(805)내에 형성된다. 식각 정지막층(812)는 하부의 구리배선을 포함하는 기판(805) 위에 형성되고, 그 위에 IMD층(810)이 형성된다. 도 8b에 따르면, 비아(815)는 IMD층(810)과 식각 정지막층(812)을 통해 식각되어 하부 구리 배선(800)의 표면을 노출시킨다.
도 8c에 따르면 제 1 라이너층(820)은 그 측벽과 하부 구리 배선(800)의 노출된 표면 위를 포함하는 개구부(815)에 형성된다. 도 8d를 따르면, 아르곤 스퍼터링 식각 공정을 수행하여 비아(815)의 바닥에 있는 제 1 라이너층(820) 부분을 제거하고 하부 구리 배선(800)의 표면을 식각하여 리세스(825)를 형성한다. 본 발명을 따른 몇 실시예에서 아르곤 스퍼터링 식각은 도 7a-7h를 참조하여 설명된 바와 같이 제공된다.
도 8e에 따르면, 선택적인 금속 형성(selective metal deposition)을 수행하여 리세스(825) 내에 금속층(827)을 형성한다. 본 발명의 몇 실시예에서, 선택적인 금속 형성은 무전해 공정(electroless process)을 이용하여 코발트 텅스텐 포스파이드층(827)을 리세스(825) 안에서 형성할 수 있는데, 이것은 이어지는 애싱 공정(ashing process)동안 형성된 구리의 산화를 감소시킬 수 있고 이에 의해 포토레지스트와 같은 물질들은 플라즈마나 자외선에 의해 발생한 오존(ultraviolet light generated ozone)에 의해 제거될 수 있다. 본 발명에 따른 몇 가지 실시예에서 무전해 도금은 외부 전력의 공급없이 이루어진다. 금속이온의 환원은 환원제에 의해 이루어진다.
도 8f에 따르면, 포토레지스트는 비아의 하부(815) 위에 트렌치(850)를 형성하는데 사용되는 개구부를 가지는 IMD층(810)의 표면에서 형성될 수 있다. 따라서 트렌치(850)는 아르곤 스퍼터링 공정으로 리세스(825)가 형성된 뒤에 형성되는데, 이것은 본 발명자들이 인지하는 바와 같이 위에서 언급한 부정적인 영향을 피하는데 도움이 될 수 있다.
도 8g에 따르면, 제 2 라이너층(855)은 트렌치(850)의 측벽과 리세스(825) 안의 금속층(827) 위를 포함하는 개구부(815)의 하부에 형성된다. 제 2 라이너층(855)은 PVD, CVD 또는 ALD로 형성된 탄탈륨, 탄탈륨 나이트라이드 및/또는 루테늄으로 형성될 수 있다. 구리씨드층(857)은 비아에 형성되고 구리물질(860)은 그 위에 전기도금되어 듀얼 다마신 공정으로 하부의 비아(815)와 트렌치(850)을 채우게 된다. 구리씨드층(857)은 도 8g에서 보여지고는 있지만, 구리 물질(860)과는 구별되지 않을 수 있다. 도 8h에 따르면, 전기도금된 구리 물질(860)은 예를 들어 CMP를 사용하여 평탄화되어, 발명의 여러 실시예에 따른 닻 구조를 포함하는 듀얼 다마신 구리 비아 구조(865)를 제공한다.
위에서 묘사한 바와 같이 하부 구리 배선(비아의 닻 구조를 위한)에서의 리세스 형성을 위한 아르곤 스퍼터링의 사용은 아르곤 스퍼터링이 비아의 하부위의 트렌치의 수평적 표면 위에 있는 라이너층의 연속성에 영향을 미칠 수 있다는 점에서 문제가 있다. 예를 들어 하부 구리 배선안의 리세스를 형성하는데 사용되는 아르곤 스퍼터링은 식각이 수행되어 미리 트렌치의 수평부분에 형성되어 있는 라이너층에 구멍을 낼 수도 있다. 라이너층의 구멍을 통해 그 후에 구리 물질이 비아가 형성된 절연층에 확산될 수 있다.
앞서 말한 것은 본 발명의 실시예가 되며, 그것에 의하여 한정되는 것으로 해석되지는 않는다. 몇몇 대표적인 실시예가 묘사되어 있기는 하지만, 당업자는 새로운 가르침이 없고, 발명의 장점을 벗어남이 없다면 대표적인 실시예에서 여러 변형이 가능하다는 것을 쉽게 이해할 수 있을 것이다. 따라서 이러한 모든 변형은 청구항에서 한정되는 것과 같이 발명의 범위 안에 포함되는 것이며, 여기서 공개한 특정 실시예에 한정되어 해석되지 않는다. 공개된 실시예에 대한 변형은 다른 실시예와 마찬가지로 첨부한 청구항의 범위내에 포함되는 것으로 의도된다. 발명은 다음에 이어지는 청구항에서 정의되며, 청구항과 균등물(equivalents)도 포함한다.
상술한 바와 같이 본 발명에 따른 비아 형성 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 비아의 하부에 리세스를 형성함으로써 하부 구리 배선과 상부 구리 배선 간의 접촉면적을 충분히 확보함으로써 상·하부 구리 배선 간의 접촉 저항을 현저히 줄일 수 있다.
둘째, 비아의 하부에 형성된 리세스 내에 금속층을 형성함으로써 비아와 트렌치를 형성하는 동안 하부 구리 배선이 공기 중에 노출되어 산화되는 것을 방지할 수 있어, 또한 상·하부 구리 배선 간의 접촉 저항을 현저히 줄일 수 있다.
셋째, 비아를 형성한 후 아르곤 스퍼터링을 통해 리세스를 형성한 후 트렌치를 형성함으로써 트렌치의 형상 및 프로파일은 아르곤 스퍼터링에 의해 영향을 받 지 않을 수 있다. 따라서 평탄화된 트렌치 바닥면을 형성할 수 있다.

Claims (19)

  1. 하부 구리 배선 위의 절연층 안에 비아를 형성하고,
    아르곤 스퍼터링을 사용하여 상기 비아 안의 상기 하부 구리 배선의 표면을 식각하여 리세스를 형성하고,
    상기 비아의 하부 위에 트렌치를 형성하고,
    상기 비아의 하부와 상기 트렌치 안에 듀얼 다마신 공정을 사용하여 상부 구리 배선을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  2. 제 1 항에 있어서,
    상기 비아의 하부 위에 트렌치를 형성하는 것은,
    실질적으로 수직한 측벽을 포함하는 상기 비아의 하부 위에 실질적으로 수평한 바닥면을 가지는 상기 트렌치를 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  3. 제 1 항에 있어서,
    상기 리세스 내에 금속을 형성하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  4. 제 3 항에 있어서,
    상기 리세스 내에 금속을 형성하는 것은, 무전해 도금 공정을 사용하여 상기 하부 구리 배선 바로 위에 상기 리세스 내에 코발트 텅스텐 포스파이드를 선택적으로 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  5. 제 4 항에 있어서,
    상기 비아의 측벽, 상기 트렌치의 측벽 위와 상기 리세스 안에 PVD, CVD 또는 ALD를 이용하여 Ta 및/또는 TaN을 포함하는 라이너층을 형성하고,
    상기 라이너층 위에 구리씨드층을 형성하고,
    상기 구리씨드층에 구리를 전기 도금하여 상기 비아와 상기 트렌치를 채우고,
    상기 전기 도금된 구리를 어닐링하고,
    상기 전기 도금된 구리를 평탄화하여 상부 구리 배선을 제공하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  6. 제 1 항에 있어서,
    상기 하부 구리 배선의 표면을 식각하기 전에 상기 비아의 측벽 위에 라이너층을 형성하고,
    상기 비아의 측벽 상 및 상기 리세스 내 희생 물질층을 형성하고,
    상기 희생 물질층 위에 하드 마스크층을 형성하고,
    상기 하드 마스크층 위에 개구부를 포함하는 포토레지스트 패턴을 형성하고,
    상기 개구부를 따라 정렬된 상기 하드 마스크층, 상기 희생 물질층 및 절연층을 식각하여 상기 트렌치를 형성하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  7. 제 6 항에 있어서,
    상기 비아의 측벽 위에 라이너층을 형성하는 것은 PVD, CVD 또는 ALD를 이용하여 SiN, SiC, SiCN, Ta, TaN, 및/또는 Ru을 포함하는 제 1 라이너층을 형성하는 것을 포함하며, 상기 트렌치와 상기 비아 안으로부터 상기 희생 물질층을 제거하고, 상기 트렌치의 측벽과 상기 비아의 하부의 측벽, 상기 리세스 위에 TaN 및/또는 Ta을 포함하는 제 2 라이너층을 형성하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  8. 제 7 항에 있어서,
    상기 리세스 안의 상기 제 2 라이너층 상에 구리씨드층을 형성하고,
    상기 구리씨드층 위에 구리를 전기 도금하여 상기 비아의 하부와 상기 트렌치를 채우고,
    상기 하부 구리 배선, 상기 제2 라이너층 및 상기 전기 도금된 구리를 어닐링하고,
    상기 트렌치 내에서 상기 전기 도금된 구리를 평탄화하여 상부 구리 배선을 제공하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  9. 제 1 항에 있어서,
    상기 하부 구리 배선의 표면을 식각하기 전에 상기 비아의 측벽 위에 라이너층을 형성하고,
    상기 비아의 측벽 상 및 상기 리세스 내에 희생 물질층을 형성하고,
    상기 희생 물질층 위에 하드 마스크층을 형성하고,
    상기 트렌치가 식각되는 개구부를 포함하는 포토레지스트 패턴을 형성하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  10. 하부 구리 배선 위 절연층 안에 비아를 형성하고,
    상기 비아 안에 제1 라이너층을 형성하고,
    아르곤 스퍼터링을 사용하여 상기 비아 안의 상기 하부 구리 배선의 표면을 식각하여 리세스를 형성하고,
    상기 비아의 하부 위에 트렌치를 형성하고,
    상기 비아의 측벽과 상기 트렌치의 측벽 상에 상기 리세스와 직접적으로 접촉하는 제 2 라이너층을 형성하고,
    상기 비아의 하부 및 상기 비아의 하부 위의 상기 트렌치 안의 상기 제 2 라이너층 위에 듀얼 다마신 공정을 이용하여 상부 구리 배선을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  11. 제 10 항에 있어서,
    상기 트렌치를 형성하기 전에 상기 비아 안에 희생 물질층을 형성하고,
    상기 희생 물질층 위에 하드 마스크층을 형성하고,
    상기 하드 마스크층 위에 개구부를 포함하는 포토레지스트 패턴을 형성하고,
    상기 개구부를 따라 정렬된 상기 하드 마스크층, 상기 희생 물질층 및 절연층을 식각하여 상기 트렌치를 형성하는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  12. 제 10 항에 있어서,
    상기 비아 안의 제 1 라이너층을 형성하는 것은 제 1 라이너층은 PVD, CVD 또는 ALD를 이용하여 SiN, SiC, SiCN, Ta, TaN, 및/또는 Ru을 포함하는 상기 제 1 라이너층을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법
  13. 제 10 항에 있어서,
    상기 제 2 라이너층을 형성하는 것은 PVD, CVD 또는 ALD를 이용하여 Ta 및/또는 TaN을 포함하는 상기 제 2 라이너층을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  14. 하부 구리 배선 위 절연층 안에 비아를 형성하고,
    상기 비아 안에 제 1 라이너층을 형성하고,
    아르곤 스퍼터링을 사용하여 상기 비아 안에 상기 하부 구리 배선의 표면을 식각하여 리세스를 형성하고,
    상기 리세스 내에 금속층을 선택적으로 형성하고,
    상기 비아의 하부 상에 트렌치를 형성하고,
    상기 비아의 측벽, 상기 트렌치의 측벽 상에 상기 리세스 안에 선택적으로 형성된 금속층과 직접 접촉하는 제 2 라이너층을 형성하고,
    상기 비아의 하부 안 및 상기 비아의 하부 위 상기 트렌치 안의 상기 제 2 라이너층 위에 듀얼 다마신 공정을 이용하여 상부 구리 배선을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  15. 제 14 항에 있어서,
    상기 리세스 내에 금속층을 선택적으로 형성하는 것은 무전해 도금을 사용하여 상기 하부 구리 배선 바로 위의 상기 리세스 내에 코발트 텅스텐 포스파이드를 선택적으로 형성시키는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  16. 제 15 항에 있어서,
    상기 제 2 라이너층을 형성하는 것은 PVD, CVD 또는 ALD를 이용하여 상기 비아의 측벽 상, 상기 트렌치의 측벽 상과 상기 리세스 내에 Ta 및/또는 TaN을 포함하는 상기 제 2 라이너층을 형성하는 것을 포함하고,
    상기 제 2 라이너층 위에 구리씨드층을 형성하고, 상기 구리씨드층 위에 구 리를 전기 도금하여 상기 비아와 상기 트렌치를 채우고, 상기 전기 도금된 구리를 어닐링하고, 상기 전기 도금된 구리를 평탄화하여 상부 구리 배선을 만드는 것을 더 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  17. 제 14 항에 있어서,
    상기 비아 안에 제 1 라이너층을 형성하는 것은 PVD, CVD 또는 ALD를 이용하여 SiN, SiC, SiCN, Ta, TaN 및/또는 Ru을 포함하는 상기 제 1 라이너층을 형성하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  18. 비아의 하부 위에 트렌치를 형성하기 전에 아르곤 스퍼터링을 사용하여 비아 안에서 하부 구리 배선의 표면을 식각하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
  19. 아르곤 스퍼터링을 사용하여 상기 비아 안에 하부 구리 배선의 표면을 식각하기 전에 비아의 바닥 위에 실질적으로 수평적 표면을 형성하는 것을 방지하는 것을 포함하는 듀얼 다마신 공정을 이용한 비아 형성 방법.
KR1020060069243A 2006-02-27 2006-07-24 듀얼 다마신 공정을 이용한 비아 형성 방법 KR100763225B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/363,070 US20070202689A1 (en) 2006-02-27 2006-02-27 Methods of forming copper vias with argon sputtering etching in dual damascene processes
US11/363,070 2006-02-27

Publications (2)

Publication Number Publication Date
KR20070089028A KR20070089028A (ko) 2007-08-30
KR100763225B1 true KR100763225B1 (ko) 2007-10-04

Family

ID=38444555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069243A KR100763225B1 (ko) 2006-02-27 2006-07-24 듀얼 다마신 공정을 이용한 비아 형성 방법

Country Status (2)

Country Link
US (1) US20070202689A1 (ko)
KR (1) KR100763225B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727888B2 (en) * 2005-08-31 2010-06-01 International Business Machines Corporation Interconnect structure and method for forming the same
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
US7435674B2 (en) * 2006-03-27 2008-10-14 International Business Machines Corporation Dielectric interconnect structures and methods for forming the same
US7488679B2 (en) * 2006-07-31 2009-02-10 International Business Machines Corporation Interconnect structure and process of making the same
US20080160754A1 (en) * 2006-12-27 2008-07-03 International Business Machines Corporation Method for fabricating a microelectronic conductor structure
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US7790599B2 (en) * 2007-04-13 2010-09-07 International Business Machines Corporation Metal cap for interconnect structures
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
US7846834B2 (en) * 2008-02-04 2010-12-07 International Business Machines Corporation Interconnect structure and method for Cu/ultra low k integration
CN102479747B (zh) * 2010-11-29 2015-01-28 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
US9029260B2 (en) * 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
DE102013104464B4 (de) * 2013-03-15 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
US10170358B2 (en) 2015-06-04 2019-01-01 International Business Machines Corporation Reducing contact resistance in vias for copper interconnects
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US10586732B2 (en) 2016-06-30 2020-03-10 International Business Machines Corporation Via cleaning to reduce resistance
US11177163B2 (en) * 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040243A (en) 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
KR20050064668A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW359884B (en) * 1998-01-07 1999-06-01 Nanya Technology Co Ltd Multi-level interconnects with I-plug and production process therefor
US6433428B1 (en) * 1998-05-29 2002-08-13 Kabushiki Kaisha Toshiba Semiconductor device with a dual damascene type via contact structure and method for the manufacture of same
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
US6383919B1 (en) * 2001-02-07 2002-05-07 Advanced Micro Devices, Inc. Method of making a dual damascene structure without middle stop layer
KR100385227B1 (ko) * 2001-02-12 2003-05-27 삼성전자주식회사 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US20020182857A1 (en) * 2001-05-29 2002-12-05 Chih-Chien Liu Damascene process in intergrated circuit fabrication
US6633085B1 (en) * 2001-06-20 2003-10-14 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by ion implantation
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
US7022619B2 (en) * 2002-03-27 2006-04-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating electronic device
KR100642633B1 (ko) * 2004-06-11 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040243A (en) 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
KR20050064668A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
KR20070089028A (ko) 2007-08-30
US20070202689A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100763225B1 (ko) 듀얼 다마신 공정을 이용한 비아 형성 방법
US7193327B2 (en) Barrier structure for semiconductor devices
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
US7051934B2 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses
US7365001B2 (en) Interconnect structures and methods of making thereof
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US9966304B2 (en) Method for forming interconnect structure
WO2000019524A2 (en) Ic interconnect structures and methods for making same
KR20130127013A (ko) 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템
KR20110003562A (ko) 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
US6586842B1 (en) Dual damascene integration scheme for preventing copper contamination of dielectric layer
KR100720515B1 (ko) 국부적 장벽 금속층이 형성된 구리 금속 배선의 형성 방법
US20060024962A1 (en) Partial plate anneal plate process for deposition of conductive fill material
US6576982B1 (en) Use of sion for preventing copper contamination of dielectric layer
KR101141214B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6577009B1 (en) Use of sic for preventing copper contamination of dielectric layer
US7038320B1 (en) Single damascene integration scheme for preventing copper contamination of dielectric layer
KR101107746B1 (ko) 반도체 소자의 금속배선 형성방법
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
US20060226549A1 (en) Semiconductor device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee