KR100761544B1 - A method for forming a metal-insulator-metal capacitor - Google Patents

A method for forming a metal-insulator-metal capacitor Download PDF

Info

Publication number
KR100761544B1
KR100761544B1 KR1020010038352A KR20010038352A KR100761544B1 KR 100761544 B1 KR100761544 B1 KR 100761544B1 KR 1020010038352 A KR1020010038352 A KR 1020010038352A KR 20010038352 A KR20010038352 A KR 20010038352A KR 100761544 B1 KR100761544 B1 KR 100761544B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
space
insulating film
capacitor
Prior art date
Application number
KR1020010038352A
Other languages
Korean (ko)
Other versions
KR20030002668A (en
Inventor
심경진
김홍익
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010038352A priority Critical patent/KR100761544B1/en
Publication of KR20030002668A publication Critical patent/KR20030002668A/en
Application granted granted Critical
Publication of KR100761544B1 publication Critical patent/KR100761544B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 엠아이엠 캐패시터 형성방법에 관한 것으로, The present invention relates to a method of forming an M capacitor,

제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하고 상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성한 다음, 상기 스페이스의 측벽에 절연막 스페이서를 형성하고 상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시킨 다음, 상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하여 MIM 캐패시터의 표면적을 증가시키고 그에 따른 캐패시터의 정전용량을 확대하여 반도체소자의 고집적화를 가능하게 하는 기술이다. A lower electrode metal layer is formed on the semiconductor substrate including the first interlayer insulating layer, and a space is formed through the lower electrode metal layer to expose the lower metal layer. Then, an insulating film spacer is formed on the sidewall of the space and the lower layer is formed. A second interlayer insulating film is formed on the electrode metal layer, and a portion of the space is exposed again, and then an upper electrode metal layer filling the exposed space is formed on the entire surface to increase the surface area of the MIM capacitor. It is a technology that enables high integration of semiconductor devices by expanding the capacitance of the capacitor.

Description

엠아이엠 캐패시터 형성방법{A method for forming a metal-insulator-metal capacitor}A method for forming a metal-insulator-metal capacitor

도 1a 내지 도 1f 는 본 발명의 제1실시예에 엠아이엠 캐패시터 형성방법을 도시한 단면도.1A to 1F are cross-sectional views illustrating a method of forming an M capacitor in a first embodiment of the present invention.

도 2 는 본 발명의 제2실시예에 엠아이엠 캐패시터 형성방법을 도시한 단면도.Figure 2 is a cross-sectional view showing a method of forming the M capacitor in the second embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11,31 : 반도체기판 13,33 : 하부전극용 금속층11,31 semiconductor substrate 13,33 metal layer for lower electrode

15 : 제1콘택홀 17 : 질화막 스페이스15: first contact hole 17: nitride film space

19 : 제2층간절연막 21 : 제2콘택홀19: second interlayer insulating film 21: second contact hole

23 : 상부전극용 금속층23: metal layer for the upper electrode

본 발명은 엠아이엠 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 제조 공정중 다층 금속배선 ( multi-layer metalization )을 만드는 공정을 진행하 는 도중에 금속-부도체-금속 ( MIM, metal-insulator-metal 또는 tungsten-insulator-tungsten ) 구조를 갖는 아날로그 캐패시터를 형성하는 기술에 관한 것이다. The present invention relates to a method for forming a capacitor, in particular a metal-insulator-metal (MIM, metal-insulator-metal or during the process of making a multi-layer metallization of the semiconductor device manufacturing process) It relates to a technique for forming an analog capacitor having a tungsten-insulator-tungsten) structure.

메모리 소자는 캐패시터 공정이 핵심공정이므로, 일반적으로 다결정실리콘을 사용하여 캐패시터를 제조하고 있다. Since a capacitor process is a core process of a memory device, a capacitor is generally manufactured using polycrystalline silicon.

일반적으로, 로직소자의 경우 제1층과 제2층 정도의 다결정실리콘막과 다수의 금속배선층으로 구성되어 있기 때문에 MIM 캐패시터의 형성이 매우 중요하다. In general, in the case of a logic device, the formation of a MIM capacitor is very important because it is composed of a polysilicon film and a plurality of metal wiring layers of about the first and second layers.

그러나, MIM 캐패시터는 평행한 금속판을 사용하여 캐패시터를 제조함으로써 큰 용량을 얻기 위해서 많은 면적이 캐패시터로 사용하는데 어려움이 있다. However, MIM capacitors have difficulty in using a large area as a capacitor in order to obtain a large capacity by manufacturing a capacitor using parallel metal plates.

한편, RF 소자의 경우, RF 대역에서 사용되는 혼합신호 ( mixed signal ) 회로가 실리콘 베이스로 제작되는 추세이며 이러한 회로는 기본적인 패시브-레지스트 ( passive-resistor ), 캐패시터 및 인덕터 ( inductor ) 가 사용되며, 인덕터와 캐패시터를 독립적으로 형성하기 때문에 많은 레이아웃 면적이 사용되어 집적도가 낮아지는 문제점이 있다. On the other hand, in the case of RF devices, mixed signal circuits used in the RF band are tended to be made of silicon base, and these circuits use basic passive-resistors, capacitors, and inductors. Since the inductor and the capacitor are formed independently, a large layout area is used, resulting in a low density.

상기한 바와같이 종래기술에 따른 엠아이엠 캐패시터 형성방법은, 반도체소자의 고집적화에 충분한 캐패시턴스를 확보할 수 없는 문제점이 있다. As described above, there is a problem in the method of forming the M capacitor according to the prior art that it is not possible to secure a capacitance sufficient for high integration of the semiconductor device.

본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, MIM 캐패시터의 하부전극용 금속층에 다수의 콘택홀을 형성하고 그 측벽과 상기 하부전극 금속층 상부에 유전체막을 형성한 다음, 상기 콘택홀을 매립하는 상부전극용 금 속층을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하는 엠아이엠 캐패시터 형성방법을 제공하는데 그 목적이 있다. As described above, in order to solve the problems according to the related art, a plurality of contact holes are formed in the metal layer for the lower electrode of the MIM capacitor, and a dielectric film is formed on the sidewalls and the lower electrode metal layer. It is an object of the present invention to provide a method for forming an IC capacitor which enables high integration of a semiconductor device by forming a capacitor having a capacitance sufficient for high integration of a semiconductor device by forming a metal layer for filling the upper electrode.

이상의 목적을 달성하기 위해 본 발명에 따른 엠아이엠 캐패시터 형성방법은, MEM capacitor forming method according to the present invention to achieve the above object,

제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하는 공정과,Forming a lower electrode metal layer on the semiconductor substrate having a first interlayer insulating film;

상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,Forming a space through the lower electrode metal layer to expose the lower metal layer;

상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,Forming an insulating film spacer on sidewalls of the space;

상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,Forming a second interlayer insulating film on the lower electrode metal layer, and exposing a portion of the space again;

상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 것을 제1특징으로한다. It is a 1st characteristic that the process includes forming the upper electrode metal layer which fills the said exposed space on the whole surface.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 엠아이엠 캐패시터 형성방법은, In addition, the M capacitor forming method according to the present invention to achieve the above object,

제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층인 인덕터용 하부금속층을 형성하는 공정과,Forming a lower metal layer for the inductor, which is a metal layer for the lower electrode, on the semiconductor substrate including the first interlayer insulating film;

상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스 를 형성하는 공정과,Forming a space through the lower electrode metal layer to expose the lower metal layer;

상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,Forming an insulating film spacer on sidewalls of the space;

상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,Forming a second interlayer insulating film on the lower electrode metal layer, and exposing a portion of the space again;

상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 것을 제2특징으로 한다. It is a 2nd characteristic that the process includes forming the upper electrode metal layer which fills the said exposed space on the whole surface.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f 는 본 발명의 실시예에 따른 엠아이엠 캐패시터 형성방법을 도시한 단면도로서, 상기 도 1c 내지 도 1f 는 상기 도 1b의 ⓐ 부분을 확대하여 도시한 것이다. 1A to 1F are cross-sectional views illustrating a method of forming an M capacitor according to an embodiment of the present invention, and FIGS. 1C to 1F are enlarged views of ⓐ part of FIG. 1B.

도 1a를 참조하면, 제1층간절연막이 구비되는 반도체기판(11) 상부에 하부전극용 금속층(13)을 형성한다. Referring to FIG. 1A, a lower electrode metal layer 13 is formed on a semiconductor substrate 11 having a first interlayer insulating layer.

도 1b를 참조하면, 상기 하부전극용 금속층(13)을 식각하여 제1콘택홀(15)을 형성하되, 상기 제1콘택홀(15)은 상기 금속층(13)에 고르게 분포하여 형성한다. Referring to FIG. 1B, the lower electrode metal layer 13 is etched to form a first contact hole 15, and the first contact hole 15 is formed evenly on the metal layer 13.

도 1c를 참조하면, 상기 제1콘택홀(15)의 측벽에 질화막 스페이서(17)를 형성한다. 이때, 상기 질화막 스페이서(17)는 산화막이나 산화질화막으로 스페이서를 형성할 수도 있다. Referring to FIG. 1C, a nitride film spacer 17 is formed on sidewalls of the first contact hole 15. In this case, the nitride film spacer 17 may be formed of an oxide film or an oxynitride film.

도 1d를 참조하면, 상기 제1콘택홀(15)을 매립하는 제2층간절연막(19)을 전체표면상부에 형성한다. Referring to FIG. 1D, a second interlayer insulating film 19 filling the first contact hole 15 is formed on the entire surface.

상기 제2층간절연막(19)은 산화막, 질화막 또는 산화질화막으로 형성한 것이 다. The second interlayer insulating film 19 is formed of an oxide film, a nitride film, or an oxynitride film.

도 1e를 참조하면, 상기 제1콘택홀(15) 보다 작은 크기로 상기 제1콘택홀 (15) 내측에 제2콘택홀(21)을 형성한다. 이때, 상기 제2콘택홀(21)을 형성하는 사진식각공정은 상기 제2콘택홀(21)을 형성할 수 있는 별도의 마스크를 이용하여 실시한다. Referring to FIG. 1E, the second contact hole 21 is formed inside the first contact hole 15 with a size smaller than that of the first contact hole 15. In this case, the photolithography process of forming the second contact hole 21 is performed using a separate mask capable of forming the second contact hole 21.

도 1f를 참조하면, 제2콘택홀(21)을 매립할 수 있는 상부전극 금속층(23)을 형성하여 ⓑ 부분과 같은 MIM 캐패시터를 형성한다. Referring to FIG. 1F, an upper electrode metal layer 23 capable of filling the second contact hole 21 is formed to form a MIM capacitor such as the ⓑ portion.

도 2 는 본 발명의 제2실시예에 따른 엠아이엠 캐패시터 형성방법을 도시한 평면도로서, 층간절연막이 구비되는 반도체기판(31) 상부에 나선형 구조의 금속 인덕터(33)를 형성한 것이다. FIG. 2 is a plan view illustrating a method of forming an M capacitor according to a second embodiment of the present invention, in which a metal inductor 33 having a spiral structure is formed on a semiconductor substrate 31 having an interlayer insulating film.

후속공정으로 상기 제1실시예에서와 같이 상기 금속 인덕터(33) 측벽에 절연막 스페이서(도시안됨)를 형성하고 전체표면상부에 층간절연막을 형성한 다음, 상기 금속 인덕터(33)를 패터닝한 마스크보다 작은 크기의 마스크를 이용하여 상기 금속 인덕터(33) 사이의 스페이스를 노출시킨 다음, 노출된 스페이스를 매립하는 상부전극 금속층을 형성하여 MIM 캐패시터를 형성하는 것이다.Subsequently, an insulating film spacer (not shown) is formed on sidewalls of the metal inductor 33 and an interlayer insulating film is formed on the entire surface of the metal inductor 33, and then the metal inductor 33 is patterned. The MIM capacitor is formed by exposing the space between the metal inductors 33 using a small size mask, and then forming an upper electrode metal layer filling the exposed space.

이상에서 설명한 바와같이 본 발명에 따른 엠아이엠 캐패시터 형성방법은, 하부전극용 금속층을 관통하여 그 하부의 층간절연막을 노출시키는 스페이스를 형성한 다음, 그 상기 하부전극용 금속층 측벽에 절연막 스페이서를 형성하고 상기 하부전극용 금속층 상부에 절연막을 형성한 다음, 상기 노출된 스페이스를 매립하 는 상부전극용 금속층을 전체표면상부에 형성하여 MIM 캐패시터의 정전용량을 증가시킴으로써 반도체소자의 고집적화에 충분한 정전용량을 확보하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다. As described above, in the method of forming the MCM capacitor according to the present invention, a space is formed through the lower electrode metal layer to expose the lower interlayer insulating film, and then an insulating film spacer is formed on the sidewall of the lower electrode metal layer. After forming an insulating film on the lower electrode metal layer, the upper electrode metal layer filling the exposed space is formed on the entire surface to increase the capacitance of the MIM capacitor to secure sufficient capacitance for high integration of the semiconductor device. And thereby high integration of the semiconductor device is provided.

Claims (4)

제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하는 공정과,Forming a lower electrode metal layer on the semiconductor substrate having a first interlayer insulating film; 상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,Forming a space through the lower electrode metal layer to expose the lower metal layer; 상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,Forming an insulating film spacer on sidewalls of the space; 상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,Forming a second interlayer insulating film on the lower electrode metal layer, and exposing a portion of the space again; 상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 엠아이엠 캐패시터 형성방법.And forming a metal layer for the upper electrode filling the exposed space on the entire surface thereof. 제 1 항에 있어서, The method of claim 1, 상기 스페이스는 콘택홀이고, 다른 스페이스는 상기 콘택홀보다 작은 크기의 콘택홀인 것을 특징으로하는 엠아이엠 캐패시터 형성방법.And said space is a contact hole, and the other space is a contact hole having a smaller size than said contact hole. 제 1 항에 있어서, The method of claim 1, 상기 절연막은 산화막인 것을 특징으로 하는 엠아이엠 캐패시터 형성방법.The insulation film forming method of the M capacitor, characterized in that the oxide film. 제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층인 인덕터용 하부금속층을 형성하는 공정과,Forming a lower metal layer for the inductor, which is a metal layer for the lower electrode, on the semiconductor substrate including the first interlayer insulating film; 상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,Forming a space through the lower electrode metal layer to expose the lower metal layer; 상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,Forming an insulating film spacer on sidewalls of the space; 상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,Forming a second interlayer insulating film on the lower electrode metal layer, and exposing a portion of the space again; 상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 엠아이엠 캐패시터 형성방법.And forming a metal layer for the upper electrode filling the exposed space on the entire surface thereof.
KR1020010038352A 2001-06-29 2001-06-29 A method for forming a metal-insulator-metal capacitor KR100761544B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038352A KR100761544B1 (en) 2001-06-29 2001-06-29 A method for forming a metal-insulator-metal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038352A KR100761544B1 (en) 2001-06-29 2001-06-29 A method for forming a metal-insulator-metal capacitor

Publications (2)

Publication Number Publication Date
KR20030002668A KR20030002668A (en) 2003-01-09
KR100761544B1 true KR100761544B1 (en) 2007-09-27

Family

ID=27712371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038352A KR100761544B1 (en) 2001-06-29 2001-06-29 A method for forming a metal-insulator-metal capacitor

Country Status (1)

Country Link
KR (1) KR100761544B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701688B1 (en) * 2004-12-03 2007-03-29 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
KR100836757B1 (en) 2006-05-30 2008-06-10 삼성전자주식회사 Semiconductor device incorporating a capacitor and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221266A (en) * 1994-02-08 1995-08-18 Mitsubishi Electric Corp Mim capacitor, its manufacture and manufacture of semiconductor device
KR19990005451A (en) * 1997-06-30 1999-01-25 김영환 Highly integrated memory device and its manufacturing method
KR20010038145A (en) * 1999-10-22 2001-05-15 윤종용 Method for forming a concave type bottom electrode of capacitor
KR20020017264A (en) * 2000-08-29 2002-03-07 박종섭 Method of fabricating a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221266A (en) * 1994-02-08 1995-08-18 Mitsubishi Electric Corp Mim capacitor, its manufacture and manufacture of semiconductor device
KR19990005451A (en) * 1997-06-30 1999-01-25 김영환 Highly integrated memory device and its manufacturing method
KR20010038145A (en) * 1999-10-22 2001-05-15 윤종용 Method for forming a concave type bottom electrode of capacitor
KR20020017264A (en) * 2000-08-29 2002-03-07 박종섭 Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
KR20030002668A (en) 2003-01-09

Similar Documents

Publication Publication Date Title
KR100902581B1 (en) Stack capacitor in semiconductor device and the Method for forming the same
KR100698089B1 (en) A semiconductor device with capacitor and a method for fabricating the same
JP2006512787A (en) Capacitor and manufacturing method thereof
JP2004165559A (en) Semiconductor device
KR100572829B1 (en) Method of fabricating semiconductor device with MIM capacitor
KR100526867B1 (en) Capacitor and manufacturing method thereof
KR100761544B1 (en) A method for forming a metal-insulator-metal capacitor
CN113224038A (en) Capacitor structure and manufacturing method thereof
KR100816247B1 (en) Mim capacitor and the fabricating method thereof
KR100644526B1 (en) Method of fabricating embossing-typed capacitor
KR100778850B1 (en) Capacitor Of Semiconductor Device And Method For Forming The Same
KR100482025B1 (en) Method of Manufacturing Semiconductor Device
KR100705257B1 (en) Semiconductor device and manufacturing method thereof
KR100641983B1 (en) Metal-insulator-metal capacitor having dual damascene structure and method of fabricating the same
KR100763683B1 (en) Method for manufacturing metal insulator metal capacitor
KR100475730B1 (en) Variable Capacitors and Manufacturing Methods
JP2001339048A (en) Semiconductor device and its manufacturing method
US6200845B1 (en) Method of forming a storage capacitor
KR100322882B1 (en) Method for fabricating a MML including an antifuse with three electrodes in a semiconductor device
KR101057753B1 (en) Method of manufacturing semiconductor device
KR100546165B1 (en) Capacitor Formation Method of Semiconductor Device
KR100816245B1 (en) Capacator and method for manufacturing the same
KR960013644B1 (en) Capacitor manufacture method
KR970000976B1 (en) Producing method of stack capacitor
KR0175043B1 (en) Planarization Method of Semiconductor Memory Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee