KR100750452B1

KR100750452B1 - 표시 디바이스용 제어 신호의 검사 방법 및 검사 장치와이 검사 기능을 구비한 표시 장치

Info

Publication number: KR100750452B1
Application number: KR1020040028059A
Authority: KR
Inventors: 이가라시요우이찌
Original assignee: 가부시키가이샤 히타치 디스프레이즈
Priority date: 2003-04-24
Filing date: 2004-04-23
Publication date: 2007-08-22
Also published as: JP4299049B2; US7397456B2; JP2004328348A; US20040212609A1; TWI288391B; CN100412618C; TW200509056A; KR20040092482A; CN1540395A

Abstract

외부 신호원으로부터 표시 디바이스에 공급되는 수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호 등의 각종 제어 신호의 상태를 간단히 검사한다.

외부 신호원 HOST로부터 표시 디바이스 DSP에 공급되는 각종 제어 신호의 상태를 제어 신호 검사 회로 CSS에 의해 (1) 수직 동기 신호(VSYNC)는 적색(R) 표시 신호로, (2) 수평 동기 신호(HSYNC)는 녹색(G) 표시 신호로, (3) 디스플레이 타이밍 신호는 청색(B) 표시 신호로, 각각 변환하여 표시 디바이스 DSP의 화면 상에 색과 휘도로 표시시켜 간단히 눈으로 확인하여 검사할 수 있도록 하였다.

수직 동기 신호, 수평 동기 신호, 디스플레이 타이밍 신호, 스타트 카운터, 제어 신호 검사 회로

Description

표시 디바이스용 제어 신호의 검사 방법 및 검사 장치와 이 검사 기능을 구비한 표시 장치{METHOD AND APPARATUS OF TESTING CONTROL SIGNALS FOR DISPLAY DEVICE AND DISPLAY APPARATUS HAVING TEST FUNCTION}

도 1은 본 발명에 따른 제어 신호 검사 회로의 개략적 구성을 설명하는 블록도.

도 2는 본 발명에 따른 표시 디바이스의 실시예의 구성을 액정 패널을 이용한 액정 표시 장치를 예로서 설명하는 전체 구성의 블록도.

도 3은 도 2에 도시한 액정 표시 장치를 구동하기 위한 제어 신호의 기본적인 수평 방향 동작 타이밍 파형도.

도 4는 도 2에 도시한 액정 표시 장치를 구동하기 위한 제어 신호의 기본적인 수직 방향 동작 타이밍 파형도.

도 5는 본 발명의 표시 디바이스용 제어 신호의 검사 방법을 실현하는 타이밍 컨트롤러에 포함되는 제어 신호 검사 회로의 구성예를 설명하는 블록도.

도 6은 본 발명의 표시 디바이스용 제어 신호의 검사 방법을 실현하는 타이밍 컨트롤러에 포함되는 제어 신호 검사 회로의 구성예를 설명하는, 도 5와 함께 나타내는 블록도.

도 7은 도 5 및 도 6에 나타낸 본 발명의 실시예의 동작을 설명하는 동작 파 형도.

도 8은 본 발명의 실시예에서의 프레임 개시 신호 처리를 행하기 위한 구성을 설명하는 블록도.

도 9는 도 8의 동작 파형도.

도 10은 디코더 DCR을 구성하는 적색(R)용 디코더 DCR1의 디코드 내용을 나타내는 도면.

도 11은 디코더 DCR을 구성하는 녹색(G)용 디코더 DCR2의 디코드 내용을 나타내는 도면.

도 12는 디코더 DCR을 구성하는 청색(B)용 디코더 DCR3의 디코드 내용을 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명>

VSYNC : 수직 동기 신호

HSYNC : 수평 동기 신호

DTMG : 디스플레이 타이밍 신호

LM : 라인 메모리

SCTR : 스타트 카운터

ACTR : 어드레스 카운터

ERGR : 엔드 레지스터

CSS : 제어 신호 검사 회로

본 발명은 액정 패널이나 유기 EL 패널 혹은 플라즈마 패널 등의 플랫형 표시 디바이스에 관한 것으로, 특히 이들 표시 디바이스용 제어 신호의 검사 방법 및 이 검사 기능을 구비한 표시 장치에 관한 것이다.

퍼스널 컴퓨터 혹은 플랫 패널형 텔레비전 등의 플랫형 표시 디바이스를 이용한 화상·영상 표시 장치에서는, 표시 신호(화상 신호나 영상 신호)를 표시 디바이스의 화면 상에 표시하기 위한 제어 신호인 각종 타이밍 신호가 퍼스널 컴퓨터 본체의 화상 처리 회로, 혹은 텔레비전 수상기의 영상 신호 처리 회로 등의 외부 신호원(호스트: HOST)으로부터 표시 신호와 함께 공급된다.

외부 신호원으로부터 입력되는 제어 신호에 이상이 있으면, 표시 디바이스의 화면 표시에 이상이 발생한다. 이러한 제어 신호의 이상을 검사하기 위해, 종래에는 오실로스코프, 혹은 로직 애널라이저가 이용되고 있다. 그러나, 오실로스코프나 로직 애널라이저는 저장할 수 있는 정보량에 한계가 있으며, 또한 표시 화면의 어떠한 처리에 대응하는 제어 신호에 이상이 있는지를 검출하는 데 시간이 걸린다. 수직 동기 신호나 수평 동기 신호 또는 디스플레이 타이밍 신호의 엣지의 전환에 의해 이상 신호인지의 여부를 나타내는 경우에는 측정은 용이하다. 그러나, 임의의 프레임 중 어디에 이상이 있는지는 측정이 곤란하다.

한편, 박막 트랜지스터형의 액정 표시 장치(TFT-LCD) 등의 액티브 매트릭스형 표시 디바이스에서는 영상 정보를 리얼타임으로 표시 디바이스의 화면 상에 표 시하지만, 그 제어 신호가 어떻게 되어 있는지를 화면에 표시할 수 없다. 정상 표시을 행하고 있는 경우에는 불필요하지만, 표시에 이상이 있는 경우에는 그 이상 표시에 의해 영상 정보가 이상한 것인지, 제어 신호가 이상한 것인지를 판단할 수 있다고 하여도, 그것이 어떻게 외부 신호원으로부터 입력되고 있는지를 알아내는 것은 간단하지 않다. 이러한 종류의 제어 신호 이상에 대처하는 종래 기술로서, 문헌 1(일본 공개 제2001-109424호 공보) 혹은 문헌 2(일본 공개 제2001-272964호 공보)가 있다.

상기 종래의 기술은 컨트롤러(상기 외부 신호원, 퍼스널 컴퓨터 본체 등의 제어 모듈)로부터 입력되는 제어 신호에 이상이 있는 경우에, 해당 컨트롤러로부터의 제어 신호를 정지함으로써 표시 디바이스의 파손 등을 피하는 것이다. 그러나, 이들 종래 기술에서는 해당 제어 신호의 이상에 대하여 상세한 내용을 알 수 있는 것은 아니다.

본 발명의 목적은, 외부 신호원으로부터 표시 디바이스에 공급되는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 디스플레이 타이밍 신호(DTMG) 등의 각종 타이밍 신호(제어 신호)의 상태를 간단히 검사할 수 있도록 한 표시 디바이스용 제어 신호의 검사 방법 및 검사 장치와, 이 검사 기능을 구비한 표시 장치를 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명은 외부 신호원으로부터 표시 디바이스 에 공급되는 각종 타이밍 신호(제어 신호)의 상태를 해당 표시 디바이스 상에 색과 휘도로 표시시킴으로써 간단히 눈으로 확인하여 검사할 수 있도록 하였다. 예를 들면, (1) 수직 동기 신호(VSYNC)는 적색(R) 표시 신호로, (2) 수평 동기 신호(HSYNC)는 녹색(G) 표시 신호로, (3) 디스플레이 타이밍 신호는 청색(B) 표시 신호로, 각각 변환하여 표시 디바이스의 화면 상에 표시한다.

그리고, 수평 방향의 표시에서는 수평 귀선 기간의 정보를 표시 디바이스의 1 라인 내의 표시로 수용하기 위해 복수 화소(클럭수)분, 예를 들면 2 클럭, 4 클럭 혹은 8 클럭분의 타이밍에 대응하는 화소분의 신호를 1 화소의 파라미터 클럭수로 하여, 이것을 1 화소로 표시한다. 이 때, 소정의 클럭수분에 대응하는 1 화소를 소정색의 최대 휘도에서의 표시로 하고, 해당 소정의 클럭수분을 채우지 않는 경우에는 중간조 표시로 한다. 예를 들면, 4 클럭분을 1 화소로 한 파라미터 클럭수로 하였을 때, 수평 동기 신호가 4 화소분이며 녹색(G)을 1 화소의 최대 휘도로 표시하고, 2 화소분밖에 입력되지 않는 경우에는 녹색(G) 화소의 최대 휘도의 1/2인 중간조 휘도(2 화소분의 휘도)로 표시한다.

또한, 수평 주사선(라인)의 리턴 부분은 수평 동기 신호의 입력으로서 전단 라인의 끝을 표시하는 것으로 하며, 그 이후의 수평 동기 신호의 펄스분 이상을 수평 표시를 녹색(G) 최대 휘도로 한다.

(수평) 귀선 기간은 흑 표시로 한다. 파라미터 클럭수로 정해진 복수 화소분을 채우지 않는 수평 귀선 간의 부분은 라인의 끝을 나타내는 녹색(G)의 최초의 화소를 중간조 표시로 한다.

디스플레이 타이밍 신호(DTMG)는 원칙적으로 라인 내에서 완결되어 있기 때문에, 그 부분을 청색(B)으로 하여 파라미터 클럭수로 정해진 복수 화소분의 표시를 행한다. 수평 동기 신호(HSYNC)와 디스플레이 타이밍 신호(DTMG)가 중첩된 경우에는 녹색(G)과 청색(B)의 혼합색 표시로 된다.

만일, 임의의 수평 동기 신호(HSYNC)에서부터 다음의 수평 동기 신호(HSYNC)까지의 간격이 너무 짧은 경우에, 라인 처리를 완결할 수 없어서 표시 디바이스로의 표시 처리가 곤란한 경우에는, 표시 디바이스의 화면 상에 그 임의의 수평 동기 신호(HSYNC)에 계속하여 수평 동기 신호(HSYNC)를 상기의 색으로 표시한다.

표시 디바이스의 화면으로서의 프레임 개시 및 표시 방법에는 몇개의 파라미터를 필요로 한다. 이것에 대해서는, 하기와 같이 외부로부터 선택 가능하게 한다. 즉, (a) 수직 동기 신호(VSYNC)가 입력된 이후의 수평 동기 신호(HSYNC)에 의해 표시 디바이스의 화면 상의 표시 중 제1 라인 표시를 행한다(제어 신호 우선형). (b) 수평 귀선 기간 종료 후의 디스플레이 타이밍 신호(DTMG)가 입력된 이후 수평 동기 신호를 포함하는 라인을 표시 디바이스의 화면 상의 제1 라인 표시로 한다(표시 우선형). (c) 디스플레이 타이밍 신호(DTMG)가 없어진 라인(수직 귀선 기간의 개시를 의미함)을 표시 디바이스의 화면 상의 제1 라인 표시로 한다(귀선 기간 우선형). (d) 상기의 (a) (b)에 대해서는 프레임 개시의 트리거 발생 후, 어떠한 라인 이후부터 표시 디바이스의 화면 상에서의 프레임 개시 표시를 행할지를 지시하는 파라미터를 추가하는 것도 가능하다.

1 프레임을 표시 디바이스의 화면 상에 표시시킨 경우, 통상 사용되는 표시 디바이스에서는, 어떠한 개시 파라미터에 의해서도 전체 프레임의 정보를 표시 디바이스의 화면 상에 표시할 수 없다. 그러나, 통상 사용되는 표시 디바이스보다도 더 고해상도를 갖는 표시 디바이스에 본 발명을 적용하면, 이러한 전체 프레임의 정보를 표시하는 것이 가능하다. 통상 사용되는 표시 디바이스의 화면 상에서 이러한 표시를 행한 경우에는 원칙적으로 전체 정보의 표시는 불가능하지만, 수직 동기 신호(VSYNC)의 펄스에 이상이 있거나, 또는 디스플레이 타이밍 신호(DTMG)의 입력 라인 수가 적거나 혹은 없는 경우이면, 표시 디바이스의 화면 상에서 전체 정보량을 표시하는 것이 가능하다.

이러한 전체 프레임의 정보를 표시 디바이스의 화면 상에 표시할 수 없는 경우에, 표시 기간은 1 라인마다 홀수 라인 또는 짝수 라인 중 어느 하나를 선택 표시하는 「추출 표시」로 함으로써 대처할 수 있다. 라인의 추출을 행할지 행하지 않을지는 제어 신호 이상의 내용에 의존하는 부분이 크기 때문에 선택 가능으로 한다. 또한, 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)는 정극성과 부극성의 사양이 있기 때문에, 이것도 파라미터로 설정하거나, 혹은 극성의 자동인식 기능을 채용함으로써 선택 가능으로 한다.

본 발명은 상기한 검사 방법을 실현하는 장치로서, 표시 디바이스에 표시를 행하기 위한 표시 제어 장치에서의 타이밍 컨트롤러(소위, Tcon)에 제어 신호 검사 회로를 구비하였다.

도 1은 본 발명에 따른 제어 신호 검사 회로의 개략적 구성을 설명하는 블록도이다. 도 1에서, 제어 신호 검사 회로 CSS는 파라미터 클럭수에 대응한 화소를 카운트하는 복수 화소 카운트 수단(카운터 PCTR)과, 제어 신호(수평 동기 신호 HSYNC, 수직 동기 신호 VSYNC, 디스플레이 타이밍 신호 DTMG)를 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터로 변환하는 디코더 DT와, 표시 디바이스의 수평 방향의 해상도 정도의 용량을 갖고, 제어 신호의 상태에 따라 디코더 DCT의 출력 데이터를 저장하는 라인 메모리 LM을 구비한다.

또한, 제어 신호인 수직 동기 신호 VSYNC와 수평 동기 신호 HSYNC 및 디스플레이 타이밍 신호 DTMG를 일정 시간 지연시키는 지연 회로 DT와, 지연시킨 제어 신호를 저장하기 위한 파라미터 클럭분의 용량을 갖는 시프트 레지스터 SR을 구비한다. 이 시프트 레지스터 SR의 출력 데이터를 상기 디코더 DCR에 의해 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터로 각각 변환하여 라인 메모리 LM에 저장한다.

또한, 디코더 DCR의 출력 데이터를 라인 메모리 LM에 저장할 때의 입력 포트의 어드레스를 지정하는 어드레스 카운터 ACTR과, 어드레스 카운터 ACTR의 최후의 어드레스를 저장하는 엔드 레지스터 ERGR과, 엔드 레지스터 ERGR의 저장 데이터에 따라 라인 메모리 LM의 출력 어드레스를 지정하는 스타트 카운터 SCTR을 구비한다. 라인 메모리 LM의 출력측에는 상기 어드레스 카운터 ACTR과 엔드 레지스터 ERGR의 저장 데이터를 비교하여, 그 비교 결과로 표시 디바이스 DSP의 신호선 드라이버로 출력되는 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터와 그 휘도를 선택하는 데이터 제어 회로 DSR을 구비한다.

또한, 임의의 수평 동기 신호 HSYNC부터 다음의 수평 동기 신호 HSYNC까지의 클럭수를 검출하여 라인 리세트 신호 LRST의 생성과 비생성을 행하는 간격 체크 회로 ICR을 구비하며, 라인 리세트 신호 LRST가 생성된 경우에는 이 라인 리세트 신호에 의해 상기 복수 화소 카운터 PCTR을 클리어하고, 상기 엔드 레지스터 ERGR 및 스타트 카운터 SCTR의 래치를 행한다.

이 구성에 의해, 제어 신호의 이상을 용이하게 알 수 있다. 프레임 사이에서 제어 신호의 타이밍이 변화되면(이상이 발생하고 있음), 표시 디바이스의 화면 상에서 해당 부분의 표시가 어두워지거나, 플러싱을 일으킨다. 이것에 의해, 표시 디바이스의 화면 상의 어떤 부분에서 제어 신호가 변화하고 있는지가 명확해진다. 또한, 라인 사이에서의 타이밍 변동도 표시 디바이스의 화면 상의 라인 표시 길이에 의해 알 수 있다.

또한, 상기 구성을 표시 제어 장치에서의 타이밍 컨트롤러의 기능의 일부로서 구비하는 것으로서 설명하였지만, 이 기능을 갖는 구성을 대상으로 하는 표시 디바이스와는 독립적인 전용 표시 디바이스를 이용한 검사 장치(제어 신호 검사 장치)로 하는 것도 가능하다. 이 경우, 상기한 바와 같이 상기 대상으로 하는 표시 디바이스보다도 고해상도의 검사용 표시 디바이스로 함으로써, 전체 프레임의 정보를 표시하는 것이 가능해진다.

<실시예>

이하, 본 발명의 실시예에 대하여, 실시예의 도면을 참조하여 상세히 설명한다. 도 2는 본 발명에 따른 표시 디바이스의 구성을 액정 패널을 이용한 표시 장치를 예로서 설명하는 전체 구성의 블록도이다. 그러나, 본 발명은 액정 패널을 이용한 액정 표시 장치에 한하는 것은 아니며, 표시를 위해 마찬가지의 구동을 행한 표시 디바이스를 이용한 표시 장치에도 적용할 수 있는 것은 물론이다. 또한, 도 3과 도 4는 도 2에 도시한 액정 표시 장치를 구동하기 위한 제어 신호의 기본 구동 파형도로, 도 3은 수평 방향 동작 타이밍 파형도를 나타내며, 도 4는 수직 방향 동작 타이밍 파형도를 나타낸다.

도 2의 구성을 도 3과 도 4를 참조하여 설명한다. 먼저 도 2에서, 참조 부호 TFT-LCD는 표시 디바이스 DSP인 액정 패널이며, TC는 표시 제어 장치이다. 액정 패널 TFT-LCD는 수평 방향으로 포함되는 다수의 게이트선과, 수직 방향으로 포함되는 다수의 드레인선을 가지며, 게이트선에 주사 신호를 공급하는 주사 구동 회로인 게이트 드라이버 GDR과 드레인선에 표시 데이터(출력 데이터)를 공급하는 데이터 구동 회로인 드레인 드라이버 DDR을 구비하고 있다. 표시 제어 장치 TC는 타이밍 컨트롤러 Tcon을 구비한다.

타이밍 컨트롤러 Tcon은 통상의 표시 처리를 행하는 기능 이외에, 후에 설명하는 제어 신호 이상을 검사하기 위한 표시 데이터 처리를 행하는 제어 신호 검사 기능을 갖는 제어 신호 검사 회로 CSS를 갖는다. 이 제어 신호 검사 회로 CSS의 동작을 설명하기 전에, 통상의 액정 패널의 표시 기능에서의 동작을 설명한다. 도 3과 도 4에 도시한 바와 같이, 퍼스널 컴퓨터나 영상 신호 처리 회로 등의 신호원으로부터 입력되는 클럭 DCLK(화소 클럭), 수직 동기 신호 VSYNC, 수평 동기 신호 HSYNC, 디스플레이 타이밍 신호 DTMG 및 3색의 입력 데이터(표시 신호 : 적색(R), 녹색(G), 청색(B))에 기초하여 표시 데이터(출력 데이터)를 드레인 드라이버 DDR로 부터 드레인선에 인가하기 위한 화소 클럭 CL1, 복수의 드레인 드라이버 DDR에 출력 데이터를 입력하는 시프트 클럭 CL2, 복수의 게이트 드라이버 GDR로부터 게이트선에 주사 신호(게이트 신호)를 입력하는 게이트 시프트 클럭 CL3, 드레인 드라이버의 라인 개시 신호(최초의 데이터로 인식하기 위한 신호) STH, 액정 패널 TFT-LCD의 프레임 개시 신호 FLM을 출력한다.

입력 데이터(R, G, B) 및 출력 데이터(R, G, B)는 1 라인분의 표시 데이터로서 클럭 DCLK(화소 클럭)의 1 클럭당 1 화소분이 출력된다. 참조 부호 PWU는 전원 회로이며, 신호원측으로부터의 전력 Power로부터 액정 표시 장치의 동작에 필요한 각종 전압을 생성한다.

도 5 및 도 6은 본 발명의 표시 디바이스용 제어 신호의 검사 방법을 실현하는 타이밍 컨트롤러에 포함되는 제어 신호 검사 회로 CSS의 구성예를 설명하는 블록도이다. 도 5의

내의 부호 A∼F는 도 6의 동일한 부호 A∼F와 연결된다. 타이밍 컨트롤러 Tcon은 액정 패널 TFT-LCD(도 2)의 수평 방향의 해상도 정도의 용량을 가지며, 제어 신호의 상태에 따라 디코더의 출력 데이터를 저장하는 라인 메모리 2PLM을 구비한다. 이 라인 메모리 2PLM은 입력 포트와 출력 포트의 2개의 포트를 갖는 2 포트 메모리이다.

이하에 설명하는 본 실시예에서는 상기한 1 화소의 파라미터 클럭수(pc)를 2로 하여 설명한다. 이 타이밍 컨트롤러 Tcon에, 파라미터 클럭수 「2」에 대응한 화소를 카운트하는 복수 화소 카운터 PCTR과, 제어 신호(수평 동기 신호 HSYNC, 수직 동기 신호 VSYNC, 디스플레이 타이밍 신호 DTMG)를 적색(R), 녹색(G), 청색(B) 데이터로 변환하는 디코더 DCR을 구비한다. 이 디코더 DCR은 적색(R)용 디코더 DCR1, 녹색(G)용 디코더 DCR2, 청색(B)용 디코더 DCR3으로 구성된다.

디코더 DCR을 구성하는 적색(R)용 디코더 DCR1, 녹색(G)용 디코더 DCR2, 청색(B)용 디코더 DCR3의 디코드 내용을 도 10(디코드 1), 도 11(디코드 2), 도 12(디코드 3)에 나타낸다.

도 10∼도 12에서, LRST는 라인 리세트 신호, pc는 파라미터 클럭수, v1, v0은 시프트 레지스터 SR-1의 내용(수직 동기 신호의 상태), h1, h0은 시프트 레지스터 SR-2의 내용(수평 동기 신호의 상태), d1, d0은 시프트 레지스터 SR-3의 내용(디스플레이 타이밍 신호의 상태)을 나타내고, '1'은 하이 레벨, '0'은 로우 레벨이다. 또, 「*」는 '0' 또는 '1' 중 어느 하나를 나타낸다. 라인 리세트 신호에 입력의 유무에 따라, 시프트 레지스터 SR-1, SR-2, SR-3의 내용에 기초하여 디코더 DCRl, 디코더 DCR2, 디코더 DCR3으로부터 적색(R)용, 녹색(G)용, 청색(B)용 데이터를 라인 메모리 2PLM에 출력한다.

본 실시예에서는 디코더 DCR의 각 디코드 출력 데이터를 라인 메모리 2PLM에 저장할 때의 입력 포트의 어드레스를 지정하는 어드레스 카운터 ACTR과, 어드레스 카운터 ACTR의 최후의 어드레스를 저장하는 엔드 레지스터 ERGR과, 엔드 레지스터 ERGR의 저장 데이터에 따라 라인 메모리 2PLM의 출력 어드레스를 지정하는 스타트 카운터 SCTR을 구비한다. 또한, 스타트 카운터 SCTR, 엔드 레지스터 ERGR은 라인 리세트 신호 LRST의 타이밍에서 래치를 행한다. 라인 메모리 2PLM의 출력측에는 어드레스 카운터 ACTR과 엔드 레지스터 ERGR의 저장 데이터를 비교하여, 그 비교 결과에 따라 표시 디바이스의 드레인 드라이버 DDR(도 2)로 출력하는 표시색 데이터(적색(R), 녹색(G), 청색(B))와 그 휘도를 선택하는 데이터 제어 회로 DSR을 구비하고 있다. 데이터 제어 회로 DSR은 셀렉터 SLR1와 비교부 CMP2를 갖고 구성되어 있으며, 비교부 CMP2는 스타트 카운터 SCTR과 엔드 레지스터 ERGR을 비교하는 것이고, 셀렉터 SLR1은 (스타트 카운터)≤(엔드 레지스터)인 경우에는 라인 메모리 2PLM의 내용을 출력하여, (스타트 카운터)>(엔드 레지스터)인 경우에는 적색(R)을 최대 휘도로 나타내며, 녹색(G)과 청색(B) 표시는 행하지 않도록 제어한다.

또한, 임의의 수평 동기 신호 HSYNC부터 다음의 수평 동기 신호 HSYNC까지의 클럭수를 검출하여 라인 리세트 신호 LRST의 생성과 비생성을 행하는 간격 체크 회로 ICR을 구비하며, 라인 리세트 신호가 생성된 경우에는, 이 라인 리세트 신호 LRST에 의해 상기 복수 화소 카운터 PCTR을 클리어하고, 엔드 레지스터 ERGR 및 시프트 카운터 SCTR의 래치를 행한다. 간격 체크 회로 ICR은, 수평 동기 신호 HSYNC부터 다음의 수평 동기 신호 HSYNC까지의 클럭수를 검출하여, 클럭의 간격이 지나치게 짧은 경우에는 라인 리세트 신호의 출력은 행하지 않는다.

또한, 도 7은 도 5 및 도 6에 나타낸 본 발명의 실시예의 동작을 설명하는 동작 파형도이다. 이하, 도 7 및 도 10∼도 12를 참조하여 도 5와 도 6의 구성의 동작을 자세히 설명한다. 도 5 및 도 6의 구성에서, 라인 메모리 2PLM은 수평 동기 신호 HSYNC를 기준으로 하여, 복수 화소 카운터 PCTR을 클리어하고, 입력되는 클럭 신호를 기초로 수평 동기 신호 HSYNC의 펄스 수 「2」를 카운트한다. 카운트한 수평 동기 신호 HSYNC의 펄스 수 「2」마다 라인 메모리 2PLM에 녹색(G) 데이터 의 복수 화소분(최대 휘도)을 저장한다. 수평 동기 신호 HSYNC의 펄스가 1 화소분밖에 없는 경우에는 녹색(G) 데이터의 1/2 휘도분의 데이터를 저장한다. 수평 동기 신호 HSYNC의 입력이 없어진 경우에는 녹색(G) 메모리 부분에 흑 데이터를 저장한다.

디스플레이 타이밍 신호 DTMG가 미입력('0' : 로우 레벨)인 경우에는, 청색(B) 부분에 흑 데이터를 저장하고, 입력인('1' : 하이 레벨) 경우에는 복수 화소 파라미터 「2」를 따라 2 화소 단위로 청색(B) 부분에 흑 데이터를 저장한다. 수직 동기 신호 VSYNC인 경우에도 마찬가지로 하여 라인 메모리 2PLM에 적색(R) 데이터의 설정을 행한다. 수직 동기 신호 VSYNC가 입력된다고 하여도 라인 메모리 2PLM으로의 저장은 다른 신호와 마찬가지로 행한다.

액정 패널로의 출력은 다음의 수평 동기 신호 HSYNC가 입력되었을 때에 개시된다. 또한, 이 때의 복수 화소 파라미터 카운터 PCTR을 체크하여, 1인 경우에는 수직 동기 신호 VSYNC와 디스플레이 타이밍 신호 DTMG의 신호 상태를 체크하여, 다음에 나타낸 상당하는 데이터를 저장한다. 즉,

(a) 수직 동기 신호 VSYNC가 있음

…적색(R)의 1/2 계조 데이터

(b) 디스플레이 타이밍 신호 DTMG가 있음

…청색(B)의 1/2 계조 데이터

(c) 디스플레이 타이밍 신호 DTMG가 없음

…녹색(G)의 1/2 계조 데이터

또한, (a)는 독립 사상이며, (b)와 (c)는 배타 사상이다.

이 때, 어떠한 화소분의 데이터가 라인 메모리 2PLM 내에 어떻게 저장되었는지를 그 어드레스 설정에 의해 기억해둔다. 다음 라인용으로서 상기의 데이터 저장 처리는 그대로 계속된다.

액정 패널로의 출력 처리는 다음의 수평 동기 신호 HSYNC의 입력 후, 방금 전 저장한 데이터를 어드레스 설정의 순으로 처음부터 판독, 액정 패널의 드레인 드라이버에 시프트 클럭 CL2와 함께 출력한다. 최초의 데이터로 인식시키기 위해, 드레인 드라이버의 라인 개시 신호 STH를 데이터에 앞서 출력한다. 저장한 데이터를 모두 판독하여 드레인 드라이버로 송출하고, 그 이후에는 적색(R)의 최대 휘도 데이터를 드레인 드라이버로 보낸다. 가로 해상도(수평 해상도)분의 데이터를 드레인 드라이버에 출력한 후, 액정 패널의 드레인선에 이 데이터를 출력하기 위한 클럭 CL1을 드레인 드라이버로 보낸다. 게이트 시프트 클럭 CL3은 이 라인 처리의 도중에 출력된다. 라인 추출 모드에서는 이 처리를 1 라인 보낸 후, 그 다음은 정지 상태로 한다.

임의의 수평 동기 신호 HSYNC부터 다음의 수평 동기 신호 HSYNC의 사이가 너무 짧은 경우, 예를 들면 액정 패널의 라인 처리를 완결할 수 없는 CL1 출력이 있는 경우에는 라인 전환 처리를 행하지 않고, 다음 라인 데이터는 그 라인의 연장 처리로 한다.

또한, 도 7의 복수 화소 카운터 PCTR은 전단의 1 라인의 클럭수가 홀수인 경우를 나타내고 있다. 메모리 라이트에 대해서는 메모리 라이트가 2회 연속 발생한 경우를 나타내고 있다.

도 8은 본 발명의 실시예에서의 프레임 개시 신호 처리를 행하기 위한 구성을 설명하는 블록도이며, 수직 동기 신호 VSYNC 검출 회로 VDTR과 디스플레이 타이밍 신호 DTMG 검출 회로 DDTR, 및 선택 회로 SLR2로 구성된다.

도 9는 도 8의 동작 파형도이다. 액정 패널로의 프레임 개시 신호 FLM 출력은 (1) 제어 신호 우선 모드, (2) 표시 우선 모드, (3) 귀선 기간 우선 모드에 따라 다음에 설명하는 각 파라미터에 의해 정해진다. 즉, (1) 제어 신호 우선 모드에서는 수직 동기 신호 검출 회로 VDTR에서 수직 동기 신호 VSYNC의 입력이 검출된 다음의 수평 동기 신호 HSYNC에 의해 선택 회로 SLR2가 프레임 개시 신호 FLM을 출력한다. (2) 표시 우선 모드와 (3) 귀선 기간 우선 모드에서는 디스플레이 타이밍 신호 검출 회로(DTMG 검출 회로) DDTR에 의해 수평 동기 신호 HSYNC부터 다음의 수평 동기 신호 HSYNC 사이에 디스플레이 타이밍 신호 DTMG가 없었던 경우를 수직 귀선 기간으로 판단하고, 귀선 기간 우선 모드에서는 2회째의 수평 동기 신호 HSYNC의 트리거에 의한 액정 패널의 출력 처리 개시 시에 프레임 개시 신호 FLM을 출력한다. 1회의 수직 귀선 기간으로 판단되어, 이 후 디스플레이 타이밍 신호 DTMG가 입력된 경우에서 표시 우선 모드일 때에는 디스플레이 타이밍 신호 DTMG의 입력 후의 다음의 수평 동기 신호 HSYNC의 트리거에 의한 액정 패널로의 출력 개시 시에 프레임 개시 신호 FLM을 출력한다.

이상 설명한 본 실시예의 구성에 의해, 제어 신호의 이상을 액정 패널의 화면 상에서 용이하게 알 수 있다. 프레임 사이에서 제어 신호의 타이밍이 변화하면(이상이 발생하고 있음), 표시 디바이스의 화면 상에서 해당 부분의 표시가 어두워지거나, 플러싱을 일으킨다. 이것에 의해, 화면의 어떤 부분에서 제어 신호가 변화하고 있는지가 명확해진다. 또한, 라인 사이에서의 타이밍 변동도 표시 디바이스의 화면 상의 라인 표시 길이에 의해 알 수 있다. 또, 본 발명의 구성에 의해서는 표시할 수 없는 제어 신호 이상이 있는 경우(예를 들면, 클럭 미입력, 수평 동기 신호 HSYNC 이상 발생/미입력)에는, 표시가 뭉그러져서 흐트러지거나, 액정 패널인 경우는 DC 성분이 걸려서 잔상이 발생한다. 그러나, 이러한 이상은 종래의 오실로스코프 또는 로직 애널라이저를 이용하여 간단히 이상의 측정을 할 수 있다.

상기 구성을 표시 제어 장치에서의 타이밍 컨트롤러의 기능의 일부로서 구비하는 것으로 설명하였지만, 이 기능을 갖는 구성을 대상으로 하는 표시 디바이스와는 독립적인 전용 표시 디바이스(제어 신호 검사 장치)로 하는 것도 가능하다. 이 경우, 상기한 바와 같이 상기 대상으로 하는 표시 디바이스보다도 고해상도의 검사용 표시 디바이스로 함으로써, 전체 프레임의 정보를 표시하는 것이 가능해진다.

또한, 라인 메모리로서는 상기한 입력 포트와 출력 포트를 갖는 2 포트 메모리 2PLM에 한하지 않고, 2개의 1 포트 메모리를 이용하여 라인마다 교대로 사용하도록 구성할 수도 있다. 2개의 1 포트 메모리를 이용할 경우에는 저장한 최후의 어드레스를 기억해두고, 이것을 표시 디바이스로의 출력 처리에 반영시킨다. 구체적으로는, 라인 개시 처리(수평 동기 신호 HSYNC 입력 시)에, 그것까지 메모리 기입 처리를 행한 경우에는 어드레스 카운터 ACTR의 내용을 자신의 엔드 레지스터 ERGR에 저장하고, 어드레스 카운터 ACTR은 '0'(0 번지를 나타냄)을 저장하여, 메모리 판독 처리를 행한다. 라인 개시 처리 시에, 그것까지 메모리 판독 처리를 행하였을 때에는 어드레스 카운터 ACTR을 '0'으로 하여 메모리 기입 처리를 행한다.

이상 설명한 바와 같이, 본 발명에 따르면, 제어 신호인 수직 동기 신호와 수평 동기 신호 및 디스플레이 타이밍 신호를 일정 시간 지연시키는 지연 회로와, 지연시킨 제어 신호를 저장하기 위한 파라미터 클럭분의 용량을 갖는 시프트 레지스터를 구비하며, 시프트 레지스터의 출력 데이터를 상기 디코더에 의해 적색(R), 녹색(G), 청색(B) 데이터로 각각 변환하여 상기 라인 메모리에 저장하고, 이것을 표시 디바이스의 화면 상에 표시하는 구성으로 함으로써 제어 신호의 이상을, 표시 디바이스의 화면 상에 가시적으로 표시된 내용으로부터 용이하게 알 수 있다.

Claims

삭제
삭제
표시 디바이스의 화면 상에, 외부 신호원으로부터 입력된 복수의 제어 신호의 이상의 유무를 표시하는 표시 디바이스용 제어 신호 검사 장치에 있어서,

상기 표시 디바이스와 동등하거나 혹은 보다 고해상도의 검사용 표시 디바이스와,

상기 외부 신호원으로부터 입력된 각종 동기 신호에 기초하여 수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호를 포함하는 상기 제어 신호를 생성하는 제어 신호 검사 회로를 구비한 타이밍 컨트롤러를 갖는 표시 제어 장치를 포함하며,

상기 제어 신호 검사 회로는,

미리 정한 복수 화소에 대응하는 클럭을 파라미터 클럭으로 하여, 상기 파라미터 클럭수에 대응한 화소를 카운트하는 복수 화소 카운터와,

상기 제어 신호인 수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호 각각을 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터로 변환하는 디코더와,

상기 각 제어 신호를 일정 시간 지연시키는 지연 회로와,

상기 지연 회로에 의해 지연된 상기 각 제어 신호를 각각 저장하기 위한 상기 파라미터 클럭분의 용량을 갖는 시프트 레지스터와,

상기 검사용 표시 디바이스의 수평 방향의 해상도 정도의 용량을 가지며, 상기 시프트 레지스터의 출력 데이터를 상기 디코더에 의해 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터로 각각 변환하여 저장하는 라인 메모리와,

상기 디코더의 각 출력 데이터를 상기 라인 메모리에 저장할 때의 입력 포트의 어드레스를 지정하는 어드레스 카운터와,

상기 어드레스 카운터의 최후의 어드레스를 저장하는 엔드 레지스터와,

상기 엔드 레지스터의 저장 데이터에 따라 상기 라인 메모리의 출력 어드레스를 지정하는 스타트 카운터와,

상기 라인 메모리의 출력측에 설치되며, 상기 어드레스 카운터와 상기 엔드 레지스터의 저장 데이터를 비교하여, 비교 결과에 따라 상기 표시 디바이스로 출력되는 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터와 그 휘도를 선택하는 데이터 제어 회로를 갖는 표시 디바이스용 제어 신호 검사 장치.
제3항에 있어서,

상기 제어 신호 검사 회로에, 수평 동기 신호에서부터 다음의 수평 동기 신호까지의 클럭수를 검출하여 라인 리세트 신호의 생성과 비생성을 행하는 간격 체크 회로를 갖는 표시 디바이스용 제어 신호 검사 장치.
수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호를 포함하는 제어 신호를 생성하는 제어 신호 검사 회로를 구비한 타이밍 컨트롤러를 갖는 표시 제어 장치와,

상기 수평 동기 신호, 상기 수직 동기 신호, 상기 디스플레이 타이밍 신호 각각을 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터 중 어느 하나의 데이터로 변환하는 디코더와,

상기 변환된 데이터를 표시하는 표시 디바이스와,

상기 제어 신호의 출력을 지연시키는 지연 회로와,

상기 디코더에 의해 변환한 데이터를 저장하는 라인 메모리를 포함하며,

상기 표시 제어 장치는, 미리 정한 복수 화소에 대응하는 클럭을 파라미터 클럭으로 하여, 상기 파라미터 클럭수에 대응한 화소를 카운트하는 복수 화소 카운터와,

상기 파라미터 클럭분의 용량을 갖는 시프트 레지스터와,

상기 디코더의 각 출력 데이터를 상기 라인 메모리에 저장할 때의 입력 포트의 어드레스를 지정하는 어드레스 카운터와,

상기 어드레스 카운터의 최후의 어드레스를 저장하는 엔드 레지스터와,

상기 엔드 레지스터의 저장 데이터에 따라 상기 라인 메모리의 출력 어드레스를 지정하는 스타트 카운터와,

상기 라인 메모리의 출력측에 설치되며, 상기 어드레스 카운터와 상기 엔드 레지스터의 저장 데이터를 비교하여, 비교 결과에 따라 상기 표시 디바이스로 출력하는 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터와 그 휘도를 선택하는 데이터 제어 회로를 갖는 표시 장치.
삭제
제5항에 있어서,

상기 제어 신호 검사 회로에, 수평 동기 신호에서부터 다음의 수평 동기 신호까지의 클럭수를 검출하여 라인 리세트 신호의 생성과 비생성을 행하는 간격 체크 회로를 갖는 표시 장치.
제5항에 있어서,

상기 타이밍 컨트롤러는, 통상의 표시 데이터와 상기 제어 신호 검사 회로로부터의 표시 데이터를 전환하는 출력 데이터 전환 수단을 갖는 표시 장치.
제5항에 있어서,

상기 표시 제어 장치는 수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호를 포함하는 제어 신호를 외부로부터 입력되는 각종 동기 신호에 기초하여 생성하는 표시 장치.
제5항에 있어서,

상기 수평 동기 신호, 상기 수직 동기 신호, 상기 디스플레이 타이밍 신호의 상태를 적색(R) 데이터, 녹색(G) 데이터, 청색(B) 데이터의 휘도를 바꾸어 표시하는 표시 장치.
표시 디바이스의 화면 상에, 제어 신호의 이상의 유무를 표시하는 표시 디바이스용 제어 신호의 검사 방법에 있어서,

상기 제어 신호는 적어도 수평 동기 신호, 수직 동기 신호, 디스플레이 타이밍 신호를 갖고 있으며,

상기 제어 신호의 복수의 신호 각각을 다른 표시 색에 대응시키고,

상기 제어 신호의 복수의 신호 각각의 상태를, 대응하는 표시색의 휘도를 바꾸어 표시하는 표시 디바이스용 제어 신호의 검사 방법.
삭제
삭제
제11항에 있어서,

상기 표시색은 적색, 녹색, 청색인 표시 디바이스용 제어 신호의 검사 방법.