KR100742644B1 - 단원자층 증착법을 이용한 양자점 형성 방법 - Google Patents

단원자층 증착법을 이용한 양자점 형성 방법 Download PDF

Info

Publication number
KR100742644B1
KR100742644B1 KR1020060001407A KR20060001407A KR100742644B1 KR 100742644 B1 KR100742644 B1 KR 100742644B1 KR 1020060001407 A KR1020060001407 A KR 1020060001407A KR 20060001407 A KR20060001407 A KR 20060001407A KR 100742644 B1 KR100742644 B1 KR 100742644B1
Authority
KR
South Korea
Prior art keywords
quantum dot
forming
precursor
substrate
layer deposition
Prior art date
Application number
KR1020060001407A
Other languages
English (en)
Other versions
KR20070073464A (ko
Inventor
임성수
이문상
김기수
김기범
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020060001407A priority Critical patent/KR100742644B1/ko
Publication of KR20070073464A publication Critical patent/KR20070073464A/ko
Application granted granted Critical
Publication of KR100742644B1 publication Critical patent/KR100742644B1/ko

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A45HAND OR TRAVELLING ARTICLES
    • A45CPURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C3/00Flexible luggage; Handbags
    • A45C3/04Shopping bags; Shopping nets

Abstract

본 발명은 양자점 형성 방법에 관한 것으로, 구체적으로는 단원자층 증착법(atomic layer deposition, ALD)를 이용하여 양자점을 형성하는 방법에 관한 것으로, 이러한 방법을 적용하여 높은 공간 밀도를 갖고 균일한 크기를 갖는 나노미터 크기의 양자점 형성을 제어할 수 있다.
단원자층 증착법(atomic layer deposition), 핵생성 (nucleation), 양자점 (quantum dot), 나노 결정 (nanocrystal)

Description

단원자층 증착법을 이용한 양자점 형성 방법 {Method of forming quantum dots using atomic layer deposition}
도 1은 본 발명에 따라 단원자층 증착법을 이용하여 양자점을 형성하는 과정을 나타내는 흐름도,
도 2 (a),(b),(c),(d)는 본 발명에 따라 단원자층 증착법으로 증착한 루세늄(Ru) 양자점의 투과전자현미경 사진,
도 3은 본 발명에 따라 단원자층 증착법을 이용하여 증착한 루세늄(Ru) 양자점의 단원자층 증착 싸이클수에 따른 공간 밀도와 양자점 크기의 변화를 나타내는 도면.
본 발명은 양자점 형성 방법에 관한 것으로, 구체적으로는 단원자층 증착법(atomic layer deposition, ALD)를 이용한 양자점 형성 방법에 관한 것이다.
양자점은 여러가지의 전자소자에 적용될 수 있는 것이다. 이 중에서 양자점은 나노결정 플래시 메모리(nanocrystal flash memory)라는 반도체 소자에도 적용 가능하며, 그 적용에 대해 많은 연구가 진행되고 있다. 그런데 나노 결정 플래시 메모리 소자를 구현하기 위해서는 1012 /cm2 이상의 높은 공간 밀도와 5 nm 이하의 크기, 그리고 작은 크기 편차를 갖는 양자점(quantum dot)을 형성하는 공정 개발이 필수적이다.
종래에는 저압 화학 기상증착 (low pressure CVD) 방법을 사용하여 양자점을 형성하는 기술이 가장 널리 사용되고 있다. 그러나 종래의 이러한화학 기상 증착법을 통한 양자점 형성 공정은 다음과 같은 문제점을 가지고 있다.
첫째, 화학 기상 증착법은 챔버내에 전구체(precursor)와 반응제 또는 환원제를 동시에 주입하는 공정이다. 따라서 기상에서의 전구체의 분해 및 기판 표면에의 전구체를 흡착, 기판 표면에의 반응제 또는 환원제의 흡착, 흡착된 전구체의 리간드(ligand)를 제거하는 전구체의 반응 및 환원 과정이 동시에 진행되는 공정이다. 따라서 각각의 현상들을 독립적으로 제어하는 것이 매우 어렵다.
둘째, 저압화학 기상 증착법을 사용하여 양자점을 형성하는 경우에 양자점을 형성하는 초기 단계의 시간이 수십초 이내에서 결정되므로, 이러한 짧은 공정 시간으로 인해 핵형성과 핵성장을 개별적으로 제어하여 원하는 크기의 양자점을 형성하는 것이 어렵다.
따라서 양자점 형성 과정에서 공정 변수들을 용이하게 제어할 수 있는 양자점 형성 방법이 요구된다.
또한, 양자점 형성 과정에서 양자점 형성 단계와 양자점 성장 단계를 구분하여 제어함으로써 양자점 크기 조절이 용이하고 보다 작은 크기 편차를 갖는 양자점 형성 방법이 필요하다.
즉, 양자점 형성 과정을 용이하게 제어함으로써 높은 공간 밀도를 갖고 균일한 크기를 갖는 나노미터 크기의 양자점을 형성하는 방법이 요구된다.
상기 종래 기술의 문제점을 해결하기 위하여 본 발명은 단원자층 증착법(ALD)를 사용하여 양자점 형성 과정에서 공정 변수들을 용이하게 제어할 수 있는 양자점 형성 방법을 제공하고자 한다.
또한, 본 발명은 단원자층 증착법(ALD)를 사용하여 양자점 형성 과정에서 양자점 형성 단계와 양자점 성장 단계를 구분하여 제어함으로써 양자점 크기 조절이 용이하고 보다 작은 크기 편차를 갖는 양자점 형성 방법을 제공하고자 한다.
즉, 본 발명은 단원자층 증착법(ALD)를 사용하여 양자점 형성 과정을용이하게 제어함으로써 높은 공간 밀도를 갖고 균일한 크기를 갖는 나노미터 크기의 양자점을 형성하는 방법을 제공하고자 한다.
이러한 본 발명의 목적을 달성하기 위하여 본 발명은 물질 전구체(precursor)를 챔버내에 유입하여 챔버내에 위치하는 기판 표면에 상기 물질 전구체 흡착물을 형성하고, 흡착 후 남아있는 상기 물질 전구체의 물리적 흡착물들을 퍼지(purge) 과정를 통하여 제거하고, 상기 기판의 흡착물 물질 전구체의 리간드를 환원시키거나 반응시켜 상기 물질을 상기 기판 표면에 형성하고, 불활성 가스를 사용하여 반응 후 남아있는 잔여물을 퍼지(purge) 과정를 통하여 제거하는 단계를 한 싸이클(cycle)로 하여 이 싸이클(cycle)을 일정회수 반복하여 상기 기판 표면에 상기 물질의 양자점을 형성하는 양자점 형성 방법을 제공한다.
또한 본 발명은 양자점 형성 후 양자점 형성 물질의 전구체 주입양을 감소시키고 상기 싸이클을 더 반복하여 더 이상의 양자점 생성을 최소화 하며 이미 존재하는 상기 양자점의 크기를 증가시키는 양자점 성장 단계를 더 포함하는 것을 특징으로 하는 양자점 형성 방법을 제공한다
이외에도 본 발명의 기술적 범위 내에서 다양한 실시예가 가능할 것이다.
이하에서 도면을 참조하여 본원 발명에 대하여 자세히 기술하기로 한다.
본 발명은 단원자층 증착법(atomic layer deposition, ALD)를 이용한 양자점 형성 방법에 관한 것이다.
단원자층 증착법은 증착하고자 하는 물질의 전구체(precursor)를 챔버내에 유입하여 챔버내에 위치하는 기판과의 화학적 또는 물리적 흡착을 통해 기판 표면에 흡착물을 형성하고, 흡착 후 남아있는 물리적 흡착물들을 퍼지(purge) 과정를 통하여 제거하고, 기판의 흡착물을 환원시키거나 반응시켜 원하고자 하는 물질을 기판 표면에 형성하고, 불활성 가스를 통해서 반응 후 남아있는 잔여물을 퍼지(purge)를 통하여 제거하는 단계를 한 싸이클(cycle)로 하여 이 싸이클(cycle)의 반복을 통하여 기판 표면에 물질을 증착하는 방법을 통칭한다.
본 발명은 이러한 단원자층 증착법을 사용하여 양자점을 형성하는 방법 및 이러한 양자점 형성 후 양자점 물질의 전구체 주입 속도를 줄이고 상기 싸이클을 더 반복하여 상기 양자점의 크기를 증가시키는 양자점 성장 단계를 더 포함하기도 한다.
본 발명은 이러한 단원자층 증착 방법을 사용하여 양자점(quantum dot) 또는 나노결정(nanocrystal)을 형성하는 과정 전에 기판의 전처리를 하기도 한다. 또한 양자점 형성 또는 양자점 성장 과정을 통하여 형성한 양자점을 후처리를 통하여 개질하는 단계의 공정을 포함하기도 한다.
단원자층 증착법(ALD)을 위해 사용되는 장치(챔버) 내부의 온도는 일반적으로 상온에서 500oC 이하이다. 장치 내부의 온도는 증착되는 물질 또는 사용되는 장치의 제조사에 따라 더 1000oC 미만의, 500oC 보다 더 높은 온도 일 수 있다.
양자점 형성 물질 전구체(precursor)가 단원자층 증착 장치로 유입되는 단계, 퍼지(purge)단계, 반응제 또는 환원제가 유입 단계에 필요한 시간은 0.1 초에서 10 분 이내이다.
이하에서 본 발명의 실시예를 구체적으로 설명하면 다음과 같다.
도 1은 본 발명에 따라 단원자층 증착법을 이용하여 양자점을 형성하는 과정을 나타내는 흐름도이다.
본 발명에서 사용될 수 있는 기판은 바람직하게는 실리콘위에 증착된 10 나 노 미터보다 얇은 두께의 SiO2, HfO2, Al2O3, TiO2, Si-O-N, Hf-Si-O-N, Al-Si-O-N 등의 산화물 또는 산화 질화물 기판이다. 이외에 SiO2, Si3N4 와 같은 실리콘 계통의 절연체 및 Si, Ge 등의 반도체 기판을 포함한다.
이러한 기판을 챔버에 로딩(loading)한 후, 기판을 플라즈마를 통하여 전처리하는 단계를 실시한다(101). 암모니아(NH3) 플라즈마(plasma)를 이용하여 기판을 전처리 한다. 암모니아 플라즈마는 챔버내에 아르곤(Ar)과 함께 유입되며 암모니아의 함량은 1 %에서 100% 가 될 수 있다. 이때의 챔버의 압력은 1Torr에서 5 Torr 이다.
여기에서 사용되는 플라즈마 가스는 수소 (H2), 클로린가스 (Cl2), 암모니아 (NH3), 다이보레인 (B2H6) 또는 다이사일렌 (Si2H6), 질소 (N2), 아르곤 (Ar) 등이고, 이들 가스가 유입된 상황에서 장치내의 플라즈마를 발생시켜 기판에 노출시키는 단계를 포함한다. 사용되는 가스는 위에서 열거한 각 가스의 두가지 이상의 혼합물 일 수 있다. 가스의 압력은 수 1 mTorr에서 10 Torr가 될 수 있다. 플라즈마 노출 시간은 1초에서 60분까지일 수 있다. 이 단계에서의 플라즈마의 형태는 직접 플라즈마 (direct plasma) 또는 원격 플라즈마(remote plasma)를 포함한다.
이러한 전처리는 높은 공간 밀도를 갖는 양자점 형성을 위해 기판에 핵형성 공정을 조장하기 위하여 수행한다.
이러한 전처리 단계는 각종 산 또는 염기성 용액을 통해 기판에 우선 핵성장 지역을 만들어 줄 있는 화학적 방법 또는 순수한 여러가지 가스를 이용하는 방법을 사용할 수도 있다. 이 단계는 양자점이 증착되는 장치의 내부에서 또는 외부 장치에서 행해질 수 있다. 바람직하게는 화학적 방법의 경우 증착 장치의 외부에서, 가스 또는 플라즈마를 이용한 경우에는 증착 장치의 내부에서 행해진다.
기판을 화학적으로 전처리 하는 방법은 불산(HF)용액을 이용하여 기판의 표면을 개질하는 단계를 포함한다. 이 단계에서의 용액은 1/10 - 1/1000 정도의 농도로 탈이온수(D.I. water)에 묽힌 용액을 포함한다. 이 단계에서의 용액은 BOE (buffered oxide etch) 용액 또는 이 용액을 탈이온수(D.I. water)에 묽힌 용액을 포함한다. 이 단계에서의 기판의 전처리 시간은 1 초에서 60 분까지이다. 이 단계에서의 온도는 0 에서 100oC 이다. 기판을 화학적으로 전처리 하는 방법은 탈이온수(D.I. water)에 오존(O3)를 1-100 ppm 정도 섞은 용액으로 기판을 개질하는 단계를 포함한다. 기판을 화학적으로 전처리 하는 방법은 황산(H2SO4)과 과산화수소수(H2O2)를 섞은 용액을 이용하여 기판의 표면을 개질하는 단계를 포함한다. 이 단계에서의 용액의 농도는 공정 조건에 따라 달라질 수 있다. 이 단계에서의 기판의 전처리 시간은 1 초에서 60 분까지이다. 이 단계에서의 온도는 0 에서 100oC 이다. 기판을 화학적으로 전처리 하는 방법은 반도체 산업에서 널리 쓰이는 SC1(Standard Cleaning 1) 및 SC2 세정 단계를 포함한다. 이 단계에서의 SC1 용액의 농도는 H2O: H2O2 (30 %) : NH3OH (29%) = 200: 4: 1 일 수 있고 공정 조건에 따라 변화 할 수 있다. 이 단계에서의 SC2 용액의 농도는 H2O : H2O2 (30 %) : HCl (37 %)) = 100 : 2 : 1 일 수 있고 공정 조건에 따라 변화 할 수 있다. 이 단계에서의 기판의 전처리 시간은 1 초에서 60 분까지이다. 이 단계에서의 온도는 0 에서 100oC 이다.
가스를 통해 기판을 전처리하는 단계는 수소 (H2), 클로린 (Cl2), 암모니아 (NH3), 다이보레인 (B2H6) 또는 다이사일렌 (Si2H6) 가스를 산화물 기판에 노출시키는 단계를 포함한다. 사용되는 가스는 위에서 열거한 각 가스의 순수한 상태 또는 두 가지 이상의 혼합물 또는 질소 (N2)와 아르곤(Ar)과 같은 불활성 가스와의 혼합물일 수 있다. 장치내의 가스 압력은 수 mTorr에서 수 Torr가 될 수 있다. 가스 노출 시간은 수 초에서 수십 분까지일 수 있다. 이 때의 온도는 0에서 500oC까지 일 수 있다.
다음은 양자점 형성 단계이다(106). 양자점 형성 단계는 도 3의 점선 301의 기울기가 양자점 성장 단계의 기울기 보다 큰 값을 얻을 수 있는 공정조건으로 실시한다. 본 실시예에서는 Ru의 전구체(precursor)의 유량으로서 이 기울기를 조절한다. 여기에서 챔버의 압력은 1 - 10 Torr 이내의 범위에서 고정하며, 본 발명에서는 3 Torr로 고정하여 사용한다.
이 양자점 형성 단계는 챔버에 제1 전구체로 루세늄 전구체를 주입하는 단계 (102), 기판 표면에 화학적으로 흡착된 전구체를 제외한 물리적으로 흡착된 전구체들을 불활성 가스로 퍼지시키는 단계 (103), 제 1 환원제 또는 제 1 반응제를 주입 하는 단계 (104), 불활성 가스로 반응 후 남아있는 잔여물들을 제거하는 단계 (105)로 이루어진다.
구체적으로 보면, 먼저(102단계) Ru 전구체인 Ru(EtCp)2 {여기서 (EtCp)2 는 리간드(ligand)이다}를 챔버로 주입하여 기판 표면에 화학적 흡착물을 만든다. 이때의 Ru 전구체의 주입 유량과 주입 시간은 기판 표면에 Ru 전구체의 화학적 흡착물이 흡착되는 정도를 제어하기 위하여 정한다.
Ru 전구체를 전달 가스를 통하여 유입시키는 경우 전달 가스의 유량은 10 - 1000 sccm 에서 유입 시간은 10초 이내에서 결정될 수 있다. 이 값들은 전달가스의 유량 또는 유입 시간에 따른 단원자층 증착 싸이클당 Ru 박막의 두께증가율이 증가하다 일정해지는 구간을 결정하여 사용한다. 본 발명의 실시예에서는 100 sccm의 전달 가스 유량에 5초의 유입시간을 사용한다.
다음 단계(103단계)는 Ru 전구체가 기판에 화학적으로 흡착한 화학적 흡착물이외의 상태로 존재하는 물리적 흡착물 및 불순물 등을 불활성 가스로 제거한다. 여기서 불활성 가스는 아르곤 또는 질소가 될 수 있고 그 유입량은 10 - 1000 sccm 사이에서 챔버 압력에 의해 결정되며 유입 시간은 10 초 이내에서 결정한다.
다음 단계(104단계)에서는 전구체의 화학적 흡착물인 리간드를 환원시켜 Ru 물질을 얻는 단계이다. 여기에서는 플라즈마 상태의 아르곤와 암모니아의 혼합물을 환원제로 이용한다. 암모니아와 아르곤의 유량과 플라즈마의 파워는 챔버의 모양과 구성 또는 Ru 전구체의 종류에 따라 달라지며, 가능한 가장 큰 성장 속도를 보이는 조건에서 실시한다. 본 실시예에서는 아르곤과 암모니아의 유입비가 1:1 에서 유입 시간은 10초, RF 플라즈마의 파워를 100 W 로 사용한다.
다음 단계(105단계)는 불활성 가스를 사용하여 물리적 흡착물 및 불순물 등을 제거한다. 여기서 불활성 가스는 아르곤 또는 질소가 될 수 있고 그 유입량은 10 - 1000 sccm 사이에서 챔버 압력에 의해 결정되며 유입 시간은 10 초 이내에서 결정한다.
이와 같은 양자점 형성 단계를 반복하는 싸이클 수는 도 3의 302 선에따라 결정하며 양자점의 공간 밀도가 5x1011 /cm2 이상이 되는 싸이클로 정하며, 바람직하게는 200싸이클이다.
이러한 싸이클을 반복하여 필요한 양자점 공간 밀도 및 양자점 크기를 얻은 경우에는 양자점 형성을 종료할 수 있다. 그러나, 필요한 크기의 양자점을 획득하지 못하는 경우에는 이러한 양자점 형성 단계 이후에 양자점 성장 단계(111) 싸이클을 반복함으로써 양자점의 크기를 증가시킬 수 있다.
이 양자점 성장 단계는 챔버에 제 2 전구체를 주입하는 단계 (107), 기판 표면에 화학적으로 흡착된 전구체를 제외한 물리적으로 흡착된 전구체들을 불활성 가스로 퍼지시키는 단계 (108), 제 2 환원제 또는 제 2 반응제를 주입하는 단계 (109), 불활성 가스로 반응후 남아있는 잔여물들을 제거하는 단계 (110)로 이루어진다.
구체적으로 먼저(107단계), 도 3의 점선 301의 기울기가 상기의 양자점 형성 단계의 기울기 보다 작은 값을 얻을 수 있는 공정조건으로 실시한다. 압력은 양자점 형성 단계와 같이 고정된다. 전구체 주입 단계에서는 양자점 형성 단계에서의 전구체 주입단계의 Ru 전구체의 유입양보다 유입량을 줄이거나 유입 시간을 줄인다. 본 발명의 실시예에서 핵생성 단계의 전구체 유입량이 100 sccm 인 경우 핵성장 단계의 유입량은 20 sccm 이하로 하고, 그 유입 시간은 1초 내지 1초 이하로 사용한다.
또는 표면에 흡착되는 전구체(precursor)의 제어하기 위하여 위하여 전구체(precursor)의 온도를 올리거나 내리는 것, 전구체의 전달가스의 유량을 늘리거나 줄이는 것 또는 전구체(precursor)의 장치로의 유입시간을 늘리거나 줄이는 것도 가능하다.
또는 본 발명은 형성된 양자점에 또 다른 물질의 단원자층 증착(ALD)를 통하여 증착하여 코아-셀 (core-shell)구조의 새로운 양자점을 형성하는 것도 가능하다.
나머지 단계들인, 기판 표면에 화학적으로 흡착된 전구체를 제외한 물리적으로 흡착된 전구체들을 불활성 가스로 퍼지시키는 단계 (108), 제 2 환원제 또는 제 2 반응제를 주입하는 단계 (109), 불활성 가스로 반응후 남아있는 잔여물들을 제거하는 단계 (110)는 양자점 형성 단계와 동일한 공정 조건을 사용한다.
이러한 양자점 성장 단계를 반복하는 싸이클 수는 도 3의 양자점 성장 속도인 점선 304의 기울기로 결정한다. 원하는 양자점의 크기에 이를 때까지 싸이클을 반복한다.
본 발명을 통해 증착 할 수 있는 양자점 물질은 각종 금속, 금속간 화합물, 금속 질화물, 금속산화물, 금속 실리콘 화합물, 이종반도체를 포함한다.
구체적으로는 루세늄 (Ru), 텅스텐 (W), 알루미늄 (Al), 구리 (Cu), 플라티늄 (Pt), 타이타늄 (Ti), 탄탈륨 (Ta), 철 (Fe), 코발트 (Co), 니켈 (Ni), 팔라듐 (Pd), 이리듐 (Ir), 로듐 (Rh) 등의 현재 단원자층 증착법을 이용하여 박막 증착이 보고된 금속 물질이다. 또한, 금 (Au), 은 (Ag), 란타늄 (La), 망간 (Mn), 크롬 (Cr), 하프늄 (Hf), 마그네슘 (Mg), 스칸듐 (Sc) 등의 금속 물질도 사용 가능하다.
금속간 화합물로는 CoCrPt, Ru-Al, Ru-Ti, Ru-Ta, Ru-La, Ru-Mn, Ru-Cr, Ru-Hf, Ru-Sc, W-Al, W-Fe, W-Co, W-Ni, W-Pd, W-Ir, W-Rh, W-Hf, Al-Cu, Al-Pt, Al-Ti, Al-Ta, Al-Fe, Al-Co, Al-Ni, Al-Pd, Al-Ir, Al-Rh, Al-Au, Al-Ag, Al-La, Al-Mn, Al-Cr, Al-Hf, Al-Mg, Al-Sc, Cu-Pt, Cu-Ti, Cu-Au, Cu-La, Cu-Mn, Cu-Hf, Cu-Mg, Cu-Sc, Pt-Ti, Pt-Ta, Pt-Fe, Pt-Co, Pt-Ni, Pt-La, Pt-Mn, Pt-Sc, Ti-Fe, Ti-Co, Ti-Ni, Ti-Pd, Ti-Ir, Ti-Rh, Ti-Au, Ti-Ag, Ti-Mn, Ti-Cr, Ta-Fe, Ta-Co, Ta-Ni, Ta-Pd, Ta-Ir, Ta-Rh, Ta-Au, Ta-Mn, Ta-Cr, Fe-Co, Fe-Ni, Fe-Pd, Fe-Cr, Co-La, Co-Mn, Co-Cr, Co-Hf, Co-Mg, Co-Sc, Ni-La, Ni-Cr, Ni-Cr, Ni-Hf, Ni-Mg, Ni-Sc, Pd-Au, Pd-Mn, Pd-Cr, Pd-Hf, Pd-Mg, Pd-Sc, Ir-La, Ir-Mn, Ir-Cr, Ir-Hf, Ir-Mg, Rh-La, Rh-Mn, Rh-Cr, Rh-Hf, Au-La, Au-Mn, Au-Hf, Au-Mg, Au-Sc, Ag-La, Ag-Mg, Ag-Sc, La-Mg, Mn-Cr, Mn-Hf, Cr-Hf, Mg-Sc 등이 가능하다.
또한, 위에서 열거한 금속 물질들 간의 임의의 조성을 갖는 혼합물,
금속 물질들 중 세가지 이상의 화합물 또는 혼합물, 위에 열거한 금속 물질 의 임의의 질소 함량을 갖는 질화물들인 W-N, W-N-C, Al-N, Ti-N, Ta-N, Fe-N, Ni-N, Mn-N, Cr-N, Hf-N, Mg-N 등의 모든 금속 질화물, 이에서 열거한 금속 물질들 중 두 가지 이상의 금속 화합물의 질화물, 위에서 열거한 금속 물질들의 임의의 산소 함량 또는 열역학적으로 안정한 산소 함량을 갖는 산화 물질들인, Ru-O, W-O, Al2O3, Cu-O, TiO2, Ta2O5, Fe-O, Co-O, Ni-O, Pd-O, Ir-O, La-O, Mn-O, Cr-O, HfO2, MgO, Sc-O 등의 금속 산화물들과 Ba-Ti-O, Y-Bi-Cu-O, ZnO2, SnO2, Hf-Si-O, Hf-Al-O, ZrO2, Zr-Si-O, Zr-Al-O 등의 모든 산화물, 위에서 열거한 금속 물질들 중 두 가지 이상의 금속 화합물의 산화물, 위에서 열거한 금속 물질들의 임의의 실리콘 (Si) 함량을 갖는 실리콘 화합물인 Ru-Si, W-Si, Cu-Si, Pt-Si, Ti-Si, Ta-Si, Fe-Si, Co-Si, Ni-Si, Pd-Si, Mn-Si, Cr-Si, Hf-Si, Mg-Si, Sc-Si 등의 실리사이드 (silicide) 물질, 화합물 반도체인 AlP, AlAs, AlSb, AlBi, GaN, GaP, GaAs, GaSb, GaBi, InN, InAs, InSb, InBi, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe 등의 모든 화합물 반도체, 위에서 언급한 화합물 반도체를 이루는 원소들로 이루어진 임의의 조성의 세 개 이상의 원소로 구성된 모든 화합물 반도체, 위에서 열거한 화합물 반도체에 불순물이 첨가되어 도핑되어있는 화합물 반도체를 포함한다.
다음은 단원자층 증착법을 이용하여 증착된 양자점의 후처리 단계이다(112). 이 후처리 단계는 양자점을 진공 또는 특정 가스 분위기에서의 열처리를 통하여 새로운 공간 밀도와 크기, 또는 새로운 물질을 갖는 물질로 변화시키는 단계를 포함한다. 열처리의 온도 범위는 물질에 따라 달라질수 있으며, 일반적으로 물질의 경 우 그 물질의 녹는 점의 2/3 지점까지 허용될 수 있다. 열처리의 온도 범위는 물질에 따라 주변 환경에 영향을 받지 않는 온도로 제한될 수 있다. 열처리의 분위기는 원하는 물질에 따라 조절될 수 있다. 예를들어 산화물의 형성을 원하는 경우 산소(O2) 분위기, 질화물의 형성을 원하는 경우 암모니아(NH3) 등이 이용될 수 있다. 열처리 시간은 일반적으로 한 시간 이내이며 RTP(rapid thermal process) 등을 이용할 경우 훨씬 단축되어 수 초이내의 시간도 허용된다. 열처리의 효과는 일반적으로 진공 열처리의 경우 양자점의 공간 밀도를 감소시키며, 열처리 후의 양자점은 좀 더 구형에 가까워지는 것 등이다.
도 2 (a),(b),(c),(d)는 본 발명에 단원자층 증착법으로 증착한 Ru 양자점의 평면투과전자현미경 사진이다. 즉, 플라즈마를 이용한 단원자 증착법으로 증착한 경우의 Ru 양자점들을 단원자 증착 싸이클(cycle)이 각각 100, 200, 300, 500 인 경우의 투과전자현미경 사진이다.
도 2를 참고하여 보면, Ru 양자점들이 성장하는 과정에서 300 싸이클 이상에서 서로 융합하여 불규칙한 모양을 만들고 양자점의 크기 분포가 커지는 것을 확인 할 수 있다. 따라서 모든 양자점 형성 공정은 공간 밀도가 증가하다 감소하는 정점이하의 싸이클에서 실시되는 것이 바람직함을 알 수 있다. 본 발명에서 여기에 해당하는 싸이클은 200 싸이클이다.
도 3은 본 발명에 따라 단원자층 증착법을 이용하여 증착한 양자점의단원자층 증착 싸이클수에 따른 공간 밀도와 양자점 크기의 변화를 나타내는 도면이다. 즉, 플라즈마를 이용하여 단원자층 증착법으로 Ru 양자점을 형성하는 단계의 핵 생성 및 성장에 따른 공간 밀도와 양자점 크기의 변화를 증착 싸이클에 따라 나타내는 그래프이다.
그래프 302는 실험적으로 측정된 양자점의 공간 밀도를 단원자층 증착(ALD) 싸이클(cycle)에 따라 나타낸 것이고, 그래프 303은 실험적으로 측정된 양자점의 크기를 단원자층 증착(ALD) 싸이클(cycle)에 따라 나타낸 것이다.
도 3을 참조하여 설명하면, 일반적으로 핵이 생성되고 성장되는 구간(도 3에서 200 cycle 이하 구간)에서는 점선 301으로 나타나는 바와 같이 양자점의 공간 밀도가 급격히 증가하며, 그 구간 이상에서는 (도 3에서 200 cycle 이상) 성장된 핵들이 서로 만나 융합되는 현상이 발생하면서, 공간 밀도가 감소하며 양자점의 크기가 급격히 증가하는 현상이 발생한다.
점선 301은 초기 단계에서의 핵 생성에 관한 경향을 보여주는 직선이며 이 직선의 기울기가 핵 생성 속도로 정의된다.
점선 304는 초기 단계에서의 핵 성장에 관한 경향을 보여주는 직선이며 이 직선의 기울기가 핵 성장 속도로 정의된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이 다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 단원자층 증착법(atomic layer deposition, ALD)를 이용하여 높은 공간 밀도를 갖고 균일한 크기를 갖는 나노미터 크기의 양자점 형성을 제어할 수 있다.

Claims (6)

  1. 단원자층 증착 방법을 사용하여 양자점을 형성하는 방법에 있어서,
    물질의 전구체(precursor)를 챔버내에 유입하여 챔버내에 위치하는 기판 표면에 상기 물질의 전구체의 흡착물을 형성하는 단계;
    상기 기판 표면에 형성된 상기 물질의 전구체의 흡착물을 환원시키거나 반응시켜 상기 물질의 양자점을 상기 기판 표면에 형성하는 단계를 한 싸이클(cycle)로 하여 이 싸이클(cycle)을 일정회수 반복하여 상기 기판 표면에 상기 물질의 양자점을 형성하는 양자점 형성 방법.
  2. 제1항에 있어서,
    상기 흡착물 형성 단계 다음에 흡착 후 남아있는 상기 물질의 전구체의 물리적 흡착물들을 퍼지(purge) 과정를 통하여 제거하는 단계를 더 포함하는 특징으로 하는 양자점 형성 방법.
  3. 제1항에 있어서,
    상기 물질의 양자점을 상기 기판 표면에 형성하는 단계 다음에 불활성 가스를 사용하여 반응 후 남아있는 잔여물을 퍼지(purge) 과정를 통하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 양자점 형성 방법.
  4. 제1항에 있어서,
    상기 양자점 형성 후 상기 물질의 전구체 주입 양을 줄이고 상기 싸이클을 더 반복하여 새로운 양자점 형성을 최소화하고 상기 양자점의 크기를 증가시키는 양자점 성장 단계를 더 포함하는 것을 특징으로 하는 양자점 형성 방법.
  5. 제1항에 있어서,
    상기 양자점 형성 후 후처리를 통하여 증착된 양자점을 개질하는 단계를 더 포함하는 것을 특징으로 하는 양자점 형성방법.
  6. 제1항에 있어서,
    상기 기판을 전처리한 후 상기 물질의 전구체를 주입하는 것을 특징으로 하는 양자점 형성 방법.
KR1020060001407A 2006-01-05 2006-01-05 단원자층 증착법을 이용한 양자점 형성 방법 KR100742644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060001407A KR100742644B1 (ko) 2006-01-05 2006-01-05 단원자층 증착법을 이용한 양자점 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001407A KR100742644B1 (ko) 2006-01-05 2006-01-05 단원자층 증착법을 이용한 양자점 형성 방법

Publications (2)

Publication Number Publication Date
KR20070073464A KR20070073464A (ko) 2007-07-10
KR100742644B1 true KR100742644B1 (ko) 2007-07-25

Family

ID=38508058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001407A KR100742644B1 (ko) 2006-01-05 2006-01-05 단원자층 증착법을 이용한 양자점 형성 방법

Country Status (1)

Country Link
KR (1) KR100742644B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988888B1 (ko) * 2008-04-07 2010-10-20 국민대학교산학협력단 나노스피어를 이용한 2차원 광결정 제조방법 및 이에 의해제조된 발광 소자
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
KR101820237B1 (ko) * 2016-04-29 2018-01-19 한양대학교 산학협력단 가압식 금속 단원자층 제조 방법, 금속 단원자층 구조체 및 가압식 금속 단원자층 제조 장치
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
WO2019078652A1 (ko) * 2017-10-18 2019-04-25 한양대학교 산학협력단 막 제조방법 및 그 제조장치, 금속 산화물 트랜지스터 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156496A (ja) 2001-07-30 2003-05-30 Fuji Photo Film Co Ltd リセプター・リガンド会合反応方法および装置
JP2004361316A (ja) 2003-06-06 2004-12-24 Fuji Photo Film Co Ltd 生化学解析用ユニット構造体
KR100488896B1 (ko) 2002-10-30 2005-05-10 학교법인 한양학원 금속박막을 이용한 양자점 형성방법
KR20050120498A (ko) * 2004-06-19 2005-12-22 한국과학기술연구원 반도체 나노입자 및 그 전구체와 이들의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156496A (ja) 2001-07-30 2003-05-30 Fuji Photo Film Co Ltd リセプター・リガンド会合反応方法および装置
KR100488896B1 (ko) 2002-10-30 2005-05-10 학교법인 한양학원 금속박막을 이용한 양자점 형성방법
JP2004361316A (ja) 2003-06-06 2004-12-24 Fuji Photo Film Co Ltd 生化学解析用ユニット構造体
KR20050120498A (ko) * 2004-06-19 2005-12-22 한국과학기술연구원 반도체 나노입자 및 그 전구체와 이들의 제조방법

Also Published As

Publication number Publication date
KR20070073464A (ko) 2007-07-10

Similar Documents

Publication Publication Date Title
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
US9469899B2 (en) Selective deposition of noble metal thin films
US9631272B2 (en) Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds
JP5497442B2 (ja) 金属炭化物膜の気相成長
US20150137333A1 (en) Methods of selectively forming a material using a parylene coating and related semiconductor structures
US11891690B2 (en) Molybdenum thin films by oxidation-reduction
KR100742644B1 (ko) 단원자층 증착법을 이용한 양자점 형성 방법
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
US7411254B2 (en) Semiconductor substrate
KR20160146877A (ko) 메모리 셀 물질의 형성 방법들 및 관련된 반도체 디바이스 구조체의 형성 방법들, 메모리 셀 물질들 및 반도체 디바이스 구조체들
US7271071B2 (en) Method of forming a catalytic surface comprising at least one of Pt, Pd, Co and Au in at least one of elemental and alloy forms
WO2004008513A1 (ja) 半導体装置の製造方法及び基板処理装置
US7435678B2 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
JP4056829B2 (ja) 基板処理装置
US7468108B2 (en) Metal layer forming methods and capacitor electrode forming methods
JP2008205325A (ja) 半導体装置の製造方法、及び基板処理装置
KR100794718B1 (ko) 엠아이엠 캐패시터 형성방법
JP2008075166A (ja) 半導体装置の製造方法、及び基板処理装置
JP2008075167A (ja) 半導体装置の製造方法、及び基板処理装置
CN117248191A (zh) 包含贵金属的材料的选择性沉积
KR20190043488A (ko) 막 제조방법 및 그 제조장치
JP2005123281A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee