KR100738220B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100738220B1
KR100738220B1 KR1020050102623A KR20050102623A KR100738220B1 KR 100738220 B1 KR100738220 B1 KR 100738220B1 KR 1020050102623 A KR1020050102623 A KR 1020050102623A KR 20050102623 A KR20050102623 A KR 20050102623A KR 100738220 B1 KR100738220 B1 KR 100738220B1
Authority
KR
South Korea
Prior art keywords
voltage value
capacitor
voltage
sustain
switch
Prior art date
Application number
KR1020050102623A
Other languages
English (en)
Other versions
KR20070045860A (ko
Inventor
안병남
정해영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050102623A priority Critical patent/KR100738220B1/ko
Priority to EP06291683A priority patent/EP1780700A3/en
Priority to JP2006292715A priority patent/JP2007122060A/ja
Priority to US11/588,231 priority patent/US20070097035A1/en
Publication of KR20070045860A publication Critical patent/KR20070045860A/ko
Application granted granted Critical
Publication of KR100738220B1 publication Critical patent/KR100738220B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
본 발명인 플라즈마 디스플레이 장치는 서스테인 전압원, 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 서스테인 전압원의 전압 값의 3배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부 및 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되는 배압 전압 값을 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부를 포함한다.
플라즈마 디스플레이 장치, 제 1 배압부, 제 2 배압부, 커패시터

Description

플라즈마 디스플레이 장치{Apparatus for Plasma Display}
도 1 은 종래의 플라즈마 디스플레이 패널의 에너지 회수장치를 나타내는 회로도이다.
도 2는 도 1 에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도이다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍을 나타내는 타이밍도이다.
도 5 내지 도 6은 도 4에 도시된 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다.
도 7은 본 발명의 또 다른 일실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다.
도 8 내지 도 11은 도 7의 플라즈마 디스플레이 장치의 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
30: 서스테인 전압원 31: 제 2 배압부
32: 제 1 배압부 33: 서스테인 펄스 공급 제어부
본 발명은 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 보다 상세하게는 저용량 소자를 사용가능하게 함으로써 제조비용을 절감할 수 있도록 한 플라즈마 디스플레이 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한, 평판표시장치는 액정표시장치(Liquid Crystal Display: LCD), 전계방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: 이하 "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence: EL) 표시장치 등이 있다. 이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. 현재 대부분의 PDP는 상부기판에 스캔전극 및 서스테인전극이 형성되고, 하부기판에 어드레스전극이 형성된 3전극 교류 면방전형 PDP가 주로 사용된다.
이러한, 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드 기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 이때, 서브필드는 다시 초기화기간, 어드레스기간 및 서스테인기간으로 분할되어 구동된다.
여기서, 초기화기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스 방전을 발생하는 기간 이며, 서스테인기간은 어드레스 방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다.
이와 같이 구동되는 3전극 교류 면방전형 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, PDP에서는 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다.
도 1은 종래의 PDP의 에너지 회수장치를 나타내는 회로도이다.
도 1을 참조하면, 'Weber(USP-5081400)'에 의해 제안된 플라즈마 디스플레이 패널의 에너지 회수장치는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서 패널 커패시터(Cp)는 PDP의 스캔전극(Y)과 서스테인전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다.
종래 PDP의 제 1 에너지 회수장치(10)는 스캔 전극(Y)에 서스테인 펄스를 공급한다. 제 2 에너지 회수장치(12)는 서스테인 전극(Z)에 서스테인 펄스를 공급한다.
도 2는 도 1에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이며,
도 2를 참조하면, t2 기간에는 제 2 스위치(SW2)가 턴온되면서 서스테인 전압원(Vs) 의 전압이 스캔 전극(Y)으로 공급된다. 스캔 전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 제 2 에너지 회수장치(12)는 제 1 회수장치(10)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다.
하지만, 입력전원인 서스테인 전압원의 크기만큼 각 스위치의 전압 스트레스(stress)가 발생한다. 따라서, 고내압, 고용량의 스위치를 사용함으로써 제조비용이 추가된다는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 저용량 소자를 사용할 수 있게 하여 제조비용을 절감할 수 있는 플라즈마 디스플레이 장치에 관한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 서스테인 전압원, 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 서스테인 전압원의 전압 값의 3배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부 및 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되는 배압 전압 값을 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부를 포함한다.
또한, 배압 전압 값은 서스테인 전압 값(Vs)인 것이 바람직하다.
또한, 서스테인 전압원의 전압 값은 서스테인 전압 값의 1/3배(1/3Vs) 인 것이 바람직하다.
또한, 제 1 배압부는 서스테인 전압원의 전압 값을 충전하고, 충전된 전압 값을 제 2 배압부에 공급하는 제 2 커패시터, 충전된 전압 값을 제 2 배압부에 공급되도록 턴온되는 제 5 스위치 및 제 2 커패시터와 병렬로 접속된 제 4 스위치를 포함한다.
또한, 제 1 배압부는 제 4 스위치와 기저전압원의 공통단자와 제 2 커패시터 사이에 접속된 제 2 다이오드 및 제 4 스위치와 제 2 배압부 사이에 접속된 제 3 다이오드를 더 포함한다.
또한, 제 2 배압부는 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전하고, 배압 전압 값을 패널 커패시터에 공급하는 제 1 커패시터 및 제 2 커패시터에 서스테인 전압원의 전압 값을 충전되도록 하면서, 제 1 커패시터의 전압이 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치를 포함한다.
또한, 제 2 배압부는 서스테인 전압원과 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함한다.
또한, 서스테인 펄스 공급 제어부는 제 2 배압부와 패널 커패시터 사이에 접속되어, 배압 전압 값을 패널 커패시터에 공급되도록 턴온되는 제 1 스위치 와 패널 커패시터와 기저전압원 사이에 접속되어, 패널 커패시터에 기저전압이 공급되도록 턴온되는 제 2 스위치를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 서스테인 전압원, 서스테인 전압원의 전압 값을 충전하는 제 1 배압부, 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전한 후, 서스테인 전압원의 전압 값의 3배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부 및 제 2 배압부와 패널 커패시터 사이에 접속되어 제 2 배압부에서 공급되는 배압 전압 값을 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부 및 패널 커패시터에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 상기 회수된 에너지를 상기 패널 커패시터에 재 공급하는 에너지 회수/공급부를 포함한다.
또한, 에너지 회수/공급부는 패널 커패시터에서 회수된 에너지를 저장하는 소스 커패시터, 소스 커패시터와 서스테인 펄스 공급 제어부 사이에 접속된 인덕터 및 소스 커패시터와 인덕터 사이에 병렬로 접속된 제 6 스위치 및 제 7 스위치를 포함한다.
또한, 배압 전압 값은 서스테인 전압 값(Vs)인 것이 바람직하다.
또한, 서스테인 전압원의 전압 값은 서스테인 전압 값의 1/3배(1/3Vs) 인 것이 바람직하다.
또한, 제 1 배압부는 서스테인 전압원의 전압 값을 충전하고, 충전된 전압 값을 제 2 배압부에 공급하는 제 2 커패시터, 충전된 전압 값을 제 2 배압부에 공급되도록 턴온되는 제 5 스위치 및 제 2 커패시터와 병렬로 접속된 제 4 스위치를 포함한다.
또한, 제 1 배압부는 제 4 스위치와 기저전압원의 공통단자와 제 2 커패시터 사이에 접속된 제 2 다이오드 및 제 4 스위치와 제 2 배압부 사이에 접속된 제 3 다이오드를 더 포함한다.
또한, 제 2 배압부는 서스테인 전압원의 전압 값과 제 1 배압부에 충전된 전압 값을 충전하고, 배압 전압 값을 패널 커패시터에 공급하는 제 1 커패시터 및 제 2 커패시터에 서스테인 전압원의 전압 값을 충전되도록 하면서, 제 1 커패시터의 전압이 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치를 포함한다.
또한, 제 2 배압부는 서스테인 전압원과 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함한다.
또한, 서스테인 펄스 공급 제어부는 제 2 배압부와 패널 커패시터 사이에 접속되어, 배압 전압 값을 패널 커패시터에 공급되도록 턴온되는 제 1 스위치 와 패널 커패시터와 기저전압원 사이에 접속되어, 패널 커패시터에 기저전압이 공급되도록 턴온되는 제 2 스위치를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치에 대해서 설명한다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 서스테인 전압원(30), 제 1 배압부(32), 제 2 배압부(31), 서스테인 펄스 공급 제어부(33)를 포함한다.
서스테인 전압원(30)은 제 2 배압부(31)의 일단에 접속되어 제 2 배압부(31)의 제 1 커패시터(Cr1)에 서스테인 전압원(30)의 전압 값을 충전 시키고, 제 1 배압부(32)의 제 2 커패시터(Cr2)에 서스테인 전압원(30)의 전압 값을 충전 시키며, 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 서스테인 전압 값이 되도록 제 1 커패시터(Cr1)의 전압을 배압 전압 값(Vs)으로 상승되도록 공급한다. 여기서, 서스테인 전압원(30)은 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 배압 전압 값(Vs)의 1/3배인 1/3Vs인 것이 바람직하다. 여기서, 패널 커패시터(Cp)는 플라즈마 디스플레이 패널의 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 그리고, 패널 커패시터(Cp)의 서스테인 전극(Z)에는 패널 커패시터(Cp)의 스캔 전극(Y)에 설치된 플라즈마 디스플레이 장치의 회로와 동일한 구성을 갖는 플라즈마 디스플레이 장치가 패널 커패시터(Cp)를 사이에 두고 대칭되도록 설치된다.
제 1 배압부(32)는 서스테인 전압원(30)의 전압 값(1/3Vs)을 충전하고, 충전된 전압 값(1/3Vs)을 제 2 배압부(31)에 공급한다.
제 2 커패시터(Cr2)는 제 3 다이오드(D3)와 제 4 스위치(SW4)의 공통단자와 제 2 다이오드(D2)와 제 5 스위치(SW5)의 공통단자 사이에 접속되어 서스테인 전압 원의 전압 값(1/3Vs)을 충전하고, 상술한 충전된 전압 값을 제 2 배압부(31)에 공급한다.
제 5 스위치(SW5)는 제 1 커패시터(Cr1) 및 제 3 스위치(SW3)의 공통단자와 제 2 커패시터(Cr2) 및 제 2 다이오드(D2)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)을 제 2 배압부(31)에 공급되도록 턴온된다.
제 4 스위치(SW4)는 제 2 커패시터(Cr2)와 병렬로 접속되어, 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)이 제 2 배압부(31)에 공급될 때 극성이 반전되어 -1/3Vs 값이 공급되도록 턴온된다.
제 2 다이오드(D2)는 제 4 스위치(SW4)와 기저전압원의 공통단자와 제 2 커패시터(Cr2) 사이에 접속되고, 제 3 다이오드(D3)는 제 4 스위치(SW4)와 제 2 배압부(31) 사이에 접속되어, 역전류를 방지한다.
제 2 배압부(31)는 서스테인 펄스 공급 제어부(33)와 서스테인 전압원(30) 사이에 접속되어 서스테인 전압원의 전압 값(1/3Vs)과 제 1 배압부(32)에 충전된 전압 값(1/3Vs)을 충전한 후, 서스테인 전압원(30)의 전압 값의 3배의 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. 여기서, 배압 전압 값은 패널 커패시터(Cp)에 최종적으로 공급되는 서스테인 전압 값(Vs)인 것이 바람직하다.
제 1 커패시터(Cr1)는 제 5 스위치(SW5) 및 제 3 다이오드(D3)의 공통단자와 제 1 스위치(SW1) 및 제 1 다이오드(D1)의 공통단자 사이에 접속되어 서스테인 전압원(30)의 전압 값(1/3Vs)과 제 1 배압부(32)에 충전된 전압 값(1/3Vs)을 충전하고, 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다.
제 3 스위치(SW3)는 서스테인 전압원(30) 및 제 1 다이오드(D1)의 공통단자와 제 5 스위치(SW5) 및 제 3 다이오드(D3)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 서스테인 전압원의 전압 값(1/3Vs)을 충전되도록 하면서, 제 1 커패시터(Cr1)의 전압이 패널 커패시터에 최종적으로 공급될 서스테인 전압 값인 배압 전압 값(Vs)으로 상승되도록 턴온된다.
제 1 다이오드(D1)는 제 1 커패시터(Cr1)와 제 1 스위치(SW1)의 공통단자와 서스테인 전압원(30) 사이에 접속되어, 역전류를 방지한다.
서스테인 펄스 공급 제어부(32)는 제 2 배압부(31)와 패널 커패시터(Cp)에 접속되어 제 2 배압부(31)에서 공급되는 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급하도록 제어한다.
제 1 스위치(SW1)는 제 1 다이오드(D1)와 제 1 커패시터(Cr1)의 공통단자와 패널 커패시터(Cp)사이에 접속되어, 배압 전압 값(Vs)이 패널 커패시터(Cp)에 공급되도록 턴온된다.
제 2 스위치(SW2)는 패널 커패시터(Cp)와 기저전압원(GND) 사이에 접속되어 기저전압이 공급되도록 턴온된다.
여기서, 제 1 내지 제 5 스위치(SW1 내지 SW5)들은 턴온 및 턴오프 되면서 전류의 흐름을 제어한다. 스위치들(SW1 내지 SW5)은 반도체 스위치 소자 예를 들면, MOSFET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다. 또한, 제 1 다이오드(D1), 제 2 다이오드(D2) 및 제 3 다이오드(D3)는 제거될 수 있다.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍을 나타내는 타이밍도이고, 도 5 내지 도 6은 도 4에 도시된 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다.
도 4 내지 도 6을 참조하면, t1 기간에는 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 2 스위칭 제어신호, 제 4 스위칭 제어신호 및 제 5 스위칭 제어신호 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW5)가 턴온된다. 이에 따라, 도 5에 도시된 바와 같이, 패널 커패시터(Cp), 제 2 스위치(SW2), 기저전압원으로 이어지는 전류패스(실선)가 형성되어 패널 커패시터(Cp)의 전압은 t1 기간 동안 기저전압(GND)을 유지한다. 또한, 서스테인 전압원(30), 제 1 다이오드(D1), 제 1 커패시터(Cr1), 제 5 스위치(SW5), 제 2 커패시터(Cr2), 제 4 스위치(SW4) 및 기저전압원으로 이어지는 전류패스(점선)가 형성된다. 이로 인해, t1 기간 동안에는 후술할 t2 기간동안 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)과 서스테인 전압원(30)의 전압 값(1/3Vs)이 더해져서 제 1 커패시터(Cr1)에는 서스테인 전압(Vs)의 2/3배인 2/3Vs의 전압 값이 충전된다.
t2 기간에는 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)상태의 제 1 스위칭 제어신호 및 제 3 스위칭 제어신호에 따라 제 1 스위치(SW1) 및 제 3 스위치(SW3)는 턴온되며, 로우(LOW) 상태의 제 2 스위칭 제어 신호, 제 4 스위칭 제어 신호 및 제 5 스위칭 제어 신호에 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW2)가 턴오프된다. 이에 따라, 도 6에 도시된 바와 같이, 서스테인 전압원(30), 제 3 스위치(SW3), 제 1 커패시터(Cr1), 제 1 스위치(SW1) 및 패널 커패시터(Cp)로 이어지는 전류패스가 형성되어 t1 기간에 충전된 제 1 커패시터의 전 압 값(2/3Vs)과 t2 기간에 형성된 전류패스에 의해 서스테인 전압원(30)이 제 1 커패시터(Cr1)에 공급하는 전압 값(1/3Vs)이 합쳐져, 최종적으로 패널 커패시터(Cp)에는 서스테인 전압 값(Vs)인 배압 전압 값(Vs)이 공급된다. 따라서, 패널 커패시터(Cp)의 전압은 t2 기간동안 서스테인 전압(Vs)을 유지하게 된다. 또한, 서스테인 전압원(30), 제 3 스위치(SW3), 제 3 다이오드(D3), 제 2 커패시터(Cr2), 제 2 다이오드(D2) 및 기저전압원으로 이어지는 전류패스(점선)가 형성된다. 이로 인해, t2 기간 동안에는 제 2 커패시터(Cr2)에 서스테인 전압원(30)의 전압 값(1/3Vs)이 충전된다.
이와 같이, 종래처럼 서스테인 전압원의 전압 값이 바로 패널 커패시터(Cp)에 공급되는 것이 아니라, 제 2 배압부(31)의 제 1 커패시터(Cr1)를 거쳐 서스테인 전압원(30)의 전압 값(1/3Vs)의 3배의 전압 값(Vs)을 공급하는 것이므로 회로의 일부 소자(SW1, SW3)의 전압 스트레스가 서스테인 전압 값(Vs)의 1/3배인 1/3Vs로 저감하여 저용량의 소자를 사용할 수 있게 된다.
이후, 패널 커패시터(Cp)에 공급되는 서스테인 펄스는 t1 기간부터 t2까지의 동작을 반복하여 공급된다.
도 7 내지 도 11은 참조하여, 본 발명의 또 다른 일 실시예에 따른 플라즈마 디스플레이 장치에 대해서 설명한다.
도 7은 본 발명의 또 다른 일 실시예에 따른 플라즈마 디스플레이 장치를 나타내는 회로도이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 서스테인 전압원(70), 제 1 배압부(72), 제 2 배압부(71), 서스테인 펄스 공급 제어부(73) 및 에너지 회수/공급부(74)를 포함한다.
서스테인 전압원(70)은 제 2 배압부(71)의 일단에 접속되어 제 2 배압부(71)의 제 1 커패시터(Cr1)에 서스테인 전압원(70)의 전압 값을 충전 시키고, 제 1 배압부(72)의 제 2 커패시터(Cr2)에 서스테인 전압원(70)의 전압 값을 충전 시키며, 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 서스테인 전압 값이 되도록 제 1 커패시터(Cr1)의 전압을 배압 전압 값(Vs)으로 상승되도록 공급한다. 여기서, 서스테인 전압원(70)은 패널 커패시터(Cp)에 최종적으로 공급되는 전압 값이 배압 전압 값(Vs)의 1/3배인 1/3Vs인 것이 바람직하다. 여기서, 패널 커패시터(Cp)는 플라즈마 디스플레이 패널의 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 그리고, 패널 커패시터(Cp)의 서스테인 전극(Z)에는 패널 커패시터(Cp)의 스캔 전극(Y)에 설치된 플라즈마 디스플레이 장치의 회로와 동일한 구성을 갖는 플라즈마 디스플레이 장치가 패널 커패시터(Cp)를 사이에 두고 대칭되도록 설치된다.
제 1 배압부(72)는 서스테인 전압원(70)의 전압 값(1/3Vs)을 충전하고, 충전된 전압 값(1/3Vs)을 제 2 배압부(71)에 공급한다.
제 2 커패시터(Cr2)는 제 3 다이오드(D3)와 제 4 스위치(SW4)의 공통단자와 제 2 다이오드(D2)와 제 5 스위치(SW5)의 공통단자 사이에 접속되어 서스테인 전압원의 전압 값(1/3Vs)을 충전하고, 상술한 충전된 전압 값을 제 2 배압부(71)에 공급한다.
제 5 스위치(SW5)는 제 1 커패시터(Cr1) 및 제 3 스위치(SW3)의 공통단자와 제 2 커패시터(Cr2) 및 제 2 다이오드(D2)의 공통단자 사이에 접속되어 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)을 제 2 배압부(71)에 공급되도록 턴온된다.
제 4 스위치(SW4)는 제 2 커패시터(Cr2)와 병렬로 접속되어, 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)이 제 2 배압부(71)에 공급될 때 극성이 반전되어 -1/3Vs 값이 공급되도록 턴온된다.
제 2 다이오드(D2)는 제 4 스위치(SW4)와 기저전압원의 공통단자와 제 2 커패시터(Cr2) 사이에 접속되고, 제 3 다이오드(D3)는 제 4 스위치(SW4)와 제 2 배압부(71) 사이에 접속되어, 역전류를 방지한다.
제 2 배압부(71)는 서스테인 펄스 공급 제어부(73)와 서스테인 전압원(70) 사이에 접속되어 서스테인 전압원의 전압 값(1/3Vs)과 제 1 배압부(72)에 충전된 전압 값(1/3Vs)을 충전한 후, 서스테인 전압원(70)의 전압 값의 3배의 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다. 여기서, 배압 전압 값은 패널 커패시터(Cp)에 최종적으로 공급되는 서스테인 전압 값(Vs)인 것이 바람직하다.
제 1 커패시터(Cr1)는 제 5 스위치(SW5) 및 제 3 다이오드(D3)의 공통단자와 제 1 스위치(SW1) 및 제 1 다이오드(D1)의 공통단자 사이에 접속되어 서스테인 전압원(70)의 전압 값(1/3Vs)과 제 1 배압부(72)에 충전된 전압 값(1/3Vs)을 충전하고, 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급한다.
제 3 스위치(SW3)는 서스테인 전압원(70) 및 제 1 다이오드(D1)의 공통단자와 제 5 스위치(SW5) 및 제 3 다이오드(D3)의 공통단자 사이에 접속되어 제 2 커패 시터(Cr2)에 서스테인 전압원의 전압 값(1/3Vs)을 충전되도록 하면서, 제 1 커패시터(Cr1)의 전압이 패널 커패시터에 최종적으로 공급될 서스테인 전압 값인 배압 전압 값(Vs)으로 상승되도록 턴온된다.
제 1 다이오드(D1)는 제 1 커패시터(Cr1)와 제 1 스위치(SW1)의 공통단자와 서스테인 전압원(70) 사이에 접속되어, 역전류를 방지한다.
서스테인 펄스 공급 제어부(72)는 제 2 배압부(71)와 패널 커패시터(Cp)에 접속되어 제 2 배압부(71)에서 공급되는 배압 전압 값(Vs)을 패널 커패시터(Cp)에 공급하도록 제어한다.
제 1 스위치(SW1)는 제 1 다이오드(D1)와 제 1 커패시터(Cr1)의 공통단자와 패널 커패시터(Cp)사이에 접속되어, 배압 전압 값(Vs)이 패널 커패시터(Cp)에 공급되도록 턴온된다.
제 2 스위치(SW2)는 패널 커패시터(Cp)와 기저전압원(GND) 사이에 접속되어 기저전압이 공급되도록 턴온된다.
에너지 회수/공급부(74)는 패널 커패시터(Cp), 제 1 스위치(SW1) 및 제 2 스위치(SW2)의 공통단자에 접속되어, 패널 커패시터(Cp)에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 상술한 회수된 에너지를 패널 커패시터(Cp)에 재 공급한다.
소스 커패시터(Cs)는 제 6 스위치(SW6) 및 제 7 스위치(SW7)의 공통단자에 접속되어 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 그 내부에 충전된 전압을 패널 커패시터(Cp)에 재공급한다.
인덕터(L)는 소스 커패시터(Cs)와 서스테인 펄스 공급 제어부(73) 사이에 접속되어 있으며, 인덕터(L)는 일정한 인덕턴스 값을 갖고, 패널 커패시터(Cp)와 함께 공진회로를 형성한다.
제 6 스위치(SW6) 및 제 7 스위치(SW7)는 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속되어 소스 커패시터(Cs)가 패널 커패시터(Cp)에 충전되는 전압을 회수할 때 제 6 스위치(SW6)는 턴온되고, 소스 커패시터(Cs) 내부에 충전된 전압을 패널 커패시터(Cp)에 재공급할 때 제 7 스위치(SW7)는 턴온된다.
제 4 다이오드(D3)는 제 6 스위치(SW6)와 인덕터(L) 사이에, 제 5 다이오드(D5)는 제 7 스위치(SW7)와 인덕터(L) 사이에 접속되어 역전류를 방지한다.
여기서, 제 1 내지 제 7 스위치(SW1 내지 SW7)들은 턴온 및 턴오프 되면서 전류의 흐름을 제어한다. 스위치들(SW1 내지 SW7)은 반도체 스위치 소자 예를 들면, MOSFET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다. 또한, 제 1 다이오드(D1), 제 2 다이오드(D2), 제 3 다이오드(D3), 제 4 다이오드(D4) 및 제 5 다이오드(D5)는 제거될 수 있다.
도 8 내지 도 11은 도 7의 플라즈마 디스플레이 장치의 스위치들의 온/오프 타이밍에 따라 형성되는 전류패스를 나타내는 회로도이다.
먼저, 패널 커패시터(Cp)에는 0V의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 1/2 서스테인 전압(1/2Vs)이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
도 8을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 6 스위칭 제어신호 따라 제 6 스위치(SW6)가 턴온된다. 이에 따라, 도 8에 도시된 바와 같이, 소스 커패시터(Cs), 제 6 스위치(SW6), 제 4 다이오드(D4), 인덕터(L) 및 패널 커패시터(Cs)로 이어지는 전류패스가 형성되어 인덕터(L) 와 패널 커패시터(Cp)는 직렬공진을 발생한다. 이로 인해, 패널 커패시터(Cp)의 전압은 기저전압에서 서스테인 전압 값(Vs)까지 상승한다.
다음으로, 도 9를 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)상태의 제 1 스위칭 제어신호 및 제 3 스위칭 제어신호에 따라 제 1 스위치(SW1) 및 제 3 스위치(SW3)는 턴온된다. 이에 따라, 도 9에 도시된 바와 같이, 서스테인 전압원(70), 제 3 스위치(SW3), 제 1 커패시터(Cr1), 제 1 스위치(SW1) 및 패널 커패시터(Cp)로 이어지는 전류패스가 형성되어 후술할 도 11의 기간에 충전된 제 1 커패시터(Cr1)의 전압 값(2/3Vs)과 도 9에서 설명하는 기간에 형성된 전류패스에 의해 서스테인 전압원(70)이 제 1 커패시터(Cr1)에 공급하는 전압 값(1/3Vs)이 합쳐져, 최종적으로 패널 커패시터(Cp)에는 서스테인 전압 값(Vs)인 배압 전압 값(Vs)이 공급된다. 따라서, 패널 커패시터(Cp)의 전압은 도 9에서 설명하는 기간동안 서스테인 전압(Vs)을 유지하게 된다. 또한, 서스테인 전압원(70), 제 3 스위치(SW3), 제 3 다이오드(D3), 제 2 커패시터(Cr2), 제 2 다이오드(D2) 및 기저전압원으로 이어지는 전류패스가 형성된다. 이로 인해, 도 9에서 설명하는 기간 동안에는 제 2 커패시터(Cr2)에 서스테인 전압원(70)의 전압 값(1/3Vs)이 충전된다.
이와 같이, 종래처럼 서스테인 전압원의 전압 값이 바로 패널 커패시터(Cp)에 공급되는 것이 아니라, 제 2 배압부(71)의 제 1 커패시터(Cr1)를 거쳐 서스테인 전압원(70)의 전압 값(1/3Vs)의 3배의 전압 값(Vs)을 공급하는 것이므로 회로의 일부 소자(SW1, SW3)의 전압 스트레스가 서스테인 전압 값(Vs)의 1/3배인 1/3Vs로 저감하여 저용량의 소자를 사용할 수 있게 된다.
다음으로, 도 10을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 7 스위칭 제어신호 따라 제 7 스위치(SW7)가 턴온된다. 이에 따라, 도 10에 도시된 바와 같이, 패널 커패시터(Cp), 인덕터(L), 제 5 다이오드(D5), 제 7 스위치(SW7) 및 소스 커패시터(Cs)로 이어지는 전류패스가 형성되고, 인덕터(L) 와 패널 커패시터(Cp)는 직렬공진을 발생한다. 이로 인해, 패널 커패시터(Cp)의 전압은 서스테인 전압(Vs)에서 기저전압까지 하강한다
다음으로, 도 11을 참조하면, 타이밍 콘트롤러(미도시)로부터 공급되는 하이(HIGH)의 제 2 스위칭 제어신호, 제 4 스위칭 제어신호 및 제 5 스위칭 제어신호 따라 제 2 스위치(SW2), 제 4 스위치(SW4) 및 제 5 스위치(SW5)가 턴온된다. 이에 따라, 패널 커패시터(Cp), 제 2 스위치(SW2), 기저전압원으로 이어지는 전류패스(실선)가 형성되어 패널 커패시터(Cp)의 전압은 도 11에서 설명하는 기간 동안 기저전압(GND)을 유지한다. 또한, 서스테인 전압원(70), 제 1 다이오드(D1), 제 1 커패시터(Cr1), 제 5 스위치(SW5), 제 2 커패시터(Cr2), 제 4 스위치(SW4) 및 기저전압원으로 이어지는 전류패스가 형성된다. 이로 인해, 도 11에서 설명하는 기간 동안에는 전술한 도 9에서 설명하는 기간동안 제 2 커패시터(Cr2)에 충전된 전압 값(1/3Vs)과 서스테인 전압원(30)의 전압 값(1/3Vs)이 더해져서 제 1 커패시터(Cr1)에는 서스테인 전압(Vs)의 2/3배인 2/3Vs의 전압 값이 충전된다.
이후, 이후, 패널 커패시터(Cp)에 공급되는 서스테인 펄스는 도 8에 도시된 기간부터 도 11에 도시된 기간까지의 동작을 반복하여 공급된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 저용량 소자를 사용할 수 있도록 회로를 구성하여 제조비용을 절감할 수 있는 효과가 있다.

Claims (17)

  1. 서스테인 전압원;
    상기 서스테인 전압원의 전압 값을 충전하는 제 1 배압부;
    상기 서스테인 전압원의 전압 값과 상기 제 1 배압부에 충전된 전압 값을 충전한 후, 상기 서스테인 전압원의 전압 값의 3배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부; 및
    상기 제 2 배압부와 상기 패널 커패시터 사이에 접속되어 상기 제 2 배압부에서 공급되는 상기 배압 전압 값을 상기 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 배압 전압 값은 서스테인 전압 값(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 서스테인 전압원의 전압 값은 상기 서스테인 전압 값의 1/3배(1/3Vs) 인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 배압부는
    상기 서스테인 전압원의 전압 값을 충전하고, 상기 충전된 전압 값을 상기 제 2 배압부에 공급하는 제 2 커패시터;
    상기 충전된 전압 값을 상기 제 2 배압부에 공급되도록 턴온되는 제 5 스위치; 및
    상기 제 2 커패시터와 병렬로 접속된 제 4 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 제 1 배압부는
    상기 제 4 스위치와 기저전압원의 공통단자와 상기 제 2 커패시터 사이에 접속된 제 2 다이오드; 및
    상기 제 4 스위치와 상기 제 2 배압부 사이에 접속된 제 3 다이오드
    를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 2 배압부는
    상기 서스테인 전압원의 전압 값과 상기 제 1 배압부에 충전된 전압 값을 충전하고, 상기 배압 전압 값을 상기 패널 커패시터에 공급하는 제 1 커패시터; 및
    상기 제 2 커패시터에 상기 서스테인 전압원의 전압 값을 충전되도록 하면서, 상기 제 1 커패시터의 전압이 상기 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제 2 배압부는 상기 서스테인 전압원과 상기 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 서스테인 펄스 공급 제어부는
    상기 제 2 배압부와 상기 패널 커패시터 사이에 접속되어, 상기 배압 전압 값을 상기 패널 커패시터에 공급되도록 턴온되는 제 1 스위치; 와
    상기 패널 커패시터와 기저전압원 사이에 접속되어, 상기 패널 커패시터에 상기 기저전압이 공급되도록 턴온되는 제 2 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 서스테인 전압원;
    상기 서스테인 전압원의 전압 값을 충전하는 제 1 배압부;
    상기 서스테인 전압원의 전압 값과 상기 제 1 배압부에 충전된 전압 값을 충전한 후, 상기 서스테인 전압원의 전압 값의 3배의 배압 전압 값을 패널 커패시터에 공급하는 제 2 배압부;
    상기 제 2 배압부와 상기 패널 커패시터 사이에 접속되어 상기 제 2 배압부에서 공급되는 상기 배압 전압 값을 상기 패널 커패시터에 공급하도록 제어하는 서스테인 펄스 공급 제어부; 및
    상기 패널 커패시터에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 상기 회수된 에너지를 상기 패널 커패시터에 재 공급하는 에너지 회수/공급부
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 에너지 회수/공급부는
    상기 패널 커패시터에서 회수된 에너지를 저장하는 소스 커패시터;
    상기 소스 커패시터와 상기 서스테인 펄스 공급 제어부 사이에 접속된 인덕터; 및
    상기 소스 커패시터와 상기 인덕터 사이에 병렬로 접속된 제 6 스위치 및 제 7 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 배압 전압 값은 서스테인 전압 값(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 서스테인 전압원의 전압 값은 상기 서스테인 전압 값의 1/3배(1/3Vs) 인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 9 항 또는 제 11 항에 있어서,
    상기 제 1 배압부는
    상기 서스테인 전압원의 전압 값을 충전하고, 상기 충전된 전압 값을 상기 제 2 배압부에 공급하는 제 2 커패시터;
    상기 충전된 전압 값을 상기 제 2 배압부에 공급되도록 턴온되는 제 5 스위치; 및
    상기 제 2 커패시터와 병렬로 접속된 제 4 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 제 1 배압부는
    상기 제 4 스위치와 기저전압원의 공통단자와 상기 제 2 커패시터 사이에 접 속된 제 2 다이오드; 및
    상기 제 4 스위치와 상기 제 2 배압부 사이에 접속된 제 3 다이오드
    를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제 13 항에 있어서,
    상기 제 2 배압부는
    상기 서스테인 전압원의 전압 값과 상기 제 1 배압부에 충전된 전압 값을 충전하고, 상기 배압 전압 값을 상기 패널 커패시터에 공급하는 제 1 커패시터; 및
    상기 제 2 커패시터에 상기 서스테인 전압원의 전압 값을 충전되도록 하면서, 상기 제 1 커패시터의 전압이 상기 배압 전압 값으로 상승되도록 턴온되는 제 3 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 제 2 배압부는 상기 서스테인 전압원과 상기 제 3 스위치의 공통단자와 제 1 커패시터 사이에 접속된 제 1 다이오드를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제 9 항 또는 제 11 항에 있어서,
    상기 서스테인 펄스 공급 제어부는
    상기 제 2 배압부와 상기 패널 커패시터 사이에 접속되어, 상기 배압 전압 값을 상기 패널 커패시터에 공급되도록 턴온되는 제 1 스위치; 와
    상기 패널 커패시터와 기저전압원 사이에 접속되어, 상기 패널 커패시터에 상기 기저전압이 공급되도록 턴온되는 제 2 스위치
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050102623A 2005-10-28 2005-10-28 플라즈마 디스플레이 장치 KR100738220B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050102623A KR100738220B1 (ko) 2005-10-28 2005-10-28 플라즈마 디스플레이 장치
EP06291683A EP1780700A3 (en) 2005-10-28 2006-10-27 Plasma display apparatus
JP2006292715A JP2007122060A (ja) 2005-10-28 2006-10-27 プラズマディスプレイ装置
US11/588,231 US20070097035A1 (en) 2005-10-28 2006-10-27 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102623A KR100738220B1 (ko) 2005-10-28 2005-10-28 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070045860A KR20070045860A (ko) 2007-05-02
KR100738220B1 true KR100738220B1 (ko) 2007-07-12

Family

ID=38271522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102623A KR100738220B1 (ko) 2005-10-28 2005-10-28 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100738220B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221656A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221656A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Also Published As

Publication number Publication date
KR20070045860A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US7817112B2 (en) Method of driving plasma display panel and apparatus thereof
US6961031B2 (en) Apparatus and method for driving a plasma display panel
KR100646220B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100482348B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
KR100738220B1 (ko) 플라즈마 디스플레이 장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100738218B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692822B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR20070045861A (ko) 플라즈마 디스플레이 장치
KR100658344B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100634684B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR101058142B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
EP1780700A2 (en) Plasma display apparatus
KR100511792B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100547978B1 (ko) 에너지 회수방법
JP2006285249A (ja) プラズマディスプレイ装置及びその駆動方法
KR20070050660A (ko) 플라즈마 디스플레이 패널의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee