KR20070050660A - 플라즈마 디스플레이 패널의 구동 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 Download PDF

Info

Publication number
KR20070050660A
KR20070050660A KR1020050108138A KR20050108138A KR20070050660A KR 20070050660 A KR20070050660 A KR 20070050660A KR 1020050108138 A KR1020050108138 A KR 1020050108138A KR 20050108138 A KR20050108138 A KR 20050108138A KR 20070050660 A KR20070050660 A KR 20070050660A
Authority
KR
South Korea
Prior art keywords
sustain
switch
voltage
period
turned
Prior art date
Application number
KR1020050108138A
Other languages
English (en)
Inventor
김태헌
백동기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050108138A priority Critical patent/KR20070050660A/ko
Publication of KR20070050660A publication Critical patent/KR20070050660A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널의 구동 장치가 개시된다. 이 장치는, 패널의 정전 용량에 의해 등가적으로 형성되는 패널 커패시터 및 서스테인 업 전압과 서스테인 다운 전압의 사이에 직렬 연결되는 제1 및 제2 통과 스위치들을 구비하고, 제1 통과 스위치는 서스테인 업 기간에서 턴 온되고 리셋 기간의 셋 업 기간에서 턴 오프되며, 제2 통과 스위치는 서스테인 다운 기간에서 턴 온되고 리셋 기간의 셋 다운 기간에서 턴 오프되는 것을 특징으로 한다.
플라즈마 디스플레이 패널, 제1 및 제2 통과 스위치들

Description

플라즈마 디스플레이 패널의 구동 장치{Apparatus for driving Plasma Display Panel}
도 1은 각 서브 필드에 공급되는 PDP의 구동 파형을 예시적으로 나타내는 파형도들이다.
도 2는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 실시예의 블럭도이다.
도 3 내지 도 5는 도 2에 도시된 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도면들이다.
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)의 구동 장치에 관한 것으로서, 특히 통과 스위치들의 위치를 변경한 PDP 구동 장치에 관한 것이다.
종래의 교류형 면방전 PDP는 화상의 계조를 구현하기 위해, 한 프레임을 발광 횟수가 다른 여러 서브 필드들로 나누어 시분할 구동하게 된다. 이 때, 각 서브 필드는 전 화면을 초기화시키기 위한 리셋 기간과, 스캔(scan) 라인을 선택하고 선 택된 스캔 라인에서 셀을 선택하기 위한 어드레스(address) 기간과, 방전 횟수에 따라 계조를 구현하는 서스테인(sustain) 기간으로 나뉘어진다.
도 1은 각 서브 필드에 공급되는 PDP의 구동 파형을 예시적으로 나타내는 파형도들로서, 스캔 전극에 공급되는 신호(Y) 및 서스테인 전극에 공급되는 신호(Z)를 나타낸다.
도 1을 참조하면, 각 서브 필드는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어진다. 리셋 기간에 있어서, 셋 업(set-up) 기간에는 모든 스캔 전극들(Y)에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 셋 다운(set-down) 기간에는 상승 램프 파형(Ramp-up)이 공급된 후, 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 떨어지는 하강 램프 파형(Ramp-down)이 스캔 전극들(Y)에 동시에 인가된다. 하강 램프 파형(Ramp-down)은 셀들내에서 미약한 소거 방전을 일으킴으로써 셋 업 방전에 의해 생성된 벽 전하 및 공간 전하 중 불요 전하를 소거시키게 되고, 전 화면의 셀들내에 어드레스 방전에 필요한 벽 전하를 균일하게 잔류시키게 된다. 즉, 리셋 기간에서는 이전의 서스테인 방전에 의해 형성된 벽 전하 상태를 소거하고 다음의 어드레스 동작이 원할히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이다.
어드레스 기간에서 부극성 스캔 펄스(Scan)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 어드레스 전극들(X)에 정극성의 데이타 펄스(data)가 인가된다. 이 스캔 펄스와 데이타 펄스의 전압차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이타 펄스가 인가되는 셀들내에는 어드레스 방전이 발생된다. 즉, 어드레스 기간 은 패널에서 켜지는 셀과 켜지지 않는 셀들이 선택되는 기간이고, 커지는 셀에 벽 전하를 쌓아두는 동작이 수행되는 기간이다.
서스테인 기간에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 업 전압과 서스테인 다운 전압이 서스테인 펄스(sus)로서 인가된다. 즉, 서스테인 업 기간에서 높은 레벨의 전압이 인가되고, 서스테인 다운 기간에서 낮은 레벨의 전압이 인가된다.
전술한 바와 같이, 종래의 PDP 구동 장치는 서스테인 방전의 경로 및 에너지 회수 및 공급의 경로상에 제1 통과 스위치(Pass btm) 및 제2 통과 스위치(Pass top)를 마련한다. 여기서, 제1 통과 스위치는 리셋 기간의 셋 업 기간 즉, 상승 램프 파형이 발생되는 기간에서, 서스테인 업 전압(Vs)으로의 전류 경로를 차단하는 역할을 수행하고, 제2 통과 스위치는 리셋 기간의 셋 다운 기간에서 서스테인 다운 전압(GND)으로의 전류 경로를 차단하는 역할을 수행한다. 여기서, 제1 및 제2 통과 스위치들은 서스테인 업 전압이 패널 커패시터로 공급될 때, 패널 커패시터로부터 에너지를 회수할 때, 회수된 에너지를 패널 커패시터로 공급할 때 및 서스테인 다운 전압을 패널 커패시터로 공급할 때에 모두 턴 온되어야 한다. 이와 같이, 제1 및 제2 통과 스위치들의 온 저항으로 인해 효율 손실이 발생하게 되는 문제점이 있다. 게다가, 제1 및 제2 통과 스위치들의 전류 용량이 커야 하므로, 제1 및 제2 통과 스위치들의 가격이 상승하는 문제점도 있다.
본 발명이 이루고자 하는 기술적 과제는, 제1 및 제2 통과 스위치들의 위치 를 변경하여 플라즈마 디스플레이 패널의 구동 효율을 증대시키고 방전 특성을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동 장치를 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치는, 패널의 정전 용량에 의해 등가적으로 형성되는 패널 커패시터 및 서스테인 업 전압과 서스테인 다운 전압의 사이에 직렬 연결되는 제1 및 제2 통과 스위치들로 구성되고, 상기 제1 통과 스위치는 서스테인 업 기간에서 턴 온되고 리셋 기간의 셋 업 기간에서 턴 오프되며, 상기 제2 통과 스위치는 서스테인 다운 기간에서 턴 온되고 상기 리셋 기간의 셋 다운 기간에서 턴 오프되는 것이 바람직하다.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 실시예의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 실시예의 블럭도로서, 외부 커패시터(Cx), 제1, 제2, 제3 및 제4 다이오드들(D1, D2, D3 및 D4), 제1 및 제2 에너지 스위치들(10 및 12), 서스 업 스위치(14), 제1 통과 스위치(16), 서스 다운 스위치(18), 제2 통과 스위치(20), 셋 업 전압 공급부(22), 스캔 구동부(24), 셋 다운 전압 공급부(26), 스캔 다운 전압 공급부를 구현하는 스캔 다운 스위치(28), 스캔 업 전압 공급부(30) 및 패널 커패시터(Cp)로 구성된다.
본 발명에 의하면, 플라즈마 디스플레이 패널의 구동 장치는 패널 커패시터(Cp), 제1 및 제2 통과 스위치들(16 및 20)로 구현될 수 있다.
패널 커패시터(Cp)는 패널의 정전 용량에 의해 등가적으로 형성되는 커패시 터이다. 제1 및 제2 통과 스위치들(16 및 20)은 서스테인 업 전압(Vsusup)과 서스테인 다운 전압(Vsusdown)의 사이에 직렬 연결된다. 여기서, 제1 통과 스위치(16)는 서스테인 업 기간에서 턴 온(turn on)되고, 리셋 기간의 셋 업 기간에서 턴 오프(turn off) 된다. 여기서, 서스테인 업 기간이란, 서스테인 업 전압(Vsusup)이 패널 커패시터(Cp)에 인가되는 기간을 의미한다. 제2 통과 스위치(20)는 서스테인 다운 기간에서 턴 온되고, 리셋 기간의 셋 다운 기간에서 턴 오프된다. 서스테인 다운 기간이란, 서스테인 다운 전압(Vsusdown)이 패널 커패시터(Cp)에 인가되는 기간을 의미한다.
본 발명에 의하면, 플라즈마 디스플레이 패널의 구동 장치는 서스 업 스위치(14) 및 서스 다운 스위치(18)를 마련할 수 있다. 여기서, 서스 업 스위치(14)는 서스테인 업 기간에서 턴 온되어 서스테인 업 전압(Vsusup)을 패널 커패시터(Cp)로 공급한다. 또한, 서스 다운 스위치(18)는 서스테인 다운 기간에서 턴 온되어 서스테인 다운 전압(Vsusdown)을 패널 커패시터(Cp)로 공급한다. 여기서, 본 발명에 의하면, 서스 다운 전압(Vsusdown)은 기준 전압 즉, 접지 전압이 될 수 있다.
본 발명에 의하면 도 2에 도시된 바와 같이, 제1 통과 스위치(16)는 서스 업 스위치(14)와 서스 다운 스위치(18)의 사이에 마련될 수 있고, 제2 통과 스위치(20)는 서스 다운 스위치(18)와 서스테인 다운 전압(Vsusdown)의 사이에 마련될 수 있다. 그러나, 본 발명은 이에 국한되지 않는다.
본 발명에 의하면, 플라즈마 디스플레이 패널의 구동 장치는 에너지 회수부를 더 마련할 수 있다. 에너지 회수부는 외부 커패시터(Cx), 제1 및 제2 에너지 스 위치들(10 및 12), 인덕터(L), 제1 ~ 제4 다이오드들(D1 ~ D4)로 구현될 수 있다. 외부 커패시터(Cx)는 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전하는 역할을 한다. 인덕터(L)는 외부 커패시터(Cx)와 패널 커패시터(Cp)의 사이에 연결된다. 제1 에너지 스위치(10)는 외부 커패시터(Cx)에 충전된 회수된 전압을 인덕터(L)를 통해 패널 커패시터(Cp)로 공급한다. 제2 에너지 스위치(12)는 패널 커패시터(Cp)에 충전된 전압을 인덕터(L)를 통해 외부 커패시터(Cx)로 회수하는 역할을 한다.
제1 다이오드(D1)는 제1 에너지 스위치(10)와 패널 커패시터(Cp)의 사이에 각각 연결되는 양극 및 음극을 갖고, 제2 다이오드(D2)는 패널 커패시터(Cp)와 제2 에너지 스위치(12) 사이에 각각 양극 및 음극을 갖는다. 제3 다이오드(D3)는 서스테인 업 전압(Vsusup)과 인덕터(L)의 일측의 사이에 각각 연결되는 음극 및 양극을 갖는다. 제4 다이오드(D4)는 인덕터(L)의 일측과 서스테인 다운 전압(Vsusdown)의 사이에 각각 연결되는 음극과 양극을 갖는다.
전술한 바와 같은 구성을 갖는 에너지 회수부는 서스테인(sustain) 구간에서 스캔 전극(Y)과 공통 서스테인 전극(Z)간에 발생되는 에너지를 회수한다. 이 때, 제1 및 제2 다이오드들(D1 및 D2)은 제1 및 제2 에너지 스위치들(10 및 12) 사이에마련되어 역전류를 제한하는 역할을 한다.
플라즈마 디스플레이 패널은 셋 업 전압 공급부(22) 및 셋 다운 전압 공급부(26)를 마련할 수 있다. 여기서, 셋 업 전압 공급부(22)는 셋 업 전압(Vsetup)을 패널 커패시터(Cp)로 공급하는 역할을 하며, 이를 위해 가변 저항(R1) 및 셋 업 스위치(SETUP)로 구현될 수 있다. 셋 업 스위치(SETUP)는 셋 업 전압(Vsetup)과 패널 커패시터(Cp)의 사이에 연결되고, 셋 업 기간에서 턴 온되어 셋 업 전압(Vsetup)을 패널 커패시터(Cp)로 공급한다. 셋 다운 전압 공급부(26)는 셋 다운 전압(-Vy)을 패널 커패시터(Cp)로 공급하는 역할을 하며, 이를 위해 가변 저항(R2) 및 셋 다운 스위치(SETDW)로 구현될 수 있다. 셋 다운 스위치(SETDW)는 패널 커패시터(Cp)와 셋 다운 전압(-Vy)의 사이에 연결되고, 셋 다운 기간에서 턴 온되어 셋 다운 전압(-Vy)을 패널 커패시터(Cp)로 공급한다.
도 2에 도시된 플라즈마 디스플레이 패널의 구동 장치에서 사용되는 각종 스위치들(10, 12, 14, 16, 18, 20, SETUP, SETDW, 28) 각각은 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다.
도 2에 도시된 스캔 업 전압 공급부(30)는 어드레스 기간에서 스캔 업 전압(또는, 정극성 스캔 펄스)을 발생하여 스캔 구동부(24)를 통해 패널 커패시터(Cp)로 출력한다. 이를 위해, 스캔 업 전압 공급부(30)는 스캔 업 전압원(Vscan), 스캔 업 전압원(Vscan)과 저항(R3)의 일측에 각각 연결되는 양극과 음극을 갖는 제5 다이오드(D5), 제5 다이오드(D5)의 음극에 연결되는 일측과 스캔 구동부(24)에 연결되는 타측을 갖는 저항(R3) 및 제5 다이오드(D5)의 음극과 셋 다운 전압 공급부(26) 사이에 연결되는 커패시터(C)로 구현될 수 있다.
도 3 내지 도 5는 도 2에 도시된 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도면들이다.
도 3을 참조하면, 리셋 기간의 셋 업 기간에서, 원할한 어드레스 동작을 수 행시키기 위해, 각 셀의 벽 전하를 초기화시키는 경사형 상승 램프 파형을 발생한다. 이를 위해, 리셋 기간의 셋 업 기간에서 셋 업 스위치(SETUP) 및 스캔 구동부(24)의 스위치(SD2)는 턴-온되고, 제1 통과 스위치(16), 셋 다운 스위치(SETDW), 스캔 다운 스위치(28)는 턴-오프 된다. 따라서, 셋 업 전압(Vsetup), 셋 업 스위치(SETUP) 및 스캔 구동부(24)의 스위치(SD2)를 경유하여 스캔 전극(Y)으로 이어지는 전류 경로가 화살표 방향(52)으로 형성된다. 결국, 리셋 기간의 셋 업 기간에서 셋 업 전압(Vsetup)이 스캔 전극(Y)으로 공급될 수 있다. 이 때, 리셋 기간의 셋 업 기간에서, 서스테인 업 전압(Vsusup)보다 높은 전압의 상승 램프 파형을 발생시키기 위해, 제1 통과 스위치(16)는 도 3에 도시된 바와 같이 턴 오프된다. 따라서, 리셋 기간의 셋 업 기간에서 화살표 방향(50)과 같은 서스 업 스위치(14)로의 전류 흐름이 차단될 수 있다.
도 4를 참조하면, 리셋 기간의 셋 다운 기간에서 셋 다운 스위치(SETDW) 및 스캔 구동부(24)의 스위치(SD2)는 턴-온되고, 제2 통과 스위치(20), 셋 업 스위치(SETUP), 스캔 다운 스위치(28)는 턴 오프된다. 따라서, 스위치(SD2), 셋 다운 스위치(SETDW)를 거쳐서 셋 다운 전압(-Vy)으로 이어지는 전류 경로가 화살표 방향(62)으로 형성된다. 이 때, 리셋 기간의 셋 다운 기간에서 서스 다운 스위치(18)로부터 셋 다운 스위치(SETDW)로의 전류가 화살표 방향(60)으로 흐르는 것을 방지하기 위해, 제2 통과 스위치(20)는 도 4에 도시된 바와 같이 턴 오프된다.
도 5를 참조하면, 서스테인 기간에서 제1 통과 스위치(16), 서스 업 스위치(14) 및 스캔 구동부(24)의 스위치(SD2)가 턴 온된다. 따라서, 서스테인 업 전압 (Vsusup), 서스 업 스위치(14), 제1 통과 스위치(16) 및 스위치(SD2)를 거쳐서 패널 커패시터(Cp)로 이어지는 전류 경로가 화살표 방향(70)으로 형성된다. 따라서, 서스테인 기간에서 서스테인 업 전압(Vsusup)이 스캔 전극(Y)으로 공급되어 스캔 전극(Y)에 방전이 일어날 수 있다.
또한, 서스테인 기간에서 제2 통과 스위치(20), 서스 다운 스위치(18) 및 스캔 구동부(24)의 스위치(SD2)가 턴 온된다. 따라서, 서스테인 다운 전압(Vsusdown), 제2 통과 스위치(20), 서스 다운 스위치(18) 및 스위치(SD2)를 거쳐서 패널 커패시터(Cp)로 이어지는 전류 경로가 화살표 방향(76)으로 형성된다. 그러므로, 서스테인 기간에서 서스테인 다운 전압(Vsusdown)이 스캔 전극(Y)으로 공급되어 서스테인 전극(Z)에 방전이 일어날 수 있다.
서스테인 방전시 회수된 전압이 패널 커패시터(Cp)로 다시 공급되기 위해, 제1 에너지 스위치(10) 및 스캔 구동부(24)의 스위치(SD2)는 턴 온된다. 따라서, 외부 커패시터(Cx), 제1 에너지 스위치(10), 제1 다이오드(D1), 인덕터(L) 및 스위치(SD2)를 거쳐서 패널 커패시터(Cp)로 이어지는 전류 경로가 화살표 방향(72)으로 형성된다. 그러므로, 서스테인 방전시 회수되어 외부 커패시터(Cx)에 충전된 전압이 패널 커패시터(Cp)로 공급될 수 있다.
서스테인 방전시 방전되는 전압을 외부 커패시터(Cx)에 회수하기 위해, 제2 에너지 스위치(12) 및 스캔 구동부(24)의 스위치(SD2)는 턴 온된다. 따라서, 패널 커패시터(Cp), 스위치(SD2), 인덕터(L), 제2 다이오드(D2), 제2 에너지 스위치(12) 및 외부 커패시터(Cx)로 이어지는 전류 경로가 화살표 방향(74)으로 형성된다. 그 러므로, 서스테인 방전시에 방전되는 에너지가 외부 커패시터(Cx)에 충전될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치는 노드들(N1 및 N2)의 사이에 제1 통과 스위치를 마련하고 노드들(N2 및 N3)의 사이에 제2 통과 스위치를 마련하는 종래의 플라즈마 디스플레이 패널의 구동 장치와 달리 제1 및 제2 통과 스위치들(16 및 20)을 서스테인 업 전압(Vsusup)과 서스테인 다운 전압(Vsusdown) 사이에 위치시키기 때문에, 서스테인 업 전압(Vsusup)을 공급할 때, 서스테인 다운 전압(Vsusdown)을 공급할 때, 회수된 에너지를 패널 커패시터(Cp)에 공급할 때, 패널 커패시터(Cp)에 방전되는 에너지를 회수할 때 전류 경로의 임피던스를 줄일 수 있어 구동 효율을 증대시키고 원할한 방전을 일으키며, 제1 및 제2 통과 스위치들(16 및 20)이 견디어야 하는 전류 스트레스를 감소시켜 각 통과 스위치의 전류 용량을 줄여 가격을 절감시킬 수 있도록 하는 효과를 갖는다.

Claims (8)

  1. 패널의 정전 용량에 의해 등가적으로 형성되는 패널 커패시터; 및
    서스테인 업 전압과 서스테인 다운 전압의 사이에 직렬 연결되는 제1 및 제2 통과 스위치들을 구비하고,
    상기 제1 통과 스위치는 서스테인 업 기간에서 턴 온되고 리셋 기간의 셋 업 기간에서 턴 오프되며, 상기 제2 통과 스위치는 서스테인 다운 기간에서 턴 온되고 상기 리셋 기간의 셋 다운 기간에서 턴 오프되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1 항에 있어서, 상기 플라즈마 디스플레이 패널의 구동 장치는
    상기 서스테인 업 기간에서 턴 온되어 상기 서스테인 업 전압을 상기 패널 커패시터로 공급하는 서스 업 스위치; 및
    상기 서스테인 다운 기간에서 턴 온되어 상기 서스테인 다운 전압을 상기 패널 커패시터로 공급하는 서스 다운 스위치를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제2 항에 있어서, 상기 제1 통과 스위치는 상기 서스 업 스위치와 상기 서스 다운 스위치의 사이에 마련되고, 상기 제2 통과 스위치는 상기 서스 다운 스위치와 상기 서스테인 다운 전압의 사이에 마련되는 것을 특징으로 하는 플라즈마 디스플 레이 패널의 구동 장치.
  4. 제1 항에 있어서, 상기 플라즈마 디스플레이 패널의 구동 장치는
    상기 패널 커패시터에 충전된 전압을 회수하여 충전하는 외부 커패시터;
    상기 외부 커패시터와 상기 패널 커패시터의 사이에 연결되는 인덕터;
    셋 업 전압과 상기 패널 커패시터의 사이에 연결되고, 상기 셋 업 기간에서 턴 온되어 상기 셋 업 전압을 상기 패널 커패시터로 공급하는 셋 업 스위치; 및
    상기 패널 커패시터와 셋 다운 전압의 사이에 연결되고, 상기 셋 다운 기간에서 턴 온되어 상기 셋 다운 전압을 상기 패널 커패시터로 공급하는 셋 다운 스위치를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제4 항에 있어서, 상기 플라즈마 디스플레이 패널의 구동 장치는
    상기 외부 커패시터에 충전된 상기 회수된 전압을 상기 인덕터를 통해 상기 패널 커패시터로 공급하는 제1 에너지 스위치;
    상기 패널 커패시터에 충전된 전압을 상기 인덕터를 통해 상기 외부 커패시터로 회수하는 제2 에너지 스위치;
    상기 제1 에너지 스위치와 상기 패널 커패시터의 사이에 각각 연결되는 양극 및 음극을 갖는 제1 다이오드; 및
    상기 패널 커패시터와 상기 제2 에너지 스위치 사이에 각각 양극 및 음극을 갖는 제2 다이오드를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  6. 제5 항에 있어서, 상기 플라즈마 디스플레이 패널의 구동 장치는
    상기 서스테인 업 전압과 상기 인덕터의 일측의 사이에 각각 연결되는 음극 및 양극을 갖는 제3 다이오드; 및
    상기 인덕터의 일측과 상기 서스테인 다운 전압의 사이에 각각 연결되는 음극과 양극을 갖는 제4 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  7. 제1 항에 있어서, 상기 서스테인 다운 전압을 기준 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
  8. 제1 항에 있어서, 상기 제1 및 제2 통과 스위치들 각각은 금속 산화막 반도체 전계 효과 트랜지스터인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
KR1020050108138A 2005-11-11 2005-11-11 플라즈마 디스플레이 패널의 구동 장치 KR20070050660A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108138A KR20070050660A (ko) 2005-11-11 2005-11-11 플라즈마 디스플레이 패널의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108138A KR20070050660A (ko) 2005-11-11 2005-11-11 플라즈마 디스플레이 패널의 구동 장치

Publications (1)

Publication Number Publication Date
KR20070050660A true KR20070050660A (ko) 2007-05-16

Family

ID=38274125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108138A KR20070050660A (ko) 2005-11-11 2005-11-11 플라즈마 디스플레이 패널의 구동 장치

Country Status (1)

Country Link
KR (1) KR20070050660A (ko)

Similar Documents

Publication Publication Date Title
KR20040065711A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100390887B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동회로
KR100623452B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2005338842A (ja) プラズマディスプレイ装置
JP4510422B2 (ja) 容量性発光素子の駆動装置
US20060125727A1 (en) Plasma display apparatus and driving method thereof
KR20070050660A (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100662423B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100672311B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100662432B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100662375B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100728685B1 (ko) 플라즈마 디스플레이 구동 장치 및 구동 방법
KR100839422B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
EP1780700A2 (en) Plasma display apparatus
KR100726662B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100625498B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100625543B1 (ko) 낮은 리셋전압으로 구동되는 플라즈마 디스플레이 패널의구동 장치
KR100627410B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100646241B1 (ko) 플라즈마 디스플레이 패널 구동 장치
KR100710340B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100738220B1 (ko) 플라즈마 디스플레이 장치
KR100710269B1 (ko) 플라즈마 디스플레이 장치
KR100998090B1 (ko) 플라즈마 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination