KR100734989B1 - 전하 결합 장치 및 고체 촬상 장치 - Google Patents

전하 결합 장치 및 고체 촬상 장치 Download PDF

Info

Publication number
KR100734989B1
KR100734989B1 KR1020060006696A KR20060006696A KR100734989B1 KR 100734989 B1 KR100734989 B1 KR 100734989B1 KR 1020060006696 A KR1020060006696 A KR 1020060006696A KR 20060006696 A KR20060006696 A KR 20060006696A KR 100734989 B1 KR100734989 B1 KR 100734989B1
Authority
KR
South Korea
Prior art keywords
transfer
charge
electrode
channel region
output
Prior art date
Application number
KR1020060006696A
Other languages
English (en)
Other versions
KR20060085580A (ko
Inventor
다까히꼬 오고
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060085580A publication Critical patent/KR20060085580A/ko
Application granted granted Critical
Publication of KR100734989B1 publication Critical patent/KR100734989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CCD 시프트 레지스터의 출력단에서, 출력 게이트 전극(OG)과 최종단 전송 전극과의 용량 결합에 의해 OG의 전위가 전송 클럭에 따라서 변동하는 결과, 출력 신호에 노이즈가 생기기 쉽다. 최종단 전송 전극(56-2) 및 OG(76) 각각의 채널 영역(60)에 따른 위치에 수평 방향으로 돌출한 볼록부를 형성하고, 이 부분에서만 양 전극 간의 오버랩을 생기게 한다. 볼록부가 형성된 개소 이외에서는 OG(76)와 전송 전극(56-2)과의 사이에는 간극이 형성된다. 특히 OG(76), 전송 전극(56-2)을 각각 배선(78, 54)을 향하여 비교적 길게 잡아 늘인 부분에서, 양 전극은 상호 겹치지 않는다. 이와 같이 하여 양 전극 간의 용량 결합을 완화한다.
수평 시프트 레지스터, 부유 확산층 영역(FD), 리세트 드레인(RD), 리세트 게이트(RG), 출력 게이트 전극(OG)

Description

전하 결합 장치 및 고체 촬상 장치{CHARGE COUPLED DEVICE AND SOLID STATE IMAGE PICKUP DEVICE}
도 1은 실시 형태에 따른 CCD 이미지 센서의 전체 구성을 도시하는 모식적인 평면도.
도 2는 실시 형태에 따른 수평 시프트 레지스터의 출력단측에 위치하는 연장 부분 및 출력부의 구성을 도시하는 모식적인 평면도.
도 3은 종래의 CCD 이미지 센서의 수평 시프트 레지스터의 출력단측의 구성을 도시하는 모식적인 평면도.
<도면의 주요 부분에 대한 부호의 설명>
34 : 수평 시프트 레지스터
36 : 출력부
44 : 메인 부분
46 : 연장 부분
50 : 부유 확산층 영역(FD)
56, 58 : 전송 전극
60 : 채널 영역
68 : 리세트 드레인(RD)
70 : 리세트 게이트(RG)
76 : 출력 게이트 전극(OG)
본 발명은, 전하 결합 장치(Charge Coupled Device: CCD) 및 CCD 이미지 센서에 관한 것으로, 특히 전하 전송 시의 노이즈 저감에 관한 것이다.
CCD는 반도체 기판의 주면에 형성된 채널 영역(전하 전송 채널 영역)과, 이 채널 영역 위에 전하 전송 방향을 따라 배열된 복수의 전송 전극을 갖는다. 인접하는 전송 전극은, 예를 들면 2층의 폴리실리콘을 이용하여 형성함으로써, 상호 오버랩시킬 수 있고, 이에 따라 전송 전극끼리의 경계 하에 적합하게 프린지 전계를 발생시켜, 전하 전송 효율의 향상을 도모할 수 있다.
종래의 CCD의 일례로서, CCD 이미지 센서의 수평 시프트 레지스터를 들어 종래 기술을 설명한다. 도 3은, 종래의 CCD 이미지 센서의 수평 시프트 레지스터의 출력단측의 구성을 도시하는 모식적인 평면도이다. 이 수평 시프트 레지스터는 2상의 전송 클럭 φ1, φ2로 구동되고, 채널 영역(2)을 따라 배치된 2개의 알루미늄(Al) 배선(4, 6)이 각각 전송 클럭 φ1, φ2를 전송 전극에 공급한다.
전송 전극으로서, 제1층의 폴리실리콘(이하, 1poly라고 기록함)으로 형성된 전극과 제2층의 폴리실리콘(이하, 2poly라고 기록함)으로 형성된 전극이 채널 영역(2)을 따라 교대로 배열되고, 이들 전송 전극은 인접하는 2개씩을 쌍으로 하여 1개 의 전송 클럭에 대응지어진다. 1poly 전극(10)의 형성 후에 형성되는 2poly 전극(8)은, 인접하는 1poly 전극(10)과의 사이에 정합 어긋남 등에 의해서 간극이 발생하지 않도록, 양측의 1poly 전극(10) 각각의 모서리 상에 오버랩된다.
수평 시프트 레지스터는, 촬상부로부터 신호 전하를 수직 전송받는 메인 부분(12)에 계속해서, 채널폭이 서서히 좁아지는 연장 부분(14)을 갖고, 이 연장 부분(14)의 출력단에 출력부(16)가 접속된다.
출력부(16)는, 수평 시프트 레지스터로부터 전송되는 신호 전하량에 따라서 전위를 변화시키는 부유 확산층 영역(Floating Diffusion: FD)(18)을 갖는다. 수평 시프트 레지스터의 전송 클럭을 인가받는 최종단의 전송 전극(10)과 FD(18)와의 사이에는 출력 게이트 전극(OG)(20)이 배치된다. OG(20)는 폴리실리콘으로 형성되고, 전송 전극(10)에 나란히 신장되는 가늘고 긴 형상으로 형성되고, Al 배선(22)에 접속된다. 여기서는, OG(20)는 인접하는 1poly의 전송 전극(10)과의 간극을 억제하기 위해 2poly로 형성되고, 최종단의 전송 전극(10)을 향한 모서리가 해당 전송 전극(10) 위에 오버랩하도록 구성된다. OG(20)는 일정한 기준 전위가 인가되고, 그 아래의 채널 전위를 일정하게 유지한다. 그 채널 전위는 FD(18)의 리세트 전위보다 낮게 설정되고, OG(20) 아래의 채널 전위와 FD(18)의 리세트 전위와의 차에 따라서 FD(18)에 축적 가능한 최대 신호 전하량이 정해진다.
전극(8, 10)이나 OG(20) 등과 같은 CCD 시프트 레지스터의 전송 전극은, 채널 영역의 외측에도 연장된다. 특히 채널 영역의 채널폭이 좁아지게 되는 부분에 서는, 채널 영역과 전송 전극에 전압을 인가하는 배선과의 거리가 크게 되는 경향이 있고, 그에 따라서 전송 전극이 채널 영역 밖으로 잡아 늘여지는 길이도 길어진다. 종래의 구성에서는, 채널 영역 외에도 인접하는 전송 전극끼리가 오버랩되고, 그 만큼, 전송 전극 간의 용량이 커진다. 그 때문에, 임의의 전송 전극에 전송 클럭을 인가하면, 인접하는 전송 전극 아래의 채널 전위까지 끌려가게 되어 변동한다는 문제가 있었다. 이 문제는, 구체적으로는, CCD 시프트 레지스터의 전송 효율의 열화, 취급 전하량의 감소, 노이즈 증가 등과 같은 문제점으로서 나타날 수 있다.
특히, 전송 클럭을 인가받는 전송 전극의 최종단과 OG와의 오버랩은, 해당 전송 클록에 따라서 OG 아래의 채널 전위의 변동을 발생하여, FD에 축적 가능한 최대 신호 전하량의 변동이나, FD의 용량의 변동이 생길 수 있다. 그 결과, FD를 이용하여 신호 전하량에 기초하여 추출되는 출력 신호에 노이즈가 발생하기 쉬워진다고 하는 문제가 있었다.
본 발명은 전술한 문제점을 해결하여, CCD 시프트 레지스터의 특성 개선을 도모하는 것을 목적으로 한다.
본 발명에 따른 전하 결합 장치는, 반도체 기판의 주면에 형성된 전하 전송 채널 영역과, 각각 상기 전하 전송 채널 영역에 교차하고, 상호 오버랩 부분을 갖고 인접 배치되어, 해당 전하 전송 채널 영역의 전위를 제어하는 제1 전송 전극 및 제2 전송 전극을 갖고, 상기 오버랩 부분이, 채널폭의 방향에 관해서 상기 전하 전송 채널 영역에 따른 위치에 선택적으로 형성되는 것이다.
다른 본 발명에 따른 전하 결합 장치는, 상기 전하 전송 채널 영역으로부터 출력되는 전하를 받고, 그 전하량에 따른 전위 변화를 발생하는 전하 검출 영역을 갖고, 상기 전하 전송 채널 영역이, 점차, 상기 채널폭을 감소시켜서 상기 전하 검출 영역에 접속되고, 상기 제1 전송 전극이, 상기 전하 전송 채널 영역의 출력단에 배치되고, 해당 출력단을 소정의 기준 전위로 유지하는 출력 게이트 전극이며, 상기 제2 전송 전극이, 전송 클럭을 인가받는 전송 전극 중 최종단 전극인 것이다.
본 발명에 따른 고체 촬상 장치는, 반도체 기판 위에 형성되고, 촬상부로부터 전하 전송 채널 영역에 판독된 신호 전하를 전송 클럭을 인가받는 복수의 전송 전극에 의해 전송하는 수평 시프트 레지스터와, 해당 수평 시프트 레지스터로부터 출력되는 상기 신호 전하를 전압 신호로 변환하는 전하 검출 영역을 구비하는 것으로서, 상기 전하 전송 채널 영역의 출력측 단부인 출력단측 채널 영역과, 최종단의 상기 전송 전극에 인접하여 상기 출력단측 채널 영역과 상기 전하 검출 영역과의 경계 부분에 배치되고, 해당 경계 부분을 소정의 기준 전위로 유지하는 출력 게이트 전극을 갖고, 상기 출력 게이트 전극이, 상기 최종단의 전송 전극과 오버랩 부분을 갖고, 상기 오버랩 부분이, 채널폭의 방향에 관해서 상기 출력단측 채널 영역에 따른 위치에 선택적으로 형성되는 것이다.
<실시 형태>
이하, 본 발명의 실시 형태(이하 실시 형태라고 함)에 대하여, 도면에 기초하여 설명한다.
도 1은, 본 실시 형태에 따른 CCD 이미지 센서의 전체 구성을 도시하는 모식 적인 평면도이다. 이 CCD 이미지 센서는 프레임 전송형의 것으로, 촬상부(30), 축적부(32), 수평 시프트 레지스터(34), 출력부(36)를 포함하여 구성된다.
촬상부(30)는 복수의 수직 시프트 레지스터(40)를 수평 방향으로 배열하여 구성된다. 또한 축적부(32)는, 각 수직 시프트 레지스터(40)에 대응하여 설치되는 복수의 수직 시프트 레지스터(42)를 수평 방향으로 배열하여 구성된다. 이들 수직 시프트 레지스터(40, 42)는, 촬상부(30)의 화소에서 수광 광량에 따라서 생긴 신호 전하를, 수평 시프트 레지스터(34)를 향해서 순차적으로 전송한다.
수평 시프트 레지스터(34)는, 수직 시프트 레지스터(42)의 각 출력단에 비트가 접속되고, 수직 시프트 레지스터군으로부터 병렬로 출력되는 신호 전하를 대응하는 비트에 축적하는 부분(메인 부분(44))과, 메인 부분(44) 후에 설치되고, 해당 메인 부분(44)을 수평 전송된 신호 전하를 출력부(36)로 유도하는 연장 부분(46)을 갖는다. 수평 시프트 레지스터(34)는, 채널 영역의 옆으로 연장된 2개의 Al 배선을 갖고, 이들 배선에 의해 메인 부분(44) 및 연장 부분(46)의 전송 전극에 전송 클럭 φ1, φ2를 공급한다.
도 2는, 수평 시프트 레지스터(34)의 출력단측에 위치하는 연장 부분(46) 및 출력부(36)의 구성을 도시하는 모식적인 평면도이다. 연장 부분(46)은, 출력부(36)를 향하여 채널폭을 서서히 좁히는 구성을 갖고 있다. 이 구성에 의해, 채널폭이 큰 메인 부분(44)으로부터 사이즈가 작은 출력부(36)의 FD(50)에의 신호 전하의 원활한 전송이 도모된다.
덧붙여서 말하면, 메인 부분(44)에서의 수평 시프트 레지스터의 1 비트의 수 평 방향의 치수는 화소의 수평 피치에 대응하여 미세로 되기 때문에, 메인 부분(44)의 채널폭은 취급 전하량을 확보할 수 있도록 크게 정해진다. 한편, FD(50)에 부수하는 용량을 작게 함으로써, 신호 전하에 따른 전위 변화를 크게 할 수 있기 때문에, FD(50)의 사이즈는 일반적으로 작게 설계된다. 그 결과, 연장 부분(46)은 전술된 바와 같이 채널폭을 서서히 좁히는 구성을 갖는 것으로 된다. 또한, 연장 부분(46)에서는, 채널폭을 좁히는 한편으로, 전송 전극의 폭(전하 전송 방향의 치수)은 확대되고, 이에 따라 연장 부분(46)에서의 취급 전하량이 유지된다.
연장 부분(46)은 메인 부분(44)과 마찬가지로 2상 구동된다. 메인 부분(44)의 채널 영역에 병행하게 배치된, 전송 클럭 φ1, φ2를 공급하는 2개의 Al 배선(52, 54)이 연장 부분(46)에까지 연장되고, 이들 배선(52, 54)으로부터 연장 부분(46)의 전송 전극에 전송 클럭 φ1, φ2가 공급된다.
전송 전극으로서, 1poly 전극(56)과 2poly 전극(58)이 채널 영역(60) 위에 전하 전송 방향으로 교대로 배열된다. 각 전극(56, 58)은, 채널폭 방향으로 신장한 가늘고 긴 형상을 갖고, 채널 영역(60)에 걸쳐서 배치되고, 그 양단은 채널 영역(60)의 외측의 국소 산화막(LOCOS) 위에까지 신장한다. 특히 각 전극(56, 58)의 한쪽 단은 배선(52, 54)까지 연장되어, 이들 배선에 접속된다.
전하 전송 방향으로 교대로 배열된 1poly 전극(56) 및 2poly 전극(58)은 인접하는 2개씩을 쌍으로 하여 1개의 전송 클럭에 대응지어진다. 예를 들면, 2poly 전극(58)과 그 출력단측에 인접하는 1poly 전극(56)이 쌍으로 되고, 이들 전극쌍이 교대로 배선(52, 54)에 접속된다. 구체적으로는, 배선(52)에는 1poly 전극(56-1) 및 2poly 전극(58-1)의 쌍이 접속되고, 그 옆에 위치하는 1poly 전극(56-2) 및 2poly 전극(58-2)의 쌍이 배선(54)에 접속된다. 덧붙여서 말하면, 1poly 전극(56) 및 2poly 전극(58)에 동일한 전압을 인가했을 때에, 2poly 전극(58) 아래보다 1poly 전극(56) 아래의 채널 전위가 깊어지도록 구성되어 있고, 이에 따라 출력단측을 향한 전하 전송 방향이 2상의 전송 클럭 φ1, φ2로 실현된다.
출력부(36)는, FD(50), FD(50)의 전위를 전기 신호로서 추출하는 출력 트랜지스터, 및 FD(50)의 전위를 리세트하는 리세트 트랜지스터를 포함하여 구성된다. FD(50)는, N형 불순물 확산층이며, 그 아래의 P형 불순물 확산층(P 웰)과 함께 PN 접합 다이오드를 구성한다.
이 다이오드는 후술하는 바와 같이 리세트 트랜지스터에 의해 역바이어스 상태로 되고, 캐패시터의 역할을 다한다. 수평 시프트 레지스터의 최종단까지 전송된 신호 전하는 FD(50)에 전송되고, FD(50)는 그 신호 전하량에 따라서 전위를 변화시킨다.
출력 트랜지스터의 게이트 전극(62)은 FD(50)에 접속되고, FD(50)의 전위에 따라서 변화하는 소스-드레인 간 전류에 기초하여, 이 CCD 이미지 센서의 출력 신호가 생성된다. 출력 트랜지스터의 소스, 드레인에는 각각 Al 배선(64, 66)이 접속된다.
리세트 트랜지스터는, FD(50) 및 이에 인접하는 N형 확산층인 리세트 드레인(RD)(68)을 소스, 드레인으로 하고, 또한 FD(50) 및 RD(68) 사이의 전위를 제어하는 게이트 전극으로서 리세트 게이트(RG)(70)를 갖는다. RD(68)에는 소정의 리세 트 전압이 Al 배선(72)을 통하여 공급되고, RG(70)에 인가하는 리세트 펄스 φRD에 의해, 리세트 트랜지스터를 온 상태로 하면, FD(50)는 RD(68)의 전위로 리세트된다. 덧붙여서 말하면, RG(70)는 폴리실리콘으로 형성되고, φRD를 공급하는 Al 배선(74)에 접속된다.
수평 시프트 레지스터에는 전송 클럭을 인가받는 최종단의 전송 전극(56-2)과 FD(50)와의 사이에 OG(76)가 배치된다. OG(76)는 폴리실리콘으로 형성되고, 일정한 기준 전압을 공급하는 Al 배선(78)에 접속된다. 여기서는, OG(76)는 인접하는 1poly의 전송 전극(56-2)과의 간극을 억제하기 위해 2poly로 형성된다.
OG(76)는, 최종단의 전송 전극(56-2)을 향한 모서리 중, 채널 영역에 따른 부분에서만 해당 전송 전극(56-2)과의 오버랩 부분(80)을 갖는다. 예를 들면, OG(76)에 전송 전극(56-2)측으로 돌출하는 볼록부를 형성하는 것, 및 최종단의 전송 전극(56-2)에 OG(76)측으로 돌출하는 볼록부를 형성하는 것 중 어느 한쪽, 또는 양쪽에 의해, 그 볼록부에 오버랩 부분(80)이 형성된다. 볼록부가 설치된 개소 이외에서는 OG(76)와 전송 전극(56-2)과의 사이에는 간극이 형성된다. 특히 OG(76), 전송 전극(56-2)을 각각 배선(78, 54)을 향하여 비교적 길게 잡아 늘인 부분에서, 양 전극은 상호 중첩되지 않고 병행하게 연장된다. 이와 같이 양 전극의 오버랩을 채널 영역에 따른 위치에 한정함으로써 양 전극 간의 용량이 저감되므로, 전송 전극(56-2)에 인가되는 전송 클럭 φ2의 영향에 의한 OG(76) 아래의 채널 전위의 변동이 억제되고, 노이즈 저감이 도모된다.
또한, 오버랩 부분(80)을 형성하는 볼록부는, OG(76)나 전송 전극(56)을 리 소그래피 기술을 이용하여 형성할 때에 생길 수 있는 마스크의 정합 어긋남량 등에 따라서, 채널 영역(60)의 외측에 어느 정도 확대하여도 된다.
또한, 도 2에 도시한 구성에서는, 인접하는 전송 전극을 한 쌍으로 하여 동상의 전송 클럭을 인가하는, 소위 이상 구동 방식이지만, 인접하는 전송 전극에 상이한 위상의 전송 클럭을 인가하는 다른 구동 방식이어도 된다. 그리고, 상호 인접하는 1poly 전극(56)과 2poly 전극(58)은 종래와 마찬가지로, 그 채널폭 방향의 임의의 개소에서 오버랩하고 있지만, 이들 전극(56, 58)에 대해서도 전술한 OG(76) 및 최종단의 전송 전극(56-2)과 마찬가지의 구성을 적용할 수 있다. 즉, 전극(56, 58)의 채널 영역에 대응하는 부분에서 볼록부를 형성하여 전극 간의 오버랩을 발생시키는 한편으로, 채널 영역 이외의 대부분의 부분에서 전극 간에 간극을 형성함으로써 전극 간의 용량을 저감할 수 있다. 그 결과, 연장 부분(46)에서의 전송 효율이나 취급 전하량의 확보 등이 도모된다.
본 발명에 따르면, 전송 클럭을 인가받는 전송 전극 또는 출력 게이트 전극과 이에 인접하는 전송 전극과의 채널 영역의 외측에서의 오버랩이 억제되기 때문에, 이들 전극 간의 용량 결합이 저감된다. 그 결과, 임의의 전송 전극에 전송 클럭을 인가했을 때에 인접하는 전송 전극 아래의 채널 전위가 받는 영향이 경감되고, 출력 신호의 노이즈 저감 등이 도모된다.

Claims (3)

  1. 반도체 기판의 주면에 형성된 전하 전송 채널 영역과,
    각각 상기 전하 전송 채널 영역에 교차하고, 상호 오버랩 부분을 갖고 인접 배치되며, 해당 전하 전송 채널 영역의 전위를 제어하는 제1 전송 전극 및 제2 전송 전극
    을 갖고,
    상기 오버랩 부분은, 상기 전하 전송 채널 영역에 따른 위치에 선택적으로 형성되는 것을 특징으로 하는 전하 결합 장치.
  2. 제1항에 있어서,
    상기 전하 전송 채널 영역으로부터 출력되는 전하를 받아, 그 전하량에 따른 전위 변화를 발생하는 전하 검출 영역을 갖고,
    상기 전하 전송 채널 영역은, 점차 상기 채널폭을 감소시켜서 상기 전하 검출 영역에 접속되고,
    상기 제1 전송 전극은, 상기 전하 전송 채널 영역의 출력단에 배치되고, 해당 출력단을 소정의 기준 전위로 유지하는 출력 게이트 전극이며,
    상기 제2 전송 전극은, 전송 클럭을 인가받는 전송 전극 중 최종단 전극인 것을 특징으로 하는 전하 결합 장치.
  3. 반도체 기판 위에 형성되고, 촬상부로부터 전하 전송 채널 영역에 판독된 신호 전하를 전송 클럭을 인가받는 복수의 전송 전극에 의해 전송하는 수평 시프트 레지스터와, 해당 수평 시프트 레지스터로부터 출력되는 상기 신호 전하를 전압 신호로 변환하는 전하 검출 영역을 구비하는 고체 촬상 장치에 있어서,
    상기 전하 전송 채널 영역의 출력측 단부인 출력단측 채널 영역과,
    최종단의 상기 전송 전극에 인접하여 상기 출력단측 채널 영역과 상기 전하 검출 영역과의 경계 부분에 배치되며, 해당 경계 부분을 소정의 기준 전위로 유지하는 출력 게이트 전극
    을 갖고,
    상기 출력 게이트 전극은, 상기 최종단의 전송 전극과 오버랩 부분을 갖고,
    상기 오버랩 부분은, 상기 출력단측 채널 영역에 따른 위치에 선택적으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
KR1020060006696A 2005-01-24 2006-01-23 전하 결합 장치 및 고체 촬상 장치 KR100734989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00015197 2005-01-24
JP2005015197A JP4981255B2 (ja) 2005-01-24 2005-01-24 電荷結合装置及び固体撮像装置

Publications (2)

Publication Number Publication Date
KR20060085580A KR20060085580A (ko) 2006-07-27
KR100734989B1 true KR100734989B1 (ko) 2007-07-04

Family

ID=36695852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006696A KR100734989B1 (ko) 2005-01-24 2006-01-23 전하 결합 장치 및 고체 촬상 장치

Country Status (5)

Country Link
US (1) US7646042B2 (ko)
JP (1) JP4981255B2 (ko)
KR (1) KR100734989B1 (ko)
CN (1) CN1825624A (ko)
TW (1) TWI303880B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702384B2 (ja) * 2008-03-26 2011-06-15 ソニー株式会社 固体撮像素子
CN103053164B (zh) * 2010-12-16 2015-06-17 松下电器产业株式会社 摄像装置及图像处理装置
EP4131384A1 (de) * 2021-08-02 2023-02-08 Espros Photonics AG Ladungsübertragungsvorrichtung mit verengung am gatter für taktfrequenz ab 100 mhz

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970706611A (ko) * 1995-08-07 1997-11-03 토마스 이. 린넨브링크 전하 결합 장치(ccd)내 전하 분할기 및 전하 분할 방법(ccd charge splitter)
KR19990057078A (ko) * 1997-12-29 1999-07-15 구본준 전하 결합 소자의 제조방법
KR20010018153A (ko) * 1999-08-17 2001-03-05 김영환 전하 결합 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612580A (en) 1984-09-14 1986-09-16 Rca Corporation TDM-input electrometer, as in a line transfer CCD imager, using a charge funnel
JP2508668B2 (ja) * 1986-11-10 1996-06-19 ソニー株式会社 電荷転送装置
JPH02260436A (ja) * 1989-03-30 1990-10-23 Toshiba Corp Ｃｃｄレジスタおよびその製造方法
JPH03114236A (ja) * 1989-09-28 1991-05-15 Sony Corp 電荷転送装置
JP2888266B2 (ja) * 1992-06-18 1999-05-10 日本電気株式会社 電荷転送装置
US6933976B1 (en) * 1999-09-03 2005-08-23 Fuji Photo Film Co., Ltd. Solid-state image pickup device
JP2001308304A (ja) * 2000-04-19 2001-11-02 Sony Corp 固体撮像素子の製造方法
JP2001308313A (ja) * 2000-04-21 2001-11-02 Nec Corp 電荷転送装置及びそれを用いた固体撮像装置
JP4249433B2 (ja) * 2002-05-15 2009-04-02 Ｎｅｃエレクトロニクス株式会社 電荷転送素子及びその製造方法
JP4391145B2 (ja) * 2003-06-27 2009-12-24 富士フイルム株式会社 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970706611A (ko) * 1995-08-07 1997-11-03 토마스 이. 린넨브링크 전하 결합 장치(ccd)내 전하 분할기 및 전하 분할 방법(ccd charge splitter)
KR19990057078A (ko) * 1997-12-29 1999-07-15 구본준 전하 결합 소자의 제조방법
KR20010018153A (ko) * 1999-08-17 2001-03-05 김영환 전하 결합 소자

Also Published As

Publication number Publication date
JP2006203103A (ja) 2006-08-03
JP4981255B2 (ja) 2012-07-18
KR20060085580A (ko) 2006-07-27
US20060163620A1 (en) 2006-07-27
US7646042B2 (en) 2010-01-12
TW200633210A (en) 2006-09-16
TWI303880B (en) 2008-12-01
CN1825624A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
KR101159032B1 (ko) 고체 촬상 소자
US20170125474A1 (en) Image sensor
US20130140609A1 (en) Matrix charge-transfer image sensor with asymmetric gate
CN100481482C (zh) 固态成像装置和制造与驱动其的方法
TWI499294B (zh) Solid state camera device
KR100734989B1 (ko) 전하 결합 장치 및 고체 촬상 장치
JP2699841B2 (ja) 固体撮像装置
US7184083B2 (en) Solid state image pickup apparatus of low power consumption and its driving method
US9299741B2 (en) Solid-state imaging device and line sensor
US20050206765A1 (en) Solid-state image pickup device
JP3800515B2 (ja) 固体撮像装置
JP2877047B2 (ja) 固体撮像装置
KR20100032836A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
WO2023162407A1 (ja) 固体撮像素子
JP2006319184A (ja) 固体撮像装置およびカメラ
JP2006294781A (ja) 固体撮像素子
JP2007115912A (ja) 固体撮像装置及びその製造方法
KR100687566B1 (ko) 전하 전송 장치
JP2005072471A (ja) 電荷転送素子、固体撮像素子
JP2002076318A (ja) 固体撮像素子
JP2006222289A (ja) 電荷転送装置
KR19990080799A (ko) 고체촬상소자
JPH08316459A (ja) 電荷転送装置および固体撮像装置
JPH11121734A (ja) 固体撮像素子
JPH08162627A (ja) 電荷結合素子と固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee