KR100728976B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 표면에 수직 단차부가 존재하는 하지층 상에 하드마스크용 비정질 카본막을 형성하는 단계와, 상기 비정질 카본막의 표면을 질화 처리하는 단계와, 상기 표면이 질화 처리된 비정질 카본막 상에 캡핑막을 형성하는 단계와, 상기 캡핑막 상에 패턴 형성 영역을 한정하는 감광막패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.

도 2는 종래 기술의 문제점을 설명하기 위한 반도체 소자의 단면사진.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.

도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

200 : 반도체 기판 210 : 층간절연막

220 : 금속막 230 : 보호용 절연막

240 : 비정질 카본막 240a : 질화 처리된 표면부

250, 250' : 캡핑막 260 : 감광막

260a : 감광막패턴

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 하드마 스크 물질로서 비정질 카본막을 적용할 때 비정질 카본막과 감광막 사이에 개제되는 캡핑막의 피복 불량에 기인하는 비정질 카본막의 손상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.

반도체 소자의 고집적화가 진행됨에 따라 패턴의 크기가 감소하고 있기 때문에, 미세 패턴을 구현하기 위한 다양한 공정 기술들이 제안되고 있다. 그 일례로, 비정질 카본(amorphous carbon)을 하드마스크로 적용하는 기술이 제안되었으며, 현재 하드마스크 물질로 비정질 카본을 많이 사용하고 있다.

상기 비정질 카본은 감광막 처럼 쉽게 제거할 수 있으면서도 감광막 보다 경도가 높고 다른 하드마스크 물질과 비교해서 금속막에 대한 높은 식각 선택비를 갖기 때문에 하드마스크로서 적합한 물질이다. 그러므로, 비정질 카본막을 금속막 식각을 위한 하드마스크 물질로 적용하는 경우, 감광막패턴을 종래 보다 얇게 형성시킬 수 있어서, 감광막패턴의 두께 증가에 따른 붕괴(collapse) 현상이나 CD(critical demension) 불량을 방지하고, 미세 패턴의 금속 배선을 용이하게 구현할 수 있다.

그런데, 상기 비정질 카본막은 감광막 제거(photo resist strip)를 위한 O2 플라즈마 처리시 손상을 받는다는 단점이 있기 때문에, 비정질 카본막과 감광막 사이에는 비정질 카본막을 보호할 수 있는 캡핑막(capping layer)이 개제되어야 한다. 일반적으로, 상기 캡핑막으로서는 SiON막(실리콘 질산화막)이 사용되고 있다.

그러나, 스크라이브 레인(scribe lane) 영역의 정렬키(alignment key) 부분과 같이 수직 단차가 존재하는 곳에서는 비정질 카본막 상에 SiON막을 형성하는 경 우, SiON막의 단차피복성(step coverage)이 좋지 않기 때문에, 단차부에서 SiON막의 피복 불량인 틈새, 이른 바, 심(seam)이 발생한다.

이에 따라, 상기 심(seam)을 통해 O2 플라즈마가 침투하여 비정질 카본막이 손실(loss)되는 문제가 유발된다. 보다 상세하게 설명하면, 상기 캡핑막 상에 패턴 형성 영역 및 정렬키 형성 영역을 정의하는 감광막패턴을 형성하는데, 이때, 상기 감광막패턴의 위치가 정위치에서 벗어나 오정렬된 경우, 상기 오정렬된 감광막패턴을 제거하고 새로운 감광막패턴을 형성해야 한다. 이러한 공정을 리-워크(re-work)라 하는데, 상기 리-워크(re-work)시 캡핑막의 심(seam)을 통해 O2 플라즈마가 침투하여 비정질 카본막이 손실되는 것이다.

이하에서는, 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 반도체 소자의 제조방법 및 그 문제점을 설명하도록 한다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 1a를 참조하면, 반도체 기판(100) 상에 층간절연막(110)을 형성하고, 상기 층간절연막(100)의 정렬키 형성 영역을 식각하여 층간절연막(110)을 단차지도록 만든다.

그런 다음, 상기 단차진 층간절연막(110) 전면 상에 텅스텐과 같은 금속막(120)을 형성하고, 상기 금속막(120) 상에 금속막 보호용 절연막(130)을 형성한다. 이어서, 상기 보호용 절연막(130) 상에 식각을 위한 하드마스크용 비정질 카본막(140)을 형성하고, 계속해서, 캡핑용 SiON막(150)과 감광막(160)을 형성한다. 여기 서, 상기 캡핑용 SiON막(150)은 단차피복성이 좋지 못하기 때문에, 도시된 바와 같이, 단차부에서 심(seam)이 유발된다.

도 1b를 참조하면, 공지의 노광(expose) 및 현상(develop) 공정을 통해, 상기 감광막을 식각하여 정렬키 형성 영역을 정의하는 감광막패턴(160a)을 형성한다. 그런데, 이때, 상기 감광막패턴(160a)은 도시된 바와 같이 정위치에서 벗어나 오정렬될 수 있다. 이렇게 감광막패턴(160a)이 오정렬된 경우 감광막패턴(160a)을 제거하고 새로운 감광막패턴을 형성하는 리-워크(re-work) 공정이 요구된다.

도 1c는 상기 오정렬된 감광막패턴을 O2 플라즈마를 사용해서 제거한 후의 반도체 소자의 단면도이다.

그런데, 상기 감광막패턴의 제거시 O2 플라즈마가 SiON막(150)의 심(seam)을 통해 비정질 카본막(140)으로 침투하게 되고, 도시된 바와 같이, 비정질 카본막(140)의 상당 부분이 손실되는 문제가 발생한다.

도 2는 종래 기술에 따라 SiON막을 비정질 카본막의 캡핑막으로 적용한 경우, 반도체 소자의 정렬키 부분의 단면사진으로서, 이를 참조하면, 도 1c에 도시된 바와 같이, 비정질 카본막의 상당 부분이 손실되었음을 확인할 수 있다.

이렇게 정렬키 부분의 비정질 카본막이 손실되면 결과적으로 상기 정렬키가 정렬키로서의 제역할을 수행하지 못하게 되어, 상하부 막간 오정렬(mis-align) 등이 발생하고 소자의 제조 수율이 저하된다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것 으로서, 하드마스크 물질로서 비정질 카본막을 적용할 때 비정질 카본막과 감광막 사이에 개제되는 캡핑막의 피복 불량에 기인하여 단차부에서 발생하는 비정질 카본막의 손상을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 표면에 수직 단차부가 존재하는 하지층 상에 하드마스크용 비정질 카본막을 형성하는 단계; 상기 비정질 카본막의 표면을 질화 처리하는 단계; 상기 표면이 질화 처리된 비정질 카본막 상에 캡핑막을 형성하는 단계; 및 상기 캡핑막 상에 패턴 형성 영역을 한정하는 감광막패턴을 형성하는 단계;를 포함한다.

여기서, 상기 질화 처리는 N2 또는 N2O 가스를 이용한 플라즈마 공정으로 수행한다.

상기 N2 또는 N2O 가스는 50∼2000sccm을 플로우시킨다.

상기 플라즈마 공정은 500∼10000W의 소오스파워를 사용해서 수행한다.

상기 캡핑막은 SiON막으로 형성하거나, 단차부에서의 심(seam) 발생이 방지되도록 단차피복성이 우수한 PE-TEOS 산화막 또는 HDP 산화막으로 형성한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 간략시 설명하면 다음과 같다.

본 발명은 리-워크(re-work) 공정시 캡핑막의 심(seam)을 통해 O2 플라즈마 가 유입되어 캡핑막 하부의 비정질 카본막이 손실되는 문제를 방지하기 위해 캡핑막을 형성하기 전 비정질 카본막의 표면을 질화 처리한다.

이 경우, 상기 질화 처리된 표면부가 O2 플라즈마와 비정질 카본막 간의 반응을 차단하는 베리어막(barrier layer) 역할을 하기 때문에, 리-워크(re-work) 공정시 캡핑막의 심(seam)을 통해 O2 플라즈마가 유입되더라도 비정질 카본막은 손실되지 않는다.

자세하게, 도 3a 내지 도 3d를 참조하여, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하도록 한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 3a를 참조하면, 반도체 기판(200) 상에 층간절연막(210)을 형성하고, 상기 층간절연막(200)의 정렬키 형성 영역을 식각하여 상기 층간절연막(210)의 표면에 수직 단차부를 만든다.

그런 다음, 상기 수직 단차를 갖는 층간절연막(210) 전면 상에 텅스텐과 같은 금속막(220)을 형성하고, 상기 금속막(220) 상에 금속막 보호용 절연막(230)을 형성한다. 이어서, 상기 보호용 절연막(230) 상에 식각을 위한 하드마스크용 비정질 카본막(240)을 형성한다.

다음으로, 상기 비정질 카본막(240)의 표면을 질화 처리한다. 도면부호 240a는 질화 처리된 표면부를 나타낸다.

여기서, 상기 질화 처리는 N2 또는 N2O 가스를 이용한 플라즈마 공정으로 수 행하는데, 상기 플라즈마 공정은 N2 또는 N2O 가스를 50∼2000sccm을 플로우시키면서 500∼10000W의 소오스파워를 인가하여 수행한다.

도 3b를 참조하면, 상기 질화 처리된 표면부(240a)를 갖는 비정질 카본막(240) 상에 SiON막 재질의 캡핑막(250)을 형성한다. 그런 다음, 상기 캡핑막(250) 상에 감광막(260)을 형성한다.

여기서, 상기 SiON막은 앞서 언급한 바와 같이 단차피복성이 좋지 못하여 막 증착시 단차부에서 심(seam)이 유발된다.

한편, 본 발명은 상기 SiON막 대신에 SiON막 보다 단차피복성이 우수한 PE-TEOS(Plasma Enhanced Chemical Vaporization Deposition TEOS) 산화막 또는 HDP(High Density Plasma CVD) 산화막을 캡핑막으로 사용할 수도 있는데, 도 4는 상기 PE-TEOS 산화막 또는 HDP 산화막 재질의 캡핑막(250')을 형성시킨 경우의 반도체 소자의 단면도이다. 여기서, 상기 PE-TEOS 산화막 또는 HDP 산화막은 SiON막 보다 단차피복성이 우수하여 막 형성시 단차부에서 심(seam)이 유발되지 않는다.

상기 PE-TEOS 산화막 또는 HDP 산화막의 증착시에는 감광막 제거시와 마찬가지로 O2 플라즈마가 발생하기 때문에, 상기 PE-TEOS 산화막 또는 HDP 산화막을 질화 처리되지 않은 비정질 카본막 상에 직접 증착할 경우 비정질 카본막이 손실되는 문제가 발생한다. 즉, 비정질 카본막의 C와 O가 반응하여 CO 및 CO2가 발생됨으로써 비정질 카본막이 손실되는 것이다. 또한, 상기 CO 및 CO2는 비정질 카본막과 캡핑막간의 접착력(adhesion)을 약화시켜, 심한 경우, 캡핑막의 리프팅(lifting) 현상이 유발되기도 한다.

그러나, 본 발명에서는, 비정질 카본막의 표면을 질화 처리한 후에 PE-TEOS 산화막 또는 HDP 산화막을 형성하기 때문에, PE-TEOS 산화막 또는 HDP 산화막 형성시 O2 플라즈마와 비정질 카본막이 만나는 것이 차단되므로, 비정질 카본막이 손실되는 문제나 캡핑막이 리프팅(lifting)되는 문제가 방지된다.

이와 같이, 본 발명의 방법을 따르면 SiON막(질산화막) 재질의 캡핑막 뿐만 아니라 PE-TEOS 산화막 또는 HDP 산화막 등 산화막 재질의 캡핑막도 사용할 수 있기 때문에, 비정질 카본막의 활용 범위를 넓힐 수 있다.

도 3c를 참조하면, 공지의 노광 및 현상 공정을 통해, 상기 감광막을 식각하여 정렬키 형성 영역을 정의하는 감광막패턴(260a)을 형성한다. 그런데, 이때, 상기 감광막패턴(260a)은 도시된 바와 같이 정위치에서 벗어나 오정렬될 수 있다. 이렇게 감광막패턴(260a)이 오정렬된 경우 감광막패턴(260a)을 제거하고 새로운 감광막패턴을 형성하는 리-워크(re-work) 공정이 요구된다.

도 3d는 상기 오정렬된 감광막패턴을 O2 플라즈마를 사용해서 제거한 후의 반도체 소자의 단면도이다. 본 발명에서는 상기 비정질 카본막(240)의 표면부가 질화 처리되었기 때문에, 상기 리-워크(re-work)시 캡핑막(250)의 심(seam)을 통해 O2 플라즈마가 유입된다고 하더라도, 질화 처리된 표면부가 비정질 카본막(240)과 O2 플라즈마간의 반응을 차단하기 때문에, 비정질 카본막의 손실은 방지된다.

한편, 도 4와 같이, PE-TEOS 산화막 또는 HDP 산화막을 캡핑막으로 사용한 경우에는 비정질 카본막(240)의 표면부가 질화 처리되었을 뿐만 아니라, 캡핑막(250')이 심(seam)과 같은 취약부 없이 비정질 카본막(240)을 완전히 코팅하고 있 기 때문에, 상기 리-워크(re-work)시 O2 플라즈마로 인한 비정질 카본막(240)의 손실 문제는 더욱 완벽하게 방지될 수 있다.

이와 같이, 본 발명은 비정질 카본막의 표면을 질화 처리한 후, 표면이 질화 처리된 비정질 카본막 상에 SiON막 또는 단차피복성이 우수한 PE-TEOS 산화막 또는 HDP 산화막 재질의 캡핑막을 형성함으로써, 리-워크(re-work)시 캡핑막의 피복 불량에 기인하여 단차부에서의 비정질 카본막의 손실을 방지할 수 있다.

그러므로, 본 발명은 정렬키 부분이 손상되는 문제를 억제하여 상하부 막들간 오정렬 문제를 방지할 수 있고, 반도체 소자의 특성 및 제조 수율을 개선할 수 있다.

이후, 도시하지는 않았으나, 상기 캡핑막(250) 상에 새로운 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 이용해서 캡핑막(250), 비정질 카본막(240) 및 보호용 절연막(230)을 식각한 다음, 상기 식각된 비정질 카본막(240)을 식각마스크로 이용해서 금속막(220)을 식각하고, 잔류된 비정질 카본막(240)을 제거하여 정렬키를 형성한다. 이때, 셀영역(cell region)에는 비트라인(bit line) 또는 스토리지노드(storage node) 등과 같은 금속 재질의 패턴이 형성된다. 그런 다음, 계속해서, 공지의 후속 공정을 차례로 수행하여 본 발명의 반도체 소자를 제조한다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은 하드마스크 물질로서 비정질 카본막을 적용할 때 비정질 카본막의 표면을 질화 처리한 후 캡핑막을 형성함으로써, 리-워크(re-work)시 O2 플라즈마가 비정질 카본막 내부로 침투하는 것을 방지하여 정렬키 형성 영역의 단차부에서 유발되는 비정질 카본막의 손실 문제를 방지할 수 있다.

그러므로, 본 발명은 정렬키 부분이 손상되는 문제를 억제하여 상하부 막들간 오정렬 문제를 방지할 수 있고, 반도체 소자의 특성 및 제조 수율을 개선할 수 있다.

아울러, 본 발명의 방법을 따르면 SiON막(질산화막) 재질의 캡핑막 뿐만 아니라 PE-TEOS 산화막 또는 HDP 산화막 등 산화막 재질의 캡핑막도 사용할 수 있기 때문에, 비정질 카본막의 활용 범위를 넓힐 수 있다는 잇점이 있다.

Claims (5)

1. 표면에 수직 단차부가 존재하는 하지층 상에 하드마스크용 비정질 카본막을 형성하는 단계;

   상기 비정질 카본막의 표면을 질화 처리하는 단계;

   상기 표면이 질화 처리된 비정질 카본막 상에 캡핑막을 형성하는 단계; 및

   상기 캡핑막 상에 패턴 형성 영역을 한정하는 감광막패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 질화 처리는 N2 또는 N2O 가스를 이용한 플라즈마 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 2 항에 있어서, 상기 N2 또는 N2O 가스는 50∼2000sccm을 플로우시키는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 2 항에 있어서, 상기 플라즈마 공정은 500∼10000W의 소오스파워를 사용해서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
5. 제 1 항에 있어서, 상기 캡핑막은 SiON막으로 형성하거나, 단차부에서의 심(seam) 발생이 방지되도록 단차피복성이 우수한 PE-TEOS 산화막 또는 HDP 산화막으 로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.

Images