KR100713981B1 - 메모리 셀의 정보 독출 방법 - Google Patents

메모리 셀의 정보 독출 방법 Download PDF

Info

Publication number
KR100713981B1
KR100713981B1 KR1020000059507A KR20000059507A KR100713981B1 KR 100713981 B1 KR100713981 B1 KR 100713981B1 KR 1020000059507 A KR1020000059507 A KR 1020000059507A KR 20000059507 A KR20000059507 A KR 20000059507A KR 100713981 B1 KR100713981 B1 KR 100713981B1
Authority
KR
South Korea
Prior art keywords
voltage
drain
memory cell
information
control gate
Prior art date
Application number
KR1020000059507A
Other languages
English (en)
Other versions
KR20020028484A (ko
Inventor
김기석
김봉길
최승욱
김기준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000059507A priority Critical patent/KR100713981B1/ko
Publication of KR20020028484A publication Critical patent/KR20020028484A/ko
Application granted granted Critical
Publication of KR100713981B1 publication Critical patent/KR100713981B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플로팅 게이트, 콘트롤 게이트, 소오스 및 드레인으로 이루어진 플래쉬 메모리 셀의 소오스에 캐패시터가 접속되어 2 비트의 정보가 저장될 수 있도록 구성된 메모리 셀의 정보 독출 방법에 관한 것으로, 드레인에 전원전압보다 낮은 전압을 인가하고, 소오스 및 기판은 접지시킨 상태에서 콘트롤 게이트에 제 1 전압을 인가하는 제 1 단계와, 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 2 단계와, 드레인 전압의 변화가 없는 경우 콘트롤 게이트에 제 2 전압을 인가하는 제 3 단계와, 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 4 단계를 포함하여 이루어진다.
메모리 셀, 캐패시터, 문턱전압, 드레인 전압, 독출

Description

메모리 셀의 정보 독출 방법 {Method for reading out data of a memory cell}
도 1은 본 발명이 적용되는 강유전체 메모리 셀의 구조도.
도 2는 본 발명에 따른 메모리 셀의 정보 독출 방법을 설명하기 위한 흐름도.
도 3a 내지 도 3d는 본 발명에 따른 독출 방법을 설명하기 위한 메모리 셀의 회로도.
본 발명은 메모리 셀의 정보 독출 방법에 관한 것으로, 특히, 2 비트(Bit)의 정보가 저장될 수 있도록 구성된 강유전체 메모리 셀의 정보 독출 방법에 관한 것이다.
일반적으로 반도체 메모리 소자의 집적도가 증가됨에 따라 칩(Chip)에서 단위 메모리 셀이 차지하는 면적은 더욱 감소된다. 따라서 초고집적 메모리 소자의 설계에 있어 메모리 셀의 크기 감소는 이제 그 한계점에 이르고 있는데, 이에 따라 여러 상태 즉, 다 비트의 정보를 저장할 수 있는 메모리 셀의 개발이 요구된다.
이러한 요구에 의해 최근에는 도 1에 도시된 바와 같이 2 비트의 정보를 저장할 수 있는 메모리 셀이 개발되었다. 2 비트의 정보를 저장할 수 있는 메모리 셀은 플로팅 게이트, 콘트롤 게이트, 소오스 및 드레인으로 이루어진 일반적인 플래쉬 이이피롬(EEPROM) 셀의 소오스에 강유전체(Ferro Dielectric)를 사용한 캐패시터(Capacitor)가 접속된다. 그리고 플로팅 게이트의 대전 상태와 캐패시터의 충전 여부에 따라 단위 셀당 2 비트의 정보가 저장된다. 즉, 상기 메모리 셀은 플로팅 게이트가 음전하(
Figure 112000021212608-pat00001
)로 대전(Charge)되거나 캐패시터가 충전됨에 따라 프로그램되며, 플로팅 게이트에 양전하(
Figure 112000021212608-pat00002
)가 대전되거나 캐패시터가 방전됨에 따라 소거된다. 따라서 상기 메모리 셀에는 하기의 표 1과 같이 네가지의 정보가 저장될 수 있다.
플로팅 게이트의 대전 상태 캐패시터 정 보
음전하(
Figure 112000021212608-pat00003
)		 충전 0 0 0
방전 1 0 1
양전하(
Figure 112000021212608-pat00004
)		 충전 0 1 0
방전 1 1 1

상기와 같이 구성된 메모리 셀에는 상기 표 1과 같이 2 비트의 정보 즉, 4가지의 정보가 저장될 수 있다. 그러므로 상기 메모리 셀을 이용하면 초고집적 메모리 소자의 설계가 가능해지는데, 현재 상기 메모리 셀에 저장된 정보를 효과적으로 독출할 수 있는 방법이 명확하게 제시되고 있지 않은 실정이다.
따라서 본 발명은 메모리 셀의 콘트롤 게이트에 문턱전압보다 낮은 전압을 인가하거나 문턱전압보다 높은 전압을 인가하고, 드레인에는 전원전압의 1/2 전압, 소오스 및 기판에는 접지전압을 인가한 상태에서 드레인 전압의 변화를 감지하여 저장된 정보의 상태를 판별하는 메모리 셀의 정보 독출 방법을 제공한다.
본 발명은 플로팅 게이트, 콘트롤 게이트, 소오스 및 드레인으로 이루어진 플래쉬 메모리 셀의 소오스에 캐패시터가 접속되어 2 비트의 정보가 저장될 수 있도록 구성된 메모리 셀의 정보 독출 방법에 관한 것으로, 드레인에 전원전압보다 낮은 전압을 인가하고, 소오스 및 기판은 접지시킨 상태에서 콘트롤 게이트에 제 1 전압을 인가하는 제 1 단계와, 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 2 단계와, 드레인 전압의 변화가 없는 경우 콘트롤 게이트에 제 2 전압을 인가하는 제 3 단계와, 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 4 단계를 포함하여 이루어진다.
상기 제 1 전압은 메모리 셀의 문턱전압보다 낮은 전압이며, 상기 제 2 전압은 메모리 셀의 문턱전압보다 높은 전압이다.
또한, 상기 제 2 단계에서 드레인 전압이 감소된 경우 정보[1 1]이 독출되 며, 드레인 전압이 증가된 경우 정보[1 0]이 독출되고, 상기 제 4 단계에서 드레인 전압이 감소된 경우 정보[0 1]이 독출되며, 드레인 전압이 증가된 경우 정보[0 0]이 독출된다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명은 도 1에 도시된 바와 같이 2 비트의 정보 저장이 가능한 메모리 셀에 저장된 정보를 효과적으로 독출하기 위한 방법을 제시한다. 이를 위해 본 발명은 메모리 셀의 드레인에 전원전압(Vcc)의 1/2 전압(Vcc/2)을 인가하고, 소오스 및 기판은 접지시킨 상태에서 도 2에 도시된 바와 같이 먼저, 메모리 셀의 콘트롤 게이트에 문턱전압(Vth)보다 낮은 제 1 전압, 예를들어 메모리 셀의 문턱전압(Vth)이 5V인 경우 4V를 인가한다(단계 10).
그리고 상기와 같이 바이어스 전압이 인가된 상태에서 메모리 셀의 드레인 즉, 비트라인의 전압 변화량을 검출한다(단계 20).
이때, 상기 플로팅 게이트가 도 3a 및 도 3b와 같이 양전하(
Figure 112006093619873-pat00005
)로 대전된 상태이면 상기 메모리 셀의 문턱전압이 낮게 유지되기 때문에 전류의 흐름이 발생되는데, 이 경우 상기 도 3a와 같이 캐패시터가 충전되지 않은 상태이면 드레인 전압의 감소(-△VD)가 발생되고, 도 3b와 같이 상기 캐패시터가 충전된 경우이면 드레인 전압의 증가(+△VD)가 발생된다. 이는 캐패시터의 충전 또는 방전에 따른 드레인 전압의 변화를 의미하는데, 드레인 전압이 감소되면 정보[1 1]이 독출되고(단계 30), 드레인 전압이 증가되면 정보[1 0]이 독출된다(단계 40).
한편, 상기 단계 20에서 상기 플로팅 게이트가 음전하(
Figure 112000021212608-pat00006
)로 대전된 상태이면 상기 메모리 셀의 문턱전압이 높게 유지되기 때문에 전류의 흐름이 발생되지 않고, 따라서 드레인 전압의 변화가 발생되지 않는다(△VD=0V). 따라서 드레인 전압의 변화가 없는 경우 상기 콘트롤 게이트에 상기 메모리 셀의 문턱전압(Vth)보다 높은 제 2 전압, 예를들어 메모리 셀의 문턱전압(Vth)이 5V인 경우 6V를 인가한다(단계 50).
그리고 상기 콘트롤 게이트에 제 2 전압이 인가된 상태에서 드레인의 전압 변화량을 검출한다(단계 60).
이때, 상기 플로팅 게이트가 도 3c 및 도 3d와 같이 음전하(
Figure 112000021212608-pat00007
)로 대전된 상태에서 콘트롤 게이트에 문턱전압(Vth)보다 높은 전압이 인가되기 때문에 상기 메모리 셀을 통한 전류의 흐름이 발생되는데, 이 경우 상기 도 3c와 같이 캐패시터가 충전되지 않은 상태이면 드레인 전압의 감소(-△VD)가 발생되고, 도 3d와 같이 상기 캐패시터가 충전된 경우이면 드레인 전압의 증가(+△VD)가 발생된다. 이는 캐패시터의 충전 또는 방전에 따른 드레인 전압의 변화를 의미하는데, 드레인 전압이 감소되면 정보[0 1]이 독출되고(단계 70), 드레인 전압이 증가되면 정보[0 0]이 독출된다(단계 80).
이러한 드레인 전압의 검출에 따른 정보의 독출은 센스 앰프(Sense Amp.)에 의해 이루어지는데, 본 발명에서는 콘트롤 게이트에 제 1 전압이 인가될 때 정보를 독출할 수 있는 센스 앰프와, 제 2 전압이 인가될 때 정보를 독출할 수 있는 센스 앰프의 사용이 요구된다.
또한, 드레인 전압 즉, 비트라인 전압의 변화량(△VD)은 비트라인과 캐패시터의 정전용량 비를 이용하여 조절할 수 있다.
상술한 바와 같이 본 발명은 메모리 셀의 콘트롤 게이트에 문턱전압보다 낮은 전압을 인가하거나 문턱전압보다 높은 전압을 인가하고, 드레인에는 전원전압의 1/2 전압, 소오스 및 기판에는 접지전압을 인가한 상태에서 드레인 전압의 변화를 감지하여 저장된 정보의 상태를 판별한다. 따라서 2 비트의 정보 저장이 가능한 메모리 셀을 이용한 고집적 소자의 사용이 가능해진다.

Claims (5)

  1. 플로팅 게이트, 콘트롤 게이트, 소오스 및 드레인으로 이루어진 플래쉬 메모리 셀의 소오스에 캐패시터가 접속되어 2 비트의 정보가 저장될 수 있도록 구성된 메모리 셀의 정보 독출 방법에 있어서,
    상기 드레인에 전원전압보다 낮은 전압을 인가하고, 상기 소오스 및 기판은 접지시킨 상태에서 상기 콘트롤 게이트에 제 1 전압을 인가하는 제 1 단계와,
    상기 제 1 단계로부터 상기 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 2 단계와,
    상기 제 2 단계로부터 드레인 전압의 변화가 없는 경우 상기 콘트롤 게이트에 제 2 전압을 인가하는 제 3 단계와,
    상기 제 3 단계로부터 상기 드레인의 전압 변화량을 검출하여 전압의 변화량에 따라 정보가 독출되도록 하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 셀의 정보 독출 방법.
  2. 제 1 항에 있어서,
    상기 드레인에는 전원전압의 1/2 전압이 인가되는 것을 특징으로 하는 메모리 셀의 정보 독출 방법.
  3. 제 1 항에 있어서,
    상기 제 1 전압은 상기 메모리 셀의 문턱전압보다 낮은 전압이며, 상기 제 2 전압은 상기 메모리 셀의 문턱전압보다 높은 전압인 것을 특징으로 하는 메모리 셀의 정보 독출 방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계에서 상기 드레인 전압이 감소된 경우 정보[1 1]이 독출되며, 드레인 전압이 증가된 경우 정보[1 0]이 독출되는 것을 특징으로 하는 메모리 셀의 정보 독출 방법.
  5. 제 1 항에 있어서,
    상기 제 4 단계에서 상기 드레인 전압이 감소된 경우 정보[0 1]이 독출되며, 드레인 전압이 증가된 경우 정보[0 0]이 독출되는 것을 특징으로 하는 메모리 셀의 정보 독출 방법.
KR1020000059507A 2000-10-10 2000-10-10 메모리 셀의 정보 독출 방법 KR100713981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000059507A KR100713981B1 (ko) 2000-10-10 2000-10-10 메모리 셀의 정보 독출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000059507A KR100713981B1 (ko) 2000-10-10 2000-10-10 메모리 셀의 정보 독출 방법

Publications (2)

Publication Number Publication Date
KR20020028484A KR20020028484A (ko) 2002-04-17
KR100713981B1 true KR100713981B1 (ko) 2007-05-03

Family

ID=19692749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059507A KR100713981B1 (ko) 2000-10-10 2000-10-10 메모리 셀의 정보 독출 방법

Country Status (1)

Country Link
KR (1) KR100713981B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920020491A (ko) * 1991-04-02 1992-11-21 오가 노리오 반도체기억장치의 독출회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920020491A (ko) * 1991-04-02 1992-11-21 오가 노리오 반도체기억장치의 독출회로

Also Published As

Publication number Publication date
KR20020028484A (ko) 2002-04-17

Similar Documents

Publication Publication Date Title
US7633809B2 (en) Semiconductor device
US6954377B2 (en) Non-volatile differential dynamic random access memory
US7224609B2 (en) Apparatus and method of driving non-volatile DRAM
US8325542B2 (en) Complementary reference method for high reliability trap-type non-volatile memory
US7773419B2 (en) NOR flash memory device with a serial sensing operation and method of sensing data bits in a NOR flash memory device
US20060193174A1 (en) Non-volatile and static random access memory cells sharing the same bitlines
KR100597060B1 (ko) 비휘발성 반도체 기억 장치 및 데이터 판독 방법
US7352623B2 (en) NOR flash memory device with multi level cell and read method thereof
KR20150030219A (ko) 감소된 레이아웃 면적 및 파워 소비를 가진 비휘발성 메모리를 위한 콤팩트한 고속 감지 증폭기
US6965524B2 (en) Non-volatile static random access memory
JP3688232B2 (ja) 強誘電体記憶装置
JP4336973B2 (ja) 不揮発性ｄｒａｍ及びその駆動方法
JP4568365B2 (ja) 不揮発性メモリの代替の感知技術
US7054201B2 (en) Driving circuit for non-volatile DRAM
KR100713981B1 (ko) 메모리 셀의 정보 독출 방법
US7751251B2 (en) Current sensing scheme for non-volatile memory
WO1991005407A1 (en) Dual mode high voltage coupler
US20040052112A1 (en) Method for controlling a non-volatile dynamic random access memory
JP2005259296A (ja) 強誘電体メモリ装置及び電子機器
WO2005109438A2 (en) Non-volatile memory dynamic operations
KR20060001876A (ko) 비휘발성 디램
JPS58161198A (ja) 半導体メモリ
EP1437742A1 (en) Method for controlling a non-volatile dynamic random access memory
KR910004187B1 (ko) 1개의 비트선과 1개의 워드선을 사용한 3개의 트랜지스터로 구성된 기억소자
JP5212375B2 (ja) 半導体記憶装置及びデータ判別方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee