KR100713901B1 - Method for fabricating capacitor in semiconductor device - Google Patents

Method for fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR100713901B1
KR100713901B1 KR1020010036992A KR20010036992A KR100713901B1 KR 100713901 B1 KR100713901 B1 KR 100713901B1 KR 1020010036992 A KR1020010036992 A KR 1020010036992A KR 20010036992 A KR20010036992 A KR 20010036992A KR 100713901 B1 KR100713901 B1 KR 100713901B1
Authority
KR
South Korea
Prior art keywords
capacitor
insulating film
forming
semiconductor device
plasma
Prior art date
Application number
KR1020010036992A
Other languages
Korean (ko)
Other versions
KR20030000838A (en
Inventor
이광표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036992A priority Critical patent/KR100713901B1/en
Publication of KR20030000838A publication Critical patent/KR20030000838A/en
Application granted granted Critical
Publication of KR100713901B1 publication Critical patent/KR100713901B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 반도체 기판상에 캐패시터 하부전극을 형성하는 단계; 상기 캐패시터 하부전극상에 화학기상증착 질화막 및 열산화막으로 캐패시터절연막을 형성하는 단계; 상기 캐패시터 절연막에 원격플라즈마 인처리(REMOTE PLASMA PHOSPHOROUS TREATMENT)를 진행하여 인을 도핑하는 단계; 및 상기 캐패시터 절연막상에 캐패시터 상부전극을 형성하는 단계를 포함하는 것이며, 원격 플라즈마 인 처리(RPPT)로 캐패시터를 형성시켜 상부전극 자체에 충분한 도펀트 농도를 제공하며, 또한 절연막과 상부전극 계면에 높은 도펀트 농도를 유지시켜 주어 캐패시턴스 증가 및 도펀트 농도 부족으로 인한 공핍(DEPLETION) 문제를 해결할 수 있는 것이다, 또한, 본 발명에 있어서는 반도체 소자의 리프레쉬(REFRESH) 및 캐패시터의 신뢰성을 향상시킬 수 있는 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, comprising: forming a capacitor lower electrode on a semiconductor substrate; Forming a capacitor insulating film on the capacitor lower electrode using a chemical vapor deposition nitride film and a thermal oxide film; Doping phosphorus by performing a remote plasma phosphorus treatment on the capacitor insulating film (REMOTE PLASMA PHOSPHOROUS TREATMENT); And forming a capacitor upper electrode on the capacitor insulating film, and forming a capacitor by remote plasma phosphorus treatment (RPPT) to provide a sufficient dopant concentration on the upper electrode itself, and also to provide a high dopant on the insulating film and the upper electrode interface. By maintaining the concentration, it is possible to solve the problem of DEPLETION due to increased capacitance and insufficient dopant concentration. In addition, in the present invention, it is possible to improve the refresh (REFRESH) and the reliability of the capacitor of the semiconductor device.

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}

도 1 내지 5는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정별 단면도.1 to 5 are cross-sectional views for each process for explaining a method for manufacturing a capacitor of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10:캐패시터 하부전극 20,20a:캐패시터 절연막10: capacitor lower electrode 20, 20a: capacitor insulating film

30,30a:개패시터 상부전극30,30a: upper capacitor electrode

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 보다 상세하게는 캐패시턴스 증가 및 도펀트 농도 부족에 따른 디플리션(DEPLETION) 문제를 해결할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device capable of solving the problem of DEPLETION due to increased capacitance and insufficient dopant concentration.

일반적으로 메모리 소자는 스위칭 소자인 트랜지스터와 정보를 저장할 수 있는 캐패시터로 이루어져 있는데, 이러한 캐패시터는 하부전극-절연막-상부전극의 구조로 되어 있다.In general, a memory device includes a transistor, which is a switching device, and a capacitor capable of storing information, and the capacitor has a structure of a lower electrode, an insulating film, and an upper electrode.

종래 기술에 따른 반도체 소자의 캐패시터 제조 방법은, 도면에는 도시하지 않았지만, 불순물로 도핑된 폴리실리콘을 사용하여 하부 전극을 형성한다. 이때, 상기 하부전극은 실리콘 기판과 직접 연결되거나 콘택플러그로 연결되도록 한다.Although not shown in the drawings, the method of manufacturing a capacitor of a semiconductor device according to the prior art forms a lower electrode using polysilicon doped with impurities. In this case, the lower electrode may be directly connected to the silicon substrate or connected by a contact plug.

이어서, 상기 하부전극상에 NO(NITRIDE-OXIDE)막으로 절연막을 형성한 후, 상기 절연막상에 불순물이 도핑된 폴리실리콘을 사용하여 상부전극을 형성하여 캐패시터를 완성한다.Subsequently, an insulating film is formed on the lower electrode with a NO (NITRIDE-OXIDE) film, and then an upper electrode is formed using polysilicon doped with impurities on the insulating film to complete a capacitor.

그러나, 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법에 있어서는 다음과 같은 문제점이 있다.However, there is the following problem in the method of manufacturing a capacitor of a semiconductor device according to the prior art.

현재 반도체 소자의 고집적화로 인한 캐패시터 면적의 축소 지향에 따라 종래 기술로는 고집적 반도체 소자에서 요구되는 커패시터의 용량(캐패시턴스)을 맞추지 못하는 문제점과 아울러 반도체 소자의 신뢰성 문제가 대두되었다. 즉, 캐패시터 전극의 면적 확대를 위한 다양한 형태 변경으로 폴리실리콘상의 인 부족에 따른 공핍(DEPLETION) 현상이 발생한다는 문제점이 있다.As a result of the reduction of the capacitor area due to the high integration of semiconductor devices, the conventional technology has not only failed to meet the capacitance (capacitance) of the capacitor required in the highly integrated semiconductor device, but also the reliability problem of the semiconductor device. That is, there is a problem in that a depletion phenomenon occurs due to a lack of phosphorus on polysilicon due to various shape changes for expanding the area of the capacitor electrode.

또한, 종래 기술에 있어서는 상부전극의 도펀트 농도를 증가시켜 캐패시터의 특성을 향상시키는 데에도 한계를 나타내고 있다.In addition, in the prior art, there is a limit to improving the characteristics of the capacitor by increasing the dopant concentration of the upper electrode.

이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 원격 플라즈마 인 처리(RPPT:REMOTE PHOSPHOROUS TREATMENT)로 상부전극과 절연막 계면에 충분한 도펀트를 공급해 줌으로써 캐패시턴스 증가 및 공핍(DEPLETION) 문제를 해결할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 있다.Accordingly, the present invention has been made to solve the problems of the prior art, an object of the present invention is to increase the capacitance and depletion by supplying a sufficient dopant to the interface between the upper electrode and the insulating film by remote plasma phosphorus treatment (RPPT: REMOTE PHOSPHOROUS TREATMENT) It is to provide a method of manufacturing a capacitor of a semiconductor device that can solve the problem.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은, 반도체 기판상에 캐패시터 하부전극을 형성하는 단계; 상기 캐패시터 하부전극상에 화학기상증착 질화막 및 열산화막으로 캐패시터절연막을 형성하는 단계; 상기 캐패시터 절연막에 플라즈마 인처리(PLASMA PHOSPHOROUS TREATMENT)를 진행하여 인을 도핑하는 단계; 및 상기 캐패시터 절연막상에 캐패시터 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a capacitor lower electrode on a semiconductor substrate; Forming a capacitor insulating film on the capacitor lower electrode using a chemical vapor deposition nitride film and a thermal oxide film; Doping phosphorus by subjecting the capacitor insulating film to plasma phosphorus treatment (PLASMA PHOSPHOROUS TREATMENT); And forming a capacitor upper electrode on the capacitor insulating film.

이하, 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 5는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 공정별 단면도이다.1 to 5 are cross-sectional views for each process for explaining a method of manufacturing a capacitor of a semiconductor device according to the present invention.

본 발명에 따른 반도체 소자의 캐패시터 제조 방법은, 도 1에 도시된 바와 같이, 반도체 기판(미도시)의 일정 부분에 하부 스토리지 노드 전극, 즉 캐패시터 하부전극(10)을 형성한다. 이때, 상기 캐패시터 하부전극(10)은 인(PHOSPHOROUS)이 도핑된 폴리실리콘, 특히 반구형 폴리실리콘인 HSG(HEMI SPHERE GRAIN)으로 형성하고, 플라즈마 인(PLASMA PHOSPHOROUS) 처리를 하여 향상된 캐패시터 특성을 확보한다.In the method of manufacturing a capacitor of a semiconductor device according to the present invention, as shown in FIG. 1, a lower storage node electrode, that is, a capacitor lower electrode 10 is formed on a portion of a semiconductor substrate (not shown). In this case, the capacitor lower electrode 10 is formed of polysilicon doped with phosphorus (PHOSPHOROUS), in particular, hemispherical polysilicon HSG (HEMI SPHERE GRAIN), and the plasma phosphorus (PLASMA PHOSPHOROUS) treatment to ensure improved capacitor characteristics. .

그 다음, 도 2에 도시된 바와 같이, 상기 캐패시터 하부전극(10) 상면에 캐패시터 절연막(20)을 형성한다. 이때, 상기 캐패시터 절연막(20)은 화학기상증착 질화막(CVD NITRIDE) 및 열산화막을 사용하여 형성한다. Next, as shown in FIG. 2, a capacitor insulating film 20 is formed on the upper surface of the capacitor lower electrode 10. In this case, the capacitor insulating film 20 is formed using a chemical vapor deposition nitride film (CVD NITRIDE) and a thermal oxide film.                     

이어서, 도 3에 도시된 바와 같이, 상기 캐패시터 절연막(20) 상면에 플라즈마 인처리(PLASMA PHOSPHOROUS TREATMENT)를 진행하여 인(P)을 도핑한다. Subsequently, as illustrated in FIG. 3, plasma phosphorous treatment is performed on the upper surface of the capacitor insulating layer 20 to dope phosphorus (P).

이때, 상기 플라즈마 인처리는 상기 캐패시터 절연막(20) 상부에 도펀트인 인(P)을 고농도로 함유시키되, 캐패시터 절연막(20)에 플라즈마 손상(PLASMA DAMAGE)을 주지 않는 원격 플라즈마(REMOTE PLASMA)를 이용하는 원격 플라즈마 인처리(RPPT:REMOTE PLASMA PHOSPHOROUS TREATMENT)이다.In this case, the plasma phosphorus treatment contains a dopant phosphorus (P) at a high concentration on the capacitor insulating film 20, and uses a remote plasma (REMOTE PLASMA) that does not cause plasma damage to the capacitor insulating film 20. REMOTE PLASMA PHOSPHOROUS TREATMENT (RPPT).

또한, 상기 원격플라즈마 인처리(RPPT)는 약 400 내지 800℃ 온도와, 약 0.01 내지 4.00 Torr압력과, 약 50 내지 900W 플라즈마 조건으로 진행되는데, 이 공정에 사용되는 도펀트 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스를 운반가스로 하는 PH3 가스를 사용한다.In addition, the remote plasma phosphorus treatment (RPPT) is carried out at a temperature of about 400 to 800 ℃, about 0.01 to 4.00 Torr pressure, and about 50 to 900W plasma conditions, the dopant gas used in this process is argon (Ar), PH 3 gas is used as a carrier gas of helium (He) or nitrogen (N 2 ) gas.

이러한 원격플라즈마 인처리(RPPT)를 하게 되면 이후에는 상기 캐패시터 절연막(20)의 상부 표면에 도핑된 인(P)은 추가공정의 적용 없이 후속 캐패시터 상부전극 형성 공정시 또는 후속 열공정시 캐패시터 상부전극 내부로 확산된다.When the remote plasma phosphorus treatment (RPPT) is performed, phosphorus (P) doped on the upper surface of the capacitor insulating film 20 is then formed inside the capacitor upper electrode during the subsequent capacitor upper electrode formation process or the subsequent thermal process without applying an additional process. To spread.

그 다음, 도 4에 도시된 바와 같이, 상기 캐패시터 절연막(20) 상부에 인(P)이 도핑된 폴리실리콘을 사용하여 캐패시터 상부전극(30)을 형성한다. 이때, 상기 캐패시터 상부전극(30) 형성은 전 단계 공정인 캐패시터 절연막(20) 형성 공정 및 원격플라즈마 인처리 단계와 지체없이 연속적으로 진행한다.Next, as shown in FIG. 4, the capacitor upper electrode 30 is formed using polysilicon doped with phosphorus (P) on the capacitor insulating film 20. At this time, the formation of the capacitor upper electrode 30 proceeds continuously without delay with the process of forming the capacitor insulating film 20 and the remote plasma processing step.

한편, 상기 캐패시터 상부전극(30)을 형성하는 단계에 있어서는 전 단계에서 상기 캐패시터 절연막(20) 상부에 충분히 산적(PILE-UP)된 인(P)이 확산하여 상기 캐패시터 상부전극(30) 자체에 충분한 도핑농도를 유지하게 한다.On the other hand, in the step of forming the capacitor upper electrode 30, phosphorus (P) sufficiently dispersed in the upper portion of the capacitor insulating film 20 in the previous step is diffused to the capacitor upper electrode 30 itself Maintain sufficient doping concentration.

이어서, 도 5에 도시된 바와 같이, 상기 캐패시터 상부전극(30) 상면에 감광막 패턴(미도시)을 형성하고, 이를 마스크로 상기 캐패시터 상부전극(30) 및 캐패시터 절연막(20)을 선택적으로 식각하여 도면부호 30a 및 20a처럼 원하는 형태로 형성한다.Subsequently, as shown in FIG. 5, a photoresist pattern (not shown) is formed on the upper surface of the capacitor upper electrode 30, and the capacitor upper electrode 30 and the capacitor insulating film 20 are selectively etched using the mask. It is formed in the desired shape as shown by reference numerals 30a and 20a.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.

이상에서 살펴 본 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터 제조 방법에 있어서는 다음과 같은 효과가 있다.As described above, the capacitor manufacturing method of the semiconductor device according to the present invention has the following effects.

본 발명에 있어서는 원격 플라즈마 인 처리(RPPT)로 캐패시터를 형성시켜 상부전극 자체에 충분한 도펀트 농도를 제공하며, 또한 절연막과 상부전극 계면에 높은 도펀트 농도를 유지시켜 주어 캐패시턴스 증가 및 도펀트 농도 부족으로 인한 공핍(DEPLETION) 문제를 해결할 수 있다,In the present invention, a capacitor is formed by a remote plasma phosphorus treatment (RPPT) to provide a sufficient dopant concentration on the upper electrode itself, and also maintain a high dopant concentration on the insulating film and the upper electrode interface to increase the capacitance and depletion due to insufficient dopant concentration. (DEPLETION) can solve the problem,

또한, 본 발명에 있어서는 반도체 소자의 리프레쉬(REFRESH) 및 캐패시터의 신뢰성을 향상시킬 수 있다.In addition, in the present invention, the reliability of the refresh (REFRESH) and the capacitor of the semiconductor element can be improved.

Claims (5)

반도체 기판상에 캐패시터 하부전극을 형성하는 단계;Forming a capacitor lower electrode on the semiconductor substrate; 상기 캐패시터 하부전극상에 화학기상증착 질화막 및 열산화막으로 캐패시터절연막을 형성하는 단계;Forming a capacitor insulating film on the capacitor lower electrode using a chemical vapor deposition nitride film and a thermal oxide film; 상기 캐패시터 절연막에 플라즈마 인처리(PLASMA PHOSPHOROUS TREATMENT)를 진행하여 인을 도핑하는 단계; 및Doping phosphorus by subjecting the capacitor insulating film to plasma phosphorus treatment (PLASMA PHOSPHOROUS TREATMENT); And 상기 캐패시터 절연막상에 캐패시터 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And forming a capacitor upper electrode on the capacitor insulating film. 제 1항에 있어서,The method of claim 1, 상기 플라즈마 인처리는 상기 캐패시터 절연막 상부에 인(P)을 도펀트로 함유시키되, 상기 캐패시터 절연막에 플라즈마 손상을 주지 않는 원격 플라즈마를 이용하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The plasma phosphorus treatment is performed by using a remote plasma containing phosphorus (P) as a dopant on the capacitor insulating film, which does not damage the capacitor insulating film. 제 2항에 있어서, The method of claim 2, 상기 원격플라즈마 인처리는 400 내지 800℃ 온도와, 0.01 내지 4.00 Torr 압력과, 50 내지 900W 플라즈마로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The remote plasma phosphorus treatment is a method of manufacturing a capacitor of a semiconductor device, characterized in that the temperature is 400 to 800 ℃, 0.01 to 4.00 Torr pressure, 50 to 900W plasma. 제 2항에 있어서,The method of claim 2, 상기 원격플라즈마 인처리는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스를 운반가스로 하는 PH3 도펀트 가스를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The remote plasma phosphorous treatment is a method for manufacturing a capacitor of a semiconductor device, characterized in that for using a argon (Ar), helium (He) or nitrogen (N 2 ) gas as a carrier gas PH 3 dopant gas. 제 1항에 있어서,The method of claim 1, 상기 캐패시터 절연막 형성부터 플라즈마 인처리 및 상부전극 형성 단계는 지체없이 연속적으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the forming of the capacitor insulating film and the process of forming the plasma electrode and the upper electrode proceed continuously without delay.
KR1020010036992A 2001-06-27 2001-06-27 Method for fabricating capacitor in semiconductor device KR100713901B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036992A KR100713901B1 (en) 2001-06-27 2001-06-27 Method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036992A KR100713901B1 (en) 2001-06-27 2001-06-27 Method for fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20030000838A KR20030000838A (en) 2003-01-06
KR100713901B1 true KR100713901B1 (en) 2007-05-07

Family

ID=27711433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036992A KR100713901B1 (en) 2001-06-27 2001-06-27 Method for fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100713901B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518235B1 (en) * 2003-12-19 2005-10-04 주식회사 하이닉스반도체 Method for fabricating capacitor of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227174B1 (en) * 1996-02-21 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 Semiconductor memory device and fabricating method thereof
KR20010073221A (en) * 1999-08-27 2001-07-31 히가시 데쓰로 Method of heat treatment
KR100334960B1 (en) * 1998-12-26 2002-06-20 박종섭 Method for forming charge storage electrode of capacitor
KR100452637B1 (en) * 1997-12-31 2005-06-07 주식회사 하이닉스반도체 Capacitor Formation Method of Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227174B1 (en) * 1996-02-21 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 Semiconductor memory device and fabricating method thereof
KR100452637B1 (en) * 1997-12-31 2005-06-07 주식회사 하이닉스반도체 Capacitor Formation Method of Semiconductor Device
KR100334960B1 (en) * 1998-12-26 2002-06-20 박종섭 Method for forming charge storage electrode of capacitor
KR20010073221A (en) * 1999-08-27 2001-07-31 히가시 데쓰로 Method of heat treatment

Also Published As

Publication number Publication date
KR20030000838A (en) 2003-01-06

Similar Documents

Publication Publication Date Title
JPH08204145A (en) Method of manufacturing semiconductor device
US5872041A (en) Method for fabricating electrodes of a semiconductor capacitor
US6346445B1 (en) Method for fabricating semiconductor devices with dual gate oxides
KR20030054052A (en) Method of manufacturing capacitor for semiconductor memory device
KR100713901B1 (en) Method for fabricating capacitor in semiconductor device
KR100520600B1 (en) Method for fabricating capacitor of semiconductor device
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
US20040126964A1 (en) Method for fabricating capacitor in semiconductor device
KR19990088287A (en) Method of producing a semiconductor device
KR100315018B1 (en) Method for forming charge storage electrode of DRAM device
KR950011644B1 (en) Method of fabricating a storage node of a capacitor
KR940009632B1 (en) Manufacturing method of charge storage electrode with enlarged surface
KR100445069B1 (en) Method of manufacturing capacitor for semiconductor memory device
KR20020045550A (en) Capacitance dielectric film and method of manufacturing the same
US5753552A (en) Method for fabricating a storage electrode without polysilicon bridge and undercut
KR100346454B1 (en) Fabricating method for storage node of semiconductor device
KR100344250B1 (en) Method of fabricating capacitor
KR100598989B1 (en) Method for fabricating landing plug contact in semiconductor device
KR970000975B1 (en) Storage electrode manufacture method of capacitor
KR100406602B1 (en) Method of forming a storage node electrode in a capacitor
KR100398569B1 (en) Method for manufactruing capacitor in semiconductor device
KR20040043378A (en) Method of manufacturing semiconductor device
KR100361518B1 (en) Method of fabricating a capacitor in a semiconductor device
KR100499406B1 (en) method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee