KR100713693B1 - Printed circuit board mounting electronic components within using screen printing and mounting method thereof - Google Patents

Printed circuit board mounting electronic components within using screen printing and mounting method thereof Download PDF

Info

Publication number
KR100713693B1
KR100713693B1 KR1020050089183A KR20050089183A KR100713693B1 KR 100713693 B1 KR100713693 B1 KR 100713693B1 KR 1020050089183 A KR1020050089183 A KR 1020050089183A KR 20050089183 A KR20050089183 A KR 20050089183A KR 100713693 B1 KR100713693 B1 KR 100713693B1
Authority
KR
South Korea
Prior art keywords
photosensitive material
electronic component
circuit board
pattern
printed circuit
Prior art date
Application number
KR1020050089183A
Other languages
Korean (ko)
Other versions
KR20070034710A (en
Inventor
김기환
목지수
김준성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050089183A priority Critical patent/KR100713693B1/en
Publication of KR20070034710A publication Critical patent/KR20070034710A/en
Application granted granted Critical
Publication of KR100713693B1 publication Critical patent/KR100713693B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Abstract

캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계; 상기 감광재에 제1 회로 패턴을 형성하는 단계; 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계; 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계; 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동을 채우는 단계; 상기 감광재에 제2 회로 패턴을 형성하는 단계; 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 상기 캐리어 플레이트를 제거하는 단계를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법에 관한 것이다. 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시키는 효과가 있다. Coating a photosensitive material on a carrier plate; Forming a first circuit pattern on the photosensitive material; Forming a first circuit layer by printing and drying a conductive paste between the photosensitive members on which the first circuit pattern is formed; Stacking an insulating layer having a cavity and a via hole in which the electronic component is to be accommodated on the first circuit layer; Bonding the electronic component with an adhesive in the cavity; Coating the photosensitive material on the insulating layer and filling the cavity; Forming a second circuit pattern on the photosensitive material; Printing and drying a conductive paste between the photosensitive material on which the second circuit pattern is formed and in the via hole to form a second circuit layer and filling the via hole; And it relates to a method for manufacturing a printed circuit board containing an electronic component comprising the step of removing the carrier plate. After the electronic component is embedded, circuit pattern formation, via hole filling, and electronic component conduction are simultaneously performed in a single process, thereby minimizing the process, reducing process lead time, and reducing manufacturing cost.

인쇄회로기판, 스크린 프린팅, 전자부품, 내장, 도전성 페이스트 Printed Circuit Board, Screen Printing, Electronic Components, Interior, Conductive Paste

Description

스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판 및 그 제조방법{Printed circuit board mounting electronic components within using screen printing and mounting method thereof}Printed circuit board mounting electronic components within using screen printing and mounting method

도 1은 종래 와이어 본딩 방법에 의해 전자부품이 실장된 인쇄회로기판을 나타내는 도면.1 is a view showing a printed circuit board on which an electronic component is mounted by a conventional wire bonding method.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면.2A-2C illustrate a method of screen printing a conductive paste in accordance with one embodiment of the present invention.

도 3a 내지 도 5g는 본 발명의 바람직한 일 실시예에 따른 전자부품을 내장하는 인쇄회로기판의 제조방법을 나타낸 도면.3A to 5G illustrate a method of manufacturing a printed circuit board incorporating an electronic component according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

310 : 캐리어 플레이트310: carrier plate

320, 390 : 감광재320, 390: photosensitive material

340, 400 : 도전성 페이스트340, 400: conductive paste

350 : 절연재350: insulation material

360 : 공동(cavity)360 cavity

365 : 비아홀(via hole)365: via hole

380 : 전자부품380: Electronic component

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 도전성 페이스트(Conductive paste) 및 감광재를 스크린 프린팅(screen printing) 방식을 통해 프린팅함으로써 전자부품을 내장하는 인쇄회로기판 및 그 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a method for embedding an electronic component by printing a conductive paste and a photosensitive material through a screen printing method.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 반도체 칩, 집적회로(IC) 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 전자부품의 발달로 상기 인쇄회로기판을 중첩하여 만드는 다층 인쇄회로기판이 개발되고서, 다층 인쇄회로기판의 고밀도화를 위한 층간 도통 및 절연 설계에 관한 연구가 활발하게 진행되고 있다. 차세대 다기능성/소형 패키지를 위한 기술로서 반도체 소자 등의 부품을 내장한 고밀도 인쇄회로기판의 개발이 주목을 받고 있다.In general, a printed circuit board is wired to one side or both sides of a board made of various thermosetting synthetic resins, and then a semiconductor chip, an integrated circuit (IC) or an electronic component is placed and fixed on the board, and the electrical wiring is implemented as an insulator. It is coated. With the development of electronic components, multi-layer printed circuit boards having overlapped printed circuit boards have been developed, and studies on interlayer conduction and insulation design for increasing the density of multi-layer printed circuit boards have been actively conducted. As a technology for the next-generation multifunctional / small package, the development of high density printed circuit boards incorporating components such as semiconductor devices is drawing attention.

고밀도의 회로 형성 기술이 적용된 기판을 HDI(High Density Interconnection) 기판이라 하며, HDI 기판의 성능은 층간 도통 및 절연 설계의 자유도에서 극대화된다. 이는 HDI 기판의 품질 특성, 고집적, 전기적 성능 향상과 직접적인 관계가 있다. A substrate with high density circuit forming technology is called a high density interconnection (HDI) substrate, and the performance of the HDI substrate is maximized in the degree of freedom of interlayer conduction and insulation design. This is directly related to the quality characteristics, high integration, and improved electrical performance of HDI substrates.

고밀도를 위해 인쇄회로기판 상에 집적회로 칩 또는 저항, 커패시터, 인덕터 등의 수동소자 칩(passive chip) 등의 전자부품을 실장하는 기술이 많이 존재한다. 이러한 실장 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다. There are many technologies for mounting an electronic component such as an integrated circuit chip or a passive chip such as a resistor, a capacitor, and an inductor on a printed circuit board for high density. Such mounting techniques include wire bonding and flip chips.

도 1은 종래 와이어 본딩 방법에 의해 전자부품이 실장된 인쇄회로기판을 나타내는 도면이다. 도 1을 참조하면, 전자부품이 실장된 인쇄회로기판은 내층회로 등이 형성된 기판(substrate)(100), 전자부품(110), 와이어(120) 및 몰딩재(130)로 구성된다. 1 is a view showing a printed circuit board on which an electronic component is mounted by a conventional wire bonding method. Referring to FIG. 1, a printed circuit board on which an electronic component is mounted includes a substrate 100, an electronic component 110, a wire 120, and a molding member 130 on which an inner layer circuit and the like are formed.

즉, 와이어 본딩은 기판(100)에 설계회로가 인쇄된 집적회로 칩 또는 수동소자 칩 등의 전자부품(110)을 접착제를 이용하여 기판(100) 상에 본딩시키고, 기판(100)의 리드 프레임과 전자부품(110)의 금속 단자(즉, 패드(pad)) 간에 정보 송수신을 위해 금속 와이어(wire)(120)로 접속시킨다. 그리고 전자부품(110) 및 와이어(120)를 열경화성 수지 또는 열가소성 수지 등의 몰딩재(130)으로 몰딩(molding)시킨다. That is, the wire bonding bonds the electronic component 110 such as an integrated circuit chip or a passive element chip on which the design circuit is printed on the substrate 100 on the substrate 100 using an adhesive, and leads the lead frame of the substrate 100. And the metal terminal (ie, pad) of the electronic component 110 are connected with a metal wire 120 to transmit and receive information. The electronic component 110 and the wire 120 are molded with a molding material 130 such as a thermosetting resin or a thermoplastic resin.

도 1에 도시된 와이어 본딩 이외의 방법으로 플립 칩(Filp chip)은 집적회로 칩 상에 금, 솔더(solder) 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프(bump))를 형성하고, 기존의 와이어 본딩 방식과는 반대로, 범프가 형성된 집적회로 칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장한다. In addition to the wire bonding shown in FIG. 1, a flip chip is a material such as gold, solder, or other metal on an integrated circuit chip, and has an external connection terminal having a size of several tens of micrometers to several hundreds of micrometers. A bump is formed and, in contrast to the conventional wire bonding method, the bump is formed to flip the integrated circuit chip so that the surface faces the substrate direction.

상술한 와이어 본딩 또는 플립 칩에 의한 실장 방법은 집적회로 칩 또는 수 동소자 칩 등의 전자부품을 인쇄회로기판 표면에 실장하는 것으로, 실장 후 전체 두께에 있어서 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없었다. 그리고 전자부품과 인쇄회로기판 사이에 접속 단자(즉, 와이어, 패드 및 범프)를 이용하여 전기적 접속을 이루는 바 상기 접속 단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동되는 등 신뢰성의 문제점이 있었다.The above-described method of mounting by wire bonding or flip chip is to mount an electronic component such as an integrated circuit chip or a passive element chip on the surface of a printed circuit board. Could not be smaller. In addition, the electrical connection is made between the electronic component and the printed circuit board by using connection terminals (ie, wires, pads, and bumps), and reliability problems such as disconnection or malfunction due to cutting or corrosion of the connection terminals are caused. there was.

따라서, 집적회로 칩 등의 전자부품을 인쇄회로기판의 표면 상 즉, 외부가 아닌 인쇄회로기판 내부에 전자부품을 실장하고 빌드업(Buildup) 층을 형성시켜 전기적 접속을 형성한다. 이를 통해 소형화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에서 부품 연결에서 오는 신뢰성의 문제점을 개선하고자 한다.Therefore, an electronic component such as an integrated circuit chip is mounted on the surface of the printed circuit board, that is, inside the printed circuit board rather than the outside, and a buildup layer is formed to form an electrical connection. Through this, miniaturization is pursued, minimization of wiring distance at high frequency (over 100MHz), and improvement of reliability problems resulting from wire bonding or component connection in flip chip.

또한, 전자부품을 내장한 인쇄회로기판의 내층회로 또는 외층회로를 형성함에 있어서 종래 기술은 다음과 같다. 다층 인쇄회로기판을 제조하는 공정 중에서, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브(additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi-additive) 방식 등이 있다.In addition, the prior art in forming an inner layer circuit or an outer layer circuit of a printed circuit board incorporating electronic components is as follows. In the process of manufacturing a multilayer printed circuit board, a method of forming a circuit (that is, an inner layer circuit or an outer layer circuit) for forming electrical wiring in each layer may be an additive method, a subtractive method, or Semi-additive and so on.

애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.The additive method is a circuit formation method of a printed circuit board which forms a conductive pattern by plating a conductive material on an insulating substrate by a method of selectively depositing the conductive material through electroless plating or electrolytic plating or the like. Depending on the presence or absence of a seed layer for electrolytic copper plating, it is divided into a full-additive method and a semi-additive method.

서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다. The subtractive method is a circuit forming method of a printed circuit board which forms a conductor pattern by selectively removing unnecessary portions other than the conductor on an insulating substrate coated with metal by etching or the like. In general, a tent and etch method is also referred to as the photoresist is formed by tenting and etching the portion and the hole in which the conductor pattern is to be formed.

상술한 고밀도 인쇄회로기판을 제조하기 위한 회로 형성 방법은 절연재 위에 감광성의 감광재료를 적층하고, 노광, 현상 공정을 거친 후 추후에 다시 감광재료를 박리하여 회로의 형성을 완성한다. 즉, 감광재료인 드라이 필름의 박리가 필요한 습식 공정(wet process)으로, 최근 고주파수(high frequency) 제품에서 요구되는 패키지 기판의 인쇄회로기판에서의 패턴 형성에 있어서 미세한 패턴 형성에 한계가 있다. In the above-described circuit forming method for manufacturing a high density printed circuit board, a photosensitive photosensitive material is laminated on an insulating material, and after exposure and development, the photosensitive material is peeled again to complete the formation of a circuit. That is, a wet process requiring peeling of the dry film, which is a photosensitive material, has a limitation in forming a fine pattern in forming a pattern on a printed circuit board of a package substrate which is recently required for high frequency products.

또한, 드라이 필름은 추후 박리가 되어야 하기 때문에 일정 수준 이상의 두께(약 25㎛)를 가져야 하고, 동 도금으로 형성되는 도체 패턴 즉, 외층회로의 밀착력 확보가 용이하지 않았다. 그리고 동 도금 방식으로 인해 최근 대두되고 있는 환경 오염에 주범이 되고 있으며, 회로 형성까지 공정 수가 많아 공정의 리드 타임이 길고 제조 비용이 많이 드는 단점이 있다.In addition, the dry film has to have a thickness (about 25 μm) or more, because it must be peeled later, and it is not easy to secure the adhesion of the conductor pattern formed by copper plating, that is, the outer layer circuit. In addition, copper plating has become a major culprit for the recent environmental pollution, and the number of processes until circuit formation has a disadvantage in that the lead time of the process is long and manufacturing costs are high.

또한, 습식 공정에 의해 이미 인쇄회로기판 상에 전자부품이 실장된 경우에 전자부품이 외부 응력을 상당 부분 받게 되는 문제점이 있었다. In addition, when the electronic component is already mounted on the printed circuit board by the wet process, there is a problem in that the electronic component receives a large portion of external stress.

따라서, 상술한 문제점들을 해결하기 위해 본 발명의 목적은 전자부품이 내장된 인쇄회로기판에서 회로를 형성하는 공정을 습식 공정(wet process)에서 건식 공정(dry process)로 변환하여 전자부품이 받을 수 있는 외부 응력을 최소화할 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Accordingly, in order to solve the above problems, an object of the present invention is to convert a process of forming a circuit from a printed circuit board having an electronic component into a dry process from a wet process to a dry process. The present invention provides a printed circuit board and a method of manufacturing the same in which an electronic component is embedded to minimize external stress.

본 발명의 다른 목적은 전자부품이 내장되어 있는 코어층의 제작이 용이하여 다용도로 활용될 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a printed circuit board having an electronic component embedded therein and a method of manufacturing the same, which can be easily used for making a core layer having an electronic component embedded therein.

본 발명의 또 다른 목적은 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시킬 수 있는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.It is another object of the present invention to minimize the process by simultaneously forming the circuit pattern, via hole filling, and conduction of the electronic component after the electronic component is embedded, and to reduce the process lead time and reduce the manufacturing cost. The present invention provides a printed circuit board having a built-in electronic component and a method of manufacturing the same.

본 발명의 또 다른 목적은 전자부품의 위아래 주변에 홀을 형성할 수 있어 제품의 경박단소화가 가능한 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다. It is still another object of the present invention to provide a printed circuit board having an electronic component embedded therein which can form holes in the upper and lower periphery of the electronic component, thereby enabling light and small reduction of the product.

본 발명의 또 다른 목적은 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용함으로써 환경 친화적인 공법을 사용하는 전자부품이 내장된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a printed circuit board in which an electronic component using an environmentally friendly method is used by using a dry process using a paste rather than a plating method, and a method of manufacturing the same.

본 발명의 또 다른 목적은 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a printed circuit board having a fine pattern and a method of manufacturing the same, which can solve the surface flatness problem of the via hole by filling the via hole using a conductive paste.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다. Other objects of the present invention will be readily understood through the following description.

상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 전자부품이 내장된 인쇄회로기판을 제조하는 방법에 있어서, (a) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계; (b) 상기 감광재에 제1 회로 패턴을 형성하는 단계; (c) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; (d) 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계; (e) 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계; (f) 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동을 채우는 단계; (g) 상기 감광재에 제2 회로 패턴을 형성하는 단계; (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 (i) 상기 캐리어 플레이트를 제거하는 단계를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법이 제공될 수 있다.In order to achieve the above object, according to an aspect of the present invention, a method for manufacturing a printed circuit board with electronic components, comprising: (a) coating a photosensitive material on a carrier plate; (b) forming a first circuit pattern on the photosensitive material; (c) forming a first circuit layer by printing and drying a conductive paste between the photosensitive members on which the first circuit pattern is formed; (d) stacking an insulating layer having a cavity and a via hole in which the electronic component is to be accommodated, formed on the first circuit layer; (e) bonding the electronic component with an adhesive in the cavity; (f) coating said photosensitive material on said insulating layer and filling said cavity; (g) forming a second circuit pattern on the photosensitive material; (h) printing and drying a conductive paste between the photosensitive material on which the second circuit pattern is formed and in the via hole to form a second circuit layer and filling the via hole; And (i) removing the carrier plate, a method of manufacturing a printed circuit board incorporating an electronic component may be provided.

바람직하게는, 상기 (b) 단계는 상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함하고, 상기 (g) 단계는 상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함할 수 있다. Preferably, the step (b) comprises the steps of laminating a mask corresponding to the first circuit layer on the photosensitive material; Irradiating a predetermined amount of light; And removing and developing the mask, wherein (g) comprises: laminating a mask corresponding to the second circuit layer on the photosensitive material; Irradiating a predetermined amount of light; And removing and developing the mask.

또한, 상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되, 상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사할 수 있다. In addition, the first to the second circuit pattern is formed of an insulating pattern and a conductor pattern, respectively, the insulating pattern is composed of the photosensitive material of the embossed form, the conductive pattern is filled with the conductive paste between the insulating pattern The thickness of the insulation pattern and the conductor pattern may be the same or similar.

또한, 상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅될 수 있고, 버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가질 수 있다. In addition, the conductive paste may be printed by screen printing, and the thickness of the conductive paste may be the same or similar to that of the photosensitive material on which the printed conductive paste forms the first or second circuit pattern by buffing. It can have

또한, 상기 감광재는 절연 특성을 가지는 것을 특징으로 하고, 상기 전자부품은 수동소자 칩(passive chip)일 수 있다. In addition, the photosensitive material may have an insulating property, and the electronic component may be a passive chip.

상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 전자부품이 내장된 인쇄회로기판에 있어서, 공동이 형성되고 상기 공동 내에 상기 전자부품이 수용되는 절연층; 상기 절연층의 양면 상에 감광재에 의해 형성된 절연 패턴 사이에 도전성 페이스트에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 제1 및 제2 회로층을 포함하되, 상기 공동은 상기 감광재에 의해 채워지는 것을 특징으로 하는 인쇄회로기판이 제공될 수 있다.In order to achieve the above object, according to another aspect of the present invention, a printed circuit board in which an electronic component is embedded, comprising: an insulating layer in which a cavity is formed and the electronic component is received in the cavity; Conductive patterns formed by conductive paste are formed between the insulating patterns formed by the photosensitive material on both surfaces of the insulating layer, and the thicknesses of the conductive patterns and the insulating patterns include the same or similar first and second circuit layers. The cavity may be provided with a printed circuit board which is filled by the photosensitive material.

바람직하게는, 상기 감광재는 절연 특성을 가지고, 상기 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함하되, 상기 비아홀은 상기 도전성 페이스트에 의해 충진될 수 있다. Preferably, the photosensitive material has an insulating property, and further includes a via hole for interlayer conduction between the first and second circuit layers, wherein the via hole may be filled by the conductive paste.

또한, 상기 도전성 페이스트는 상기 제1 및 제2 회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅될 수 있으며, 버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가질 수 있다. In addition, the conductive paste may be screen printed to form the first and second circuit layers and to fill the via holes, and the printed conductive paste may have the same or similar thickness as that of the photosensitive material by buffing. .

이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. The following merely illustrates the principles of the invention. Therefore, those skilled in the art, although not explicitly described or shown herein, can embody the principles of the present invention and invent various methods and apparatus using the same that are included in the concept and scope of the present invention. In addition, it is to be understood that all detailed descriptions, including the principles, aspects, and embodiments of the present invention, as well as listing specific embodiments, are intended to include structural and functional equivalents.

본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기 호에 불과하다. Other objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible, even if displayed on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Numerals (eg, first, second, etc.) used in the description of the present specification are merely identifiers for sequentially distinguishing identical or similar entities.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 도금을 이용하는 습식 공정(wet process) 대신에 도전성 페이스트를 이용하는 건식 공정(dry process)을 이용한다. 즉, 다층 인쇄회로기판에서 각 층에 형성되는 도체 패턴이 종래의 동 도금이 아니라 도전성 페이스트로 구성된다. 도전성 페이스트를 도체 패턴으로 이용함에 따라, 도체 패턴을 음각으로 형성하는 감광재는 절연 특성을 가지고 있다. 즉, 절연층을 제외하고 실제 전기 신호가 전달되는 회로층에 있어서 고해상도를 가지는 감광재를 이용하여 도체 패턴이 음각으로 형성되도록 미세 패턴을 형성한다. 그리고 도전성 페이스트를 음각으로 형성된 도체 패턴에 스크린 프린팅 방식으로 채움으로써 회로가 형성된다. In the present invention, a dry process using a conductive paste is used instead of a wet process using plating. That is, the conductor pattern formed in each layer in the multilayer printed circuit board is composed of a conductive paste instead of conventional copper plating. By using an electrically conductive paste as a conductor pattern, the photosensitive material which forms a conductor pattern in an intaglio has insulation characteristics. That is, in the circuit layer to which the actual electrical signal is transmitted except the insulating layer, a fine pattern is formed so that the conductor pattern is formed intaglio using a photosensitive material having a high resolution. The circuit is formed by filling the conductive pattern with the conductive pattern formed by engraving in a screen printing manner.

상술한 스크린 프린팅 방식에 의하면 회로 패턴의 두께를 낮추고, 회로를 형성하는 표면 상의 와이어(wire) 간에 높이 차가 줄어들게 된다. 이로 인해 표면 처리시 좀더 안정적인 솔더 레지스트 도포가 가능하여, 두께가 얇고도 균일한 코팅이 가능해지는 장점이 있다. 따라서, 본 발명에서는 이하 설명할 도 2a 내지 도 2c에 도시된 방식을 기초로 하여 인쇄회로기판을 제조하기로 한다. According to the screen printing method described above, the thickness of the circuit pattern is reduced, and the height difference between the wires on the surface forming the circuit is reduced. As a result, more stable solder resist coating is possible at the time of surface treatment, and there is an advantage in that a thin and uniform coating is possible. Therefore, in the present invention, a printed circuit board will be manufactured based on the scheme shown in FIGS. 2A to 2C to be described below.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면이다. 즉, 상술한 방 식의 원리를 나타낸 도면이다. 이를 위해 필요한 장비로는 프린터, 드라이어(dryer), 자외선 방사 장치, 버핑(buffing) 기계 등이 요구되며, 이는 일반적인 인쇄회로기판 제조공정시 사용되는 장비인 바 추가적인 비용 부담은 없다. 2A to 2C illustrate a method of screen printing a conductive paste according to an embodiment of the present invention. That is, the figure which shows the principle of the method mentioned above. The equipment required for this is a printer, a dryer, an ultraviolet radiation device, a buffing machine, etc., which are used in a general PCB manufacturing process, and there is no additional cost.

도 2a를 참조하면, 코어층이 형성되어 있고, 그 외부에 회로를 형성하기 위한 패턴이 형성된다. 상기 회로 패턴의 형성은 다음과 같다. 여기서, 회로 패턴이라 함은 전기 신호가 전달되는 도체 패턴과 전기 신호가 전달되지 않도록 하는 절연 패턴으로 구성된다. Referring to FIG. 2A, a core layer is formed, and a pattern for forming a circuit is formed outside thereof. Formation of the circuit pattern is as follows. Here, the circuit pattern is composed of a conductor pattern to which the electrical signal is transmitted and an insulating pattern to prevent the electrical signal from being transmitted.

일단 코어층에 절연층을 적층한다. 그리고 절연층 상에 절연 특성을 가지는 고해상도 감광재(202)를 도포 또는 적층한다. 고해상도로 함은 회로 패턴을 형성함에 있어서 미세 패턴(fine pattern)(예를 들어, 15/15 ㎛)의 구현이 가능함을 의미한다. 즉, 고해상도의 감광재(202)를 통해 미세 패턴을 가지는 회로 패턴을 형성할 수 있다.First, an insulating layer is laminated on the core layer. Then, a high resolution photosensitive material 202 having insulating properties is applied or laminated on the insulating layer. High resolution means that a fine pattern (for example, 15/15 μm) can be realized in forming a circuit pattern. That is, a circuit pattern having a fine pattern may be formed through the high resolution photosensitive material 202.

그리고 감광재(202)를 노광/현상 공정을 통하여 절연 패턴이 양각으로 형성되고, 도체 패턴(204)이 음각으로 형성되도록 한다. 즉, 감광재(202)가 남아있는 부분이 절연 패턴이 되며, 추후 도전성 페이스트가 스크린 프린팅을 통해 코팅되는 부분(204)이 도체 패턴이 된다. In addition, the photosensitive material 202 is formed to have an insulated pattern through the exposure / development process, and the conductor pattern 204 is formed as an intaglio. That is, the portion where the photosensitive material 202 remains becomes an insulating pattern, and the portion 204 on which the conductive paste is coated through screen printing becomes a conductive pattern.

도 2b를 참조하면, 스퀴지(squeegee)(210), 스크린(screen)(220)을 이용하여 도전성 페이스트(conductive paste)(230)를 도 2a에 도시된 도체 패턴(204) 내에 프린팅하여 코팅한다. 또한, 도전성 페이스트(230)를 도 2a에 도시된 비아홀(206) 내에 프린팅하여 충진한다. Referring to FIG. 2B, a conductive paste 230 is printed and coated in the conductive pattern 204 shown in FIG. 2A using a squeegee 210 and a screen 220. In addition, the conductive paste 230 is filled and filled in the via hole 206 shown in FIG. 2A.

스퀴지(210)는 도 2b에 도시된 화살표 방향으로 이동하면서 스크린(220)을 통해 도전성 페이스트(230)가 균일하게 도 2a에 도시된 코어층 상에 프린팅 및 코팅되도록 한다. 이때 도전성 페이스트(230)는 코어층 상에 형성된 절연 패턴을 형성하는 감광재(202)의 두께보다 두껍게 코팅되어 절연 패턴을 덮을 수 있도록 하는 것이 바람직하다. 그리고 도전성 페이스트(230)를 열을 가하여 건조시킨다. 페이스트는 점성이 있는 것으로, 인쇄회로기판 상에서 사용되기 위해서는 경화되어야 할 필요가 있다. 따라서, 열에 의한 건조를 통해 도전성 페이스트(230)를 경화시킨다. The squeegee 210 allows the conductive paste 230 to be uniformly printed and coated on the core layer shown in FIG. 2A through the screen 220 while moving in the direction of the arrow shown in FIG. 2B. In this case, the conductive paste 230 may be coated to be thicker than the thickness of the photosensitive material 202 forming the insulating pattern formed on the core layer to cover the insulating pattern. The conductive paste 230 is dried by applying heat. The paste is viscous and needs to be cured in order to be used on a printed circuit board. Therefore, the conductive paste 230 is cured through drying by heat.

도 2c를 참조하면, 이후 버핑 기계(240)를 이용하여 절연 패턴을 형성하는 감광재보다 두껍게 코팅되고 경화된 도전성 페이스트를 그라인딩(grinding)하여 절연 패턴이 외부에 표시되도록 평평하게 만든다. 이를 위해서 버핑 기계(240)를 세팅하여 코팅된 도전성 페이스트가 감광재의 두께만큼만 남기고 그라인딩되도록 한다. Referring to FIG. 2C, the conductive pattern is thicker than the photosensitive material forming the insulating pattern using the buffing machine 240, and then the conductive paste is ground to make the insulating pattern flat on the outside. To this end, the buffing machine 240 is set so that the coated conductive paste is ground, leaving only the thickness of the photosensitive material.

상술한 공정을 통해 회로 패턴이 형성된 인쇄회로기판의 표면 상에 도전성 페이스트를 스크린 프린팅하여 코팅함으로써 도체 패턴을 형성한다. Through the above-described process, a conductive pattern is formed by screen printing and coating a conductive paste on the surface of the printed circuit board on which the circuit pattern is formed.

도 3a 내지 도 5g는 본 발명의 바람직한 일 실시예에 따른 전자부품을 내장하는 인쇄회로기판의 제조방법을 나타낸 도면이다. 인쇄회로기판에서 회로 패턴을 형성하는 방법은 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되도록 한다. 3A to 5G illustrate a method of manufacturing a printed circuit board incorporating an electronic component according to an exemplary embodiment of the present invention. A method of forming a circuit pattern on a printed circuit board allows a high density fine pattern to be formed using the screen printing method illustrated in FIGS. 2A to 2C.

도 3a 내지 도 3d는 인쇄회로기판의 제1 회로층을 형성하는 공정을 도시하 고 있다. 3A to 3D illustrate a process of forming a first circuit layer of a printed circuit board.

도 3a를 참조하면, 제1 회로층을 형성하기 위해서 추후 제거될 캐리어 플레이트(carrier plate)(310)를 준비한다. Referring to FIG. 3A, a carrier plate 310 to be removed later is prepared to form a first circuit layer.

도 3b를 참조하면, 상기 캐리어 플레이트(310) 상에 절연 특성을 가지는 감광재(320)를 적층 또는 도포한다. 감광재(320)는 빛의 광량에 따라 빛에 노출된 부분은 경화되고 그 외 부분은 경화되지 않거나 혹은 그 반대일 수 있다. Referring to FIG. 3B, a photosensitive material 320 having an insulating property is laminated or coated on the carrier plate 310. The photosensitive material 320 may be a portion exposed to the light according to the amount of light is cured and the other portion is not cured or vice versa.

도 3c를 참조하면, 상기 감광재(320) 상에 제1 회로층에 상응하는 회로 패턴 즉, 절연 패턴 및 도체 패턴을 형성한다. 절연 패턴은 상기 감광재(320)가 양각 형태로 남아 있고, 도체 패턴은 추후 도전성 페이스트(340)에 의해 프린팅되어 채워질 수 있도록 음각 형태(330)가 된다. 회로 패턴은 감광재(320)의 특성을 이용하여 제1 회로층에 상응하는 마스크 적층, 노광, 현상 과정을 거쳐서 형성될 수 있다. Referring to FIG. 3C, a circuit pattern corresponding to the first circuit layer, that is, an insulation pattern and a conductor pattern is formed on the photosensitive material 320. The insulating pattern has the photosensitive material 320 in an embossed form, and the conductor pattern is in the engraved form 330 so as to be printed and filled by the conductive paste 340 later. The circuit pattern may be formed through mask stacking, exposure, and development processes corresponding to the first circuit layer by using characteristics of the photosensitive material 320.

여기서, 감광재(320)는 고해상도의 특성을 가져 종래보다 훨씬 더 미세한 패턴의 형성이 가능하다. Here, the photosensitive material 320 has a high-resolution characteristics it is possible to form a much finer pattern than the conventional.

도 3d를 참조하면, 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(340)를 음각 형태의 도체 패턴(330) 내에 채우게 된다. 이로 인해 제1 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(340)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(320)로 형성된 절연 패턴으로 구성되게 된다. 여기서, 도전성 페이스트(340)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(320)가 외 부로 드러나도록 연마됨이 바람직하다. Referring to FIG. 3D, the conductive paste 340 is filled in the intaglio conductor pattern 330 using the screen printing method illustrated in FIGS. 2A to 2C. As a result, the first circuit layer is composed of a conductive pattern filled with the conductive paste 340 and an insulating pattern formed of the photosensitive material 320 having an insulating property to block the transmission of the electrical signal so that the electrical signal can be transmitted. Here, the conductive paste 340 is dried by heat and cured. And it is preferable that the photosensitive material 320 constituting the insulating pattern by the buffing machine is polished to be exposed to the outside.

도 4a 내지 도 4b는 인쇄회로기판의 층간 구분을 위한 절연층을 제조하는 공정을 도시하고 있다. 4A to 4B illustrate a process of manufacturing an insulating layer for interlayer separation of a printed circuit board.

도 4a를 참조하면, 상기 제1 회로층 상에 층간 구분을 위한 절연층을 형성하는 절연재(350)를 투입한다. 절연재(350)는 레진(resin), 프리프레그(prepreg) 등 전기 신호의 전달을 차단할 수 있는 물질이면 된다. Referring to FIG. 4A, an insulating material 350 is formed on the first circuit layer to form an insulating layer for interlayer separation. The insulating material 350 may be any material capable of blocking the transmission of electrical signals, such as resin and prepreg.

도 4b를 참조하면, 절연재(350)에 상기 제1 회로층과 추후 형성될 제2 회로층 간의 층간 도통을 위한 비아홀(via hole)(365)을 가공한다. 그리고 전자부품(380)을 내장하기 위한 공동(cavity)(360)을 가공한다. 비아홀(365) 및 공동(360)은 기계적 드릴링 또는 레이저 드릴링 등을 통해 가공된다. 기계적 드릴링은 드릴링 머신을 이용하여 비아홀(365) 및 공동(360)을 형성하고, 레이저 드릴링은 CO2 레이저 드릴링 또는 Nd-Yag 레이저 드릴링을 이용하여 비아홀(365) 및 공동(360)을 형성한다. Referring to FIG. 4B, via holes 365 for interlayer conduction between the first circuit layer and the second circuit layer to be formed later are processed in the insulating material 350. And a cavity 360 for embedding the electronic component 380 is processed. The via hole 365 and the cavity 360 are processed through mechanical drilling or laser drilling. Mechanical drilling forms via holes 365 and cavities 360 using a drilling machine, and laser drilling forms via holes 365 and cavities 360 using CO2 laser drilling or Nd-Yag laser drilling.

도 5a 내지 도 5g는 도 3d에 도시된 제1 회로층과 도 4b에 도시된 절연층을 적층한 후 전자부품을 내장한 인쇄회로기판을 제조하는 방법을 도시하고 있다. 5A to 5G illustrate a method of manufacturing a printed circuit board incorporating an electronic component after laminating the first circuit layer shown in FIG. 3D and the insulating layer shown in FIG. 4B.

도 5a를 참조하면, 비아홀(365) 및 공동(360)이 가공된 절연재(350)를 도 3d에 도시된 제1 회로층 상에 적층한다. 층간 연결을 위한 비아홀(365) 및 전자부품이 수용될 공동(360)이 제1 회로층 상의 정확한 위치에 배치되도록 적층한다.Referring to FIG. 5A, an insulating material 350 processed with the via hole 365 and the cavity 360 is stacked on the first circuit layer illustrated in FIG. 3D. The via hole 365 for interlayer connection and the cavity 360 in which the electronic component is to be accommodated are stacked so as to be disposed at the correct position on the first circuit layer.

도 5b 내지 도 5c를 참조하면, 공동(360)에 전자부품을 수용하기 위해서 접착제(370)를 이용하여 전자부품이 본딩될 수 있도록 한다. 그리고는 전자부품(380)을 공동(360) 내에 실장한다. 전자부품(380)은 집적회로 칩 또는 저항, 커패시터, 인덕터 등의 수동소자 칩일 수 있다.5B-5C, the electronic component may be bonded using the adhesive 370 to accommodate the electronic component in the cavity 360. Then, the electronic component 380 is mounted in the cavity 360. The electronic component 380 may be an integrated circuit chip or a passive element chip such as a resistor, a capacitor, or an inductor.

도 5d를 참조하면, 전자부품(380)이 내장된 절연재(350) 상에 제2 회로층을 형성하기 위한 감광재(390)를 적층 또는 도포한다. 감광재(390)를 미리 비아홀(365)의 위치에 상응하는 부분에 구멍을 뚫은 후 적층할 수 있다. 여기서, 감광재(390)는 감광성 폴리머(photo sensitive polymer)일 수 있다. 감광재(390)는 제1 회로층과 제2 회로층 간의 연결을 위한 비아홀(365) 역시 적층 또는 도포된다. 이후 도 5e에서 설명할 패턴 형성을 위한 노광, 현상 공정을 통해 비아홀(365)은 제1 회로층과 제2 회로층 간의 연결을 위해 다시 오픈(open)된다. Referring to FIG. 5D, the photosensitive material 390 for forming the second circuit layer is laminated or coated on the insulating material 350 having the electronic component 380 embedded therein. The photosensitive material 390 may be laminated after punching a hole corresponding to the position of the via hole 365 in advance. Here, the photosensitive material 390 may be a photo sensitive polymer. The photosensitive material 390 is also laminated or coated with via holes 365 for connection between the first circuit layer and the second circuit layer. Subsequently, the via hole 365 is opened again for connection between the first circuit layer and the second circuit layer through an exposure and development process for forming a pattern to be described with reference to FIG. 5E.

여기서, 전자부품(380)이 수용된 공동(360)은 전자부품(380)에 의한 공간 외에 빈 공간이 발생한 상태이다. 종래에는 상기 빈 공간을 몰딩재를 이용하거나 수지를 이용하여 채우는 공정이 추가적으로 필요하였다. 하지만, 본 발명에서는 제2 회로층을 형성하기 위해 절연재(350) 상에 도포하는 감광재(390)가 공동(360) 내의 빈 공간에 채워지도록 한다. 즉, 감광재(390)를 이용하여 전자부품의 플러깅(plugging)까지 동시에 이루어지도록 한다. 감광재(390)는 절연 특성을 가지므로 몰딩재로 사용될 수 있다. 또한, 추가적인 공정이 필요하지 않음으로 인해 공정 리드 타임을 줄일 수 있다.Here, the cavity 360 in which the electronic component 380 is accommodated is a state in which an empty space other than the space formed by the electronic component 380 is generated. Conventionally, a process of filling the empty space using a molding material or a resin was additionally required. However, in the present invention, the photosensitive material 390 applied on the insulating material 350 is filled in the empty space in the cavity 360 to form the second circuit layer. That is, the photosensitive material 390 is used to simultaneously perform plugging of the electronic component. Since the photosensitive material 390 has an insulating property, it may be used as a molding material. In addition, process lead times can be reduced because no additional process is required.

도 5e를 참조하면, 절연재(350) 상에 도포된 감광재(390) 상에 상에 제2 회 로층에 상응하는 회로 패턴 즉, 절연 패턴 및 도체 패턴을 형성한다. 절연 패턴은 상기 감광재(390)가 양각 형태로 남아 있고, 도체 패턴은 추후 도전성 페이스트(400)에 의해 프린팅되어 채워질 수 있도록 음각 형태가 된다. 회로 패턴은 감광재(390)의 특성을 이용하여 제2 회로층에 상응하는 마스크 적층, 노광, 현상 과정을 거쳐서 형성될 수 있다. 여기서, 감광재(390)는 고해상도의 특성을 가져 종래보다 훨씬 더 미세한 패턴의 형성이 가능하다. 또한, 이전 공정에서 감광재(390)의 적층 또는 도포로 인해 덮였었던 비아홀(365)은 제1 회로층과 제2 회로층 간의 연결을 위해 현상시켜 오픈시킨다.Referring to FIG. 5E, a circuit pattern corresponding to the second circuit layer, that is, an insulating pattern and a conductor pattern is formed on the photosensitive material 390 applied on the insulating material 350. The insulation pattern is in the form of an embossed material so that the photosensitive material 390 remains in an embossed form, and the conductor pattern may be printed and filled by the conductive paste 400 later. The circuit pattern may be formed through mask stacking, exposure, and development processes corresponding to the second circuit layer by using characteristics of the photosensitive material 390. Here, the photosensitive material 390 has a high-resolution characteristic, it is possible to form a much finer pattern than the conventional. In addition, the via hole 365, which was covered by the stacking or coating of the photosensitive material 390 in the previous process, is developed and opened for connection between the first circuit layer and the second circuit layer.

도 5f를 참조하면, 도 2a 내지 도 2c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(400)를 음각 형태의 도체 패턴 내에 채우게 된다. 그리고 스크린 프린팅 방식을 이용하여 도전성 페이스트(400)를 절연재(350)에 형성된 비아홀(365) 내에 채우게 된다. Referring to FIG. 5F, the conductive paste 400 is filled into the intaglio conductor pattern using the screen printing method illustrated in FIGS. 2A to 2C. The conductive paste 400 is filled in the via hole 365 formed in the insulating material 350 using the screen printing method.

이로 인해 제2 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(400)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(390)로 형성된 절연 패턴으로 구성되게 된다. 여기서, 도전성 페이스트(400)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(390)가 외부로 드러나도록 연마됨이 바람직하다. As a result, the second circuit layer is formed of a conductive pattern filled with the conductive paste 400 so that the electrical signal can be transmitted, and an insulating pattern formed of the photosensitive material 390 having an insulating property that blocks the transmission of the electrical signal. Here, the conductive paste 400 is dried by heat and cured. In addition, the photosensitive material 390 constituting the insulating pattern may be polished to be exposed to the outside by a buffing machine.

또한, 비아홀(365)이 도전성 페이스트(400)로 충진됨에 따라 제1 회로층과 제2 회로층은 전기적으로 도통되어 전기 접속을 유지한다.In addition, as the via hole 365 is filled with the conductive paste 400, the first circuit layer and the second circuit layer are electrically connected to each other to maintain electrical connection.

도 5g를 참조하면, 제1 회로층 및 제2 회로층을 가지는 양면 인쇄회로기판 이 완성되었으므로, 평평도를 위한 보조 수단인 캐리어 플레이트(310)를 제거한다. Referring to FIG. 5G, since a double-sided printed circuit board having a first circuit layer and a second circuit layer is completed, the carrier plate 310, which is an auxiliary means for flatness, is removed.

이로써 도전성 페이스트를 스크린 프린팅 방식으로 코팅하여 도체 패턴을 형성하고 고해상도의 감광재로 절연 패턴을 형성하여 양면에 제1 회로층 및 제2 회로층을 가지는 인쇄회로기판이 생성된다. As a result, the conductive paste is coated by screen printing to form a conductive pattern, and an insulating pattern is formed of a high-resolution photosensitive material to produce a printed circuit board having a first circuit layer and a second circuit layer on both sides.

전자부품이 내장된 절연층과, 절연층의 양면에 적층된 감광재 및 도전성 페이스트을 스크린 프린팅 방식에 의해 프린팅함으로써 미세 패턴이 형성된 제1 및 제2 회로층을 포함하되, 상기 전자부품은 상기 감광재에 의해 플러깅되는 것을 특징으로 하는 인쇄회로기판이 형성된다. And an insulating layer having an electronic component embedded therein, and first and second circuit layers having fine patterns formed by printing photosensitive materials and conductive pastes laminated on both surfaces of the insulating layer by a screen printing method, wherein the electronic components include the photosensitive materials. A printed circuit board is formed which is plugged by.

이때 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함할 수 있고, 비아홀은 스크린 프린팅 방식에 의해 상기 도전성 페이스트에 의해 충진된다. 도전성 페이스트는 제1 및 제2 회로층의 형성 및 비아홀의 충진을 위해 도 2a 내지 도 2c에 도시된 바와 같이 스크린 프린팅된다. The via hole may further include a via hole for interlayer conduction between the first and second circuit layers, and the via hole is filled by the conductive paste by a screen printing method. The conductive paste is screen printed as shown in FIGS. 2A-2C for the formation of the first and second circuit layers and the filling of via holes.

버핑에 의해 프린팅된 도전성 페이스트가 감광재와 동일 또는 유사한 두께를 가진다. 이로 인해 감광재로 형성되는 절연 패턴이 외부에 드러나게 되어 도전성 페이스트로 형성되는 도체 패턴 간에 절연이 가능하게 한다.The conductive paste printed by buffing has the same or similar thickness as the photosensitive material. As a result, the insulating pattern formed of the photosensitive material is exposed to the outside, thereby enabling insulation between the conductive patterns formed of the conductive paste.

상술한 바와 같이, 본 발명에 따른 전자부품이 내장된 인쇄회로기판 및 그 제조방법은 전자부품이 내장된 인쇄회로기판에서 회로를 형성하는 공정을 습식 공 정(wet process)에서 건식 공정(dry process)로 변환하여 전자부품이 받을 수 있는 외부 응력을 최소화할 수 있다. As described above, the printed circuit board incorporating the electronic component according to the present invention and a method of manufacturing the same are a dry process in a wet process of forming a circuit in a printed circuit board in which the electronic component is embedded. ) To minimize the external stress that the electronic component can receive.

또한, 전자부품이 내장되어 있는 코어층의 제작이 용이하여 다용도로 활용될 수 있다. In addition, it is easy to manufacture a core layer in which electronic components are embedded, and thus may be utilized for various purposes.

또한, 전자부품이 내장된 이후에 회로 패턴 형성, 비아홀 충진 및 전자부품의 도통까지 한번의 공정으로 동시에 이루어져 공정을 최소화할 수 있고, 공정 리드 타임을 줄이고 제조 비용을 절감시킬 수 있다.In addition, since the electronic component is embedded, circuit pattern formation, via hole filling and conduction of the electronic component are simultaneously performed in a single process, thereby minimizing the process, reducing process lead time, and reducing manufacturing cost.

또한, 전자부품의 위아래 주변에 홀을 형성할 수 있어 제품의 경박단소화가 가능하다. In addition, holes can be formed around the top and bottom of the electronic component, thereby making it possible to reduce the thickness of the product.

또한, 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용함으로써 환경 친화적인 공법을 사용하여 환경 보호가 가능하다. In addition, it is possible to protect the environment by using an environmentally friendly method by using a dry process using a paste rather than a plating method.

또한, 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있다. In addition, the surface flatness of the via hole may be solved by filling the via hole using a conductive paste.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

Claims (13)

전자부품이 내장된 인쇄회로기판을 제조하는 방법에 있어서, In the method for manufacturing a printed circuit board containing electronic components, (a) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계;(a) coating a photosensitive material on a carrier plate; (b) 상기 감광재에 제1 회로 패턴을 형성하는 단계;(b) forming a first circuit pattern on the photosensitive material; (c) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계;(c) forming a first circuit layer by printing and drying a conductive paste between the photosensitive members on which the first circuit pattern is formed; (d) 상기 제1 회로층 상에 상기 전자부품이 수용될 공동(cavity) 및 비아홀(via hole)이 형성된 절연층을 적층하는 단계;(d) stacking an insulating layer having a cavity and a via hole in which the electronic component is to be accommodated, formed on the first circuit layer; (e) 상기 공동 내에 접착제를 이용하여 상기 전자부품을 본딩(bonding)하는 단계;(e) bonding the electronic component with an adhesive in the cavity; (f) 상기 절연층 상에 상기 감광재를 코팅하며 상기 공동 내 전자부품이 내장되는 부분 외의 공간을 상기 감광재로 충전(plugging)하는 단계;(f) coating the photosensitive material on the insulating layer and plugging the photosensitive material into a space other than a portion in which the electronic component in the cavity is embedded; (g) 상기 감광재에 제2 회로 패턴을 형성하는 단계;(g) forming a second circuit pattern on the photosensitive material; (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및(h) printing and drying a conductive paste between the photosensitive material on which the second circuit pattern is formed and in the via hole to form a second circuit layer and filling the via hole; And (i) 상기 캐리어 플레이트를 제거하는 단계(i) removing the carrier plate 를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board containing an electronic component comprising a. 제1항에 있어서, 상기 (b) 단계는The method of claim 1, wherein step (b) 상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계;Stacking a mask corresponding to the first circuit layer on the photosensitive material; 소정의 광량을 조사(照射)하는 단계; 및Irradiating a predetermined amount of light; And 상기 마스크를 제거하고 현상하는 단계Removing and developing the mask 를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board containing an electronic component comprising a. 제1항에 있어서, 상기 (g) 단계는The method of claim 1, wherein step (g) 상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계;Stacking a mask corresponding to the second circuit layer on the photosensitive material; 소정의 광량을 조사(照射)하는 단계; 및Irradiating a predetermined amount of light; And 상기 마스크를 제거하고 현상하는 단계Removing and developing the mask 를 포함하는 전자부품이 내장된 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board containing an electronic component comprising a. 제1항에 있어서, The method of claim 1, 상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되, The first to second circuit patterns are formed of an insulation pattern and a conductor pattern, respectively, 상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사한 전자부품이 내장된 인쇄회로기 판의 제조방법.The insulating pattern is formed of the photosensitive material in an embossed form, and the conductive pattern is formed by filling the conductive paste between the insulating patterns, and the thickness of the insulating pattern and the conductive pattern is equal to or similar to that of an electronic component embedded therein. Method of manufacturing printed circuit board. 제1항에 있어서, The method of claim 1, 상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅되는 전자부품을 내장한 인쇄회로기판의 제조방법.The conductive paste is a method of manufacturing a printed circuit board containing an electronic component is printed by a screen printing (screen printing) method. 제5항에 있어서, The method of claim 5, 버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가지는 전자부품을 내장한 인쇄회로기판의 제조방법.A method of manufacturing a printed circuit board having an electronic component embedded therein having a thickness the same as or similar to that of the photosensitive material forming the first or second circuit pattern by buffing. 제1항에 있어서, The method of claim 1, 상기 감광재는 절연 특성을 가지는 것을 특징으로 하는 전자부품을 내장한 인쇄회로기판의 제조방법.The photosensitive material is a manufacturing method of a printed circuit board containing an electronic component, characterized in that it has an insulating property. 제1항에 있어서, The method of claim 1, 상기 전자부품은 수동소자 칩(passive chip)인 전자부품을 내장한 인쇄회로기판의 제조방법.The electronic component is a manufacturing method of a printed circuit board containing the electronic component is a passive chip (passive chip). 전자부품이 내장된 인쇄회로기판에 있어서,In a printed circuit board containing electronic components, 비아홀 및 공동이 형성되고 상기 공동 내에 상기 전자부품이 수용되는 절연층;An insulating layer in which via holes and cavities are formed and in which the electronic component is accommodated; 상기 절연층의 양면 상에 감광재에 의해 형성된 절연 패턴 사이에 도전성 페이스트의 프린트 스크린에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 제1 및 제2 회로층을 포함하되, A conductor pattern by a print screen of conductive paste is formed between the insulating patterns formed by the photosensitive material on both surfaces of the insulating layer, and the thickness of the conductor pattern and the insulating pattern includes the same or similar first and second circuit layers. But 상기 공동 중 전자부품이 내장되는 부분 외의 공간은 상기 감광재에 의해 채워지는 것을 특징으로 하는 인쇄회로기판.Printed circuit board, characterized in that the space other than the portion in which the electronic component is embedded in the cavity is filled by the photosensitive material. 제9항에 있어서, The method of claim 9, 상기 감광재는 절연 특성을 가지는 인쇄회로기판.The photosensitive material is a printed circuit board having an insulating property. 제9항에 있어서, The method of claim 9, 상기 제1 및 제2 회로층 간의 층간 도통을 위한 비아홀을 더 포함하되,Further comprising via holes for interlayer conduction between the first and second circuit layers, 상기 비아홀은 상기 도전성 페이스트에 의해 충진되는 인쇄회로기판. The via hole is filled with the conductive paste. 제11항에 있어서, The method of claim 11, 상기 도전성 페이스트는 상기 제1 및 제2 회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅되는 인쇄회로기판.And the conductive paste is screen printed to form the first and second circuit layers and to fill the via holes. 제12항에 있어서, The method of claim 12, 버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가지는 인쇄회로기판.The printed circuit board having the printed conductive paste has the same or similar thickness to the photosensitive material by buffing.
KR1020050089183A 2005-09-26 2005-09-26 Printed circuit board mounting electronic components within using screen printing and mounting method thereof KR100713693B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089183A KR100713693B1 (en) 2005-09-26 2005-09-26 Printed circuit board mounting electronic components within using screen printing and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089183A KR100713693B1 (en) 2005-09-26 2005-09-26 Printed circuit board mounting electronic components within using screen printing and mounting method thereof

Publications (2)

Publication Number Publication Date
KR20070034710A KR20070034710A (en) 2007-03-29
KR100713693B1 true KR100713693B1 (en) 2007-05-07

Family

ID=41635273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089183A KR100713693B1 (en) 2005-09-26 2005-09-26 Printed circuit board mounting electronic components within using screen printing and mounting method thereof

Country Status (1)

Country Link
KR (1) KR100713693B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014058264A1 (en) * 2012-10-12 2014-04-17 주식회사 잉크테크 Printed circuit board printing apparatus for forming conduction line on circuit pattern and inside through-hole

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917777B1 (en) * 2007-11-15 2009-09-21 (주) 태양기전 Method of manufacturing a printed circuit boardPCB, method of forming a pattern on a base board and PCB
KR101381393B1 (en) * 2012-12-06 2014-04-04 (주)이즈멕스 Method for manufacturing printed circuit board of rotary switch
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62182486A (en) * 1986-02-03 1987-08-10 Matsushita Refrig Co Scroll type compressor
JP2001061115A (en) * 1999-06-23 2001-03-06 Gateway Inc Personal preferred viewing using electronic program guide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62182486A (en) * 1986-02-03 1987-08-10 Matsushita Refrig Co Scroll type compressor
JP2001061115A (en) * 1999-06-23 2001-03-06 Gateway Inc Personal preferred viewing using electronic program guide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014058264A1 (en) * 2012-10-12 2014-04-17 주식회사 잉크테크 Printed circuit board printing apparatus for forming conduction line on circuit pattern and inside through-hole
KR101532387B1 (en) * 2012-10-12 2015-07-09 주식회사 잉크테크 Apparatus for manufacturing PCB by forming circuit pattern and connecting the circuit pattern through via-hole simultaneously

Also Published As

Publication number Publication date
KR20070034710A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100704915B1 (en) Printed circuit board having fine pattern and manufacturing method thereof
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
US20180177045A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US11171092B2 (en) Component with dielectric layer for embedding in component carrier
JP2007258542A (en) Wiring board
CN102119588A (en) Method for manufacturing module with built-in component, and module with built-in component
US20210193562A1 (en) Component Carrier With Embedded Interposer Laterally Between Electrically Conductive Structures of Stack
JP4648230B2 (en) Wiring board manufacturing method
US11324122B2 (en) Component carrier and method of manufacturing the same
KR100713693B1 (en) Printed circuit board mounting electronic components within using screen printing and mounting method thereof
US11570905B2 (en) Method of manufacturing component carrier and component carrier
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR20120120789A (en) Method for manufacturing printed circuit board
EP3522685B1 (en) Metallic layer as carrier for component embedded in cavity of component carrier
JP4668822B2 (en) Wiring board manufacturing method
KR20100071568A (en) A printed circuit board comprising a outer circuit layer burried under a insulating layer and a method of manufacturing the same
KR100771319B1 (en) Embedded chip printed circuit board and fabricating method of the same
US20220346229A1 (en) Component Carrier
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US11445601B2 (en) Component carrier and method of manufacturing a component carrier
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same
US20220287181A1 (en) Component Carrier Comprising at Least Two Components
US20220386464A1 (en) Component Carrier Interconnection and Manufacturing Method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee