JP4705867B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP4705867B2 JP4705867B2 JP2006082817A JP2006082817A JP4705867B2 JP 4705867 B2 JP4705867 B2 JP 4705867B2 JP 2006082817 A JP2006082817 A JP 2006082817A JP 2006082817 A JP2006082817 A JP 2006082817A JP 4705867 B2 JP4705867 B2 JP 4705867B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- hole
- core
- plating
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 239000011162 core material Substances 0.000 claims description 209
- 238000007747 plating Methods 0.000 claims description 208
- 239000004020 conductor Substances 0.000 claims description 196
- 238000011049 filling Methods 0.000 claims description 65
- 239000000919 ceramic Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 48
- 230000004308 accommodation Effects 0.000 claims description 17
- 238000005553 drilling Methods 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 16
- 238000007772 electroless plating Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 147
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 239000003985 ceramic capacitor Substances 0.000 description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 21
- 239000010949 copper Substances 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 7
- 239000002861 polymer material Substances 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 241000256054 Culex <genus> Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、コア基板に埋め込み用セラミックチップを内蔵してなる配線基板の製造方法に係り、特にはそのビア導体等の形成方法に特徴を有する配線基板の製造方法に関するものである。 The present invention relates to a method of manufacturing a wiring board in which a ceramic chip for embedding is incorporated in a core substrate, and more particularly to a method of manufacturing a wiring board characterized by a method of forming a via conductor or the like.
コンピュータのCPUなどに使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載し、そのICチップ搭載用配線基板をマザーボード上に搭載するという手法が採用される。この種のICチップ搭載用配線基板としては、例えば、高分子材料製のコア材内にセラミックチップを埋め込んでコア部を構成し、そのコア部の表面及び裏面にビルドアップ層を形成したものが従来提案されている(例えば、特許文献1,2参照)。以下、従来におけるこの種の配線基板の製造方法を図20に例示して説明する。 In recent years, semiconductor integrated circuit elements (IC chips) used for a CPU of a computer have been increased in speed and function, and accordingly, the number of terminals is increased and the pitch between terminals tends to be narrowed. In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, generally, a technique is adopted in which an IC chip is mounted on an IC chip mounting wiring board, and the IC chip mounting wiring board is mounted on a motherboard. As this type of IC chip mounting wiring board, for example, a core part is formed by embedding a ceramic chip in a core material made of a polymer material, and build-up layers are formed on the front and back surfaces of the core part. Conventionally proposed (see, for example, Patent Documents 1 and 2). A conventional method for manufacturing this type of wiring board will be described below with reference to FIG.
まず、コア第1主面201及びコア第2主面202の両方にて開口する収容穴部203を有する高分子材料製のコア材204を準備する。併せて、チップ第1主面205及びチップ第2主面206にそれぞれ複数の端子電極を設けた埋め込み用セラミックチップ207を準備する。次に、収容穴部203内に埋め込み用セラミックチップ207を収容したうえで隙間に樹脂充填剤208等を充填することにより、コア材204に埋め込み用セラミックチップ207を固定する。ここで、チップ第1主面205側に第1主面側絶縁層221を形成し、チップ第2主面206側に第2主面側絶縁層222を形成する。その後、コア材204等を貫通するスルーホール用孔209を形成するとともに、第1主面側絶縁層221に第1主面側ビア穴210を形成し、第2主面側絶縁層222に第2主面側ビア穴211を形成する。次に、スルーホールめっき用のめっき浴を用いて銅めっきを行うことにより、スルーホール用孔209内にスルーホール導体212を形成し、かつ、ビア穴210,211内にコンフォーマルビア導体213を形成する。次に、コア第1主面201側から穴埋材214を印刷することにより、スルーホール導体212の空洞部に穴埋材214を充填する。この後、必要に応じて表面研磨を行った後、スルーホールめっき用のめっき浴と同様のめっき浴(いわゆるコンフォーマルめっき用のめっき浴)を用いて銅めっきを施す。このめっきにより、コア第1主面201側及びコア第2主面202側の表層部にめっき層223を析出させる。その結果、スルーホール導体212の両端面に蓋めっき層215を形成する。この後、常法に従ってビルドアップ層を形成し、所望のICチップ搭載用配線基板を得るようにしている。
ところで、上記従来の製造方法においては、第1主面側絶縁層221の有するコンフォーマルビア導体213、及び第2主面側絶縁層222の有するコンフォーマルビア導体213の窪み部内に、穴埋材214が充填されていない。そのため、当該窪み部内に空洞が生じているか、あるいは研磨屑等の異物が混入しており、この状態でコンフォーマルビア導体213がめっき層223により覆われている。
By the way, in the above-described conventional manufacturing method, the hole filling material is formed in the recessed portions of the conformal via
それゆえ、コンフォーマルビア導体213においては、接続不良が起こりやすくなっている。また、熱的ストレスが加わった場合には、コンフォーマルビア導体213の内部にクラックやデラミネーションが起こるおそれがある。
Therefore, in the conformal via
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア接続信頼性及びビア熱的信頼性を向上することができる配線基板の製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is to provide a method of manufacturing a wiring board capable of improving via connection reliability and via thermal reliability.
そして上記課題を解決するための手段(手段1)としては、コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面のうち少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第1主面及びチップ第2主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第1主面及び前記チップ第1主面の上に配置されたコア第1主面側絶縁層と、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記コア第1主面側絶縁層に設けられた第1主面側ビア穴を埋めるようにして形成され、前記チップ第1主面上の第1主面側端子電極に接合されることで前記内部導体に電気的に接続された第1フィルドビア導体と、前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記チップ第2主面上の第2主面側端子電極に接合されることで前記内部導体に電気的に接続された第2フィルドビア導体とを備える配線基板を製造する方法であって、前記スルーホール用孔を形成するスルーホール形成工程と、前記第1主面側ビア穴及び前記第2主面側ビア穴を形成する穴あけ工程と、無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成するとともに、前記第1主面側ビア穴及び前記第2主面側ビア穴にめっきを施す第1めっき工程と、前記第1めっき工程後において、前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いて電解めっきを施すことにより、前記第1フィルドビア導体及び前記第2フィルドビア導体を形成する第2めっき工程と、前記第2めっき工程後において前記スルーホール導体の空洞部に前記穴埋材を充填する穴埋め印刷工程とを含むことを特徴とする配線基板の製造方法がある。 And as a means (means 1) for solving the above-mentioned problem, it has a core first main surface and a core second main surface, and at least one of the core first main surface and the core second main surface A core material having a receiving hole portion that opens, a chip first main surface and a chip second main surface, an internal conductor is formed inside, and an embedded ceramic chip that is housed and fixed in the housing hole portion, A core first main surface side insulating layer disposed on the core first main surface and the chip first main surface, and a core second disposed on the core second main surface and the chip second main surface. A main surface side insulating layer, and a through-hole conductor provided in a hole for a through hole penetrating the core material, the core first main surface side insulating layer, and the core second main surface side insulating layer in the thickness direction thereof A hole filling material filled in a cavity of the through-hole conductor, and the core first Is formed so as to fill the first main surface via hole provided on the main surface side insulating layer, electrically to the inner conductor by being joined to the first main surface side terminal electrode on the chip first main surface First filled via conductors connected to each other and a second main surface side via hole provided in the core second main surface side insulating layer to fill the second main surface on the chip second main surface A method of manufacturing a wiring board comprising a second filled via conductor that is electrically connected to the inner conductor by being bonded to a surface-side terminal electrode , wherein the through-hole forming step forms the through-hole. A throwing power to the extent that a hollow portion is formed in the central portion of the through-hole conductor after performing a drilling step of forming the first main surface side via hole and the second main surface side via hole and electroless plating because for through-hole plating with a By performing electroless plating using come bath, thereby forming the said through-hole conductor by plating in the holes for through-hole plating on the first main surface side via hole and the second main surface side via holes The first filled via conductor is subjected to electrolytic plating using a plating bath for filled vias having a slower throwing power than the plating bath for through-hole plating after the first plating step. And a second plating step for forming the second filled via conductor, and a hole-filling printing step for filling the cavity of the through-hole conductor with the hole-filling material after the second plating step. There is a manufacturing method.
従って、手段1の製造方法によると、第1めっき工程にて第1主面側ビア穴にめっきを施した後、第2めっき工程にてフィルドビア用のめっき浴を用いてめっきを施すことにより、第1主面側ビア穴内がめっきにより完全に埋められる結果、第1フィルドビア導体が形成される。つまり、この方法では、少なくとも穴埋め印刷工程よりも前の段階で第1主面側ビア穴の窪み部がなくなるため、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。ゆえに、第1フィルドビア導体の接続信頼性が向上する。また、熱的ストレスが加わった場合でも第1フィルドビア導体の内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。 Therefore, according to the manufacturing method of the means 1, after plating the first main surface side via hole in the first plating step, by performing plating using the filled via plating bath in the second plating step, As a result of completely filling the first main surface side via hole by plating, the first filled via conductor is formed. That is, in this method, since the hollow portion of the first main surface side via hole is eliminated at least before the hole-filling printing step, conventional problems such as generation of a cavity in the hollow portion and contamination of foreign matter can be avoided. Therefore, the connection reliability of the first filled via conductor is improved. Further, even when thermal stress is applied, cracks and delamination are less likely to occur inside the first filled via conductor, and via thermal reliability is improved.
また、手段1の製造方法により製造されるべき前記配線基板は、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記内部導体に電気的に接続された第2フィルドビア導体とをさらに備えるものであってもよい。この場合、前記第1めっき工程前に、前記第2主面側ビア穴を形成する穴あけ工程を行い、前記第1めっき工程において、前記スルーホールめっき用のめっき浴を用いることにより、前記第2主面側ビア穴にめっきを施し、前記第2めっき工程において、前記フィルドビア用のめっき浴を用いてめっきを施すことにより、前記第2フィルドビア導体を形成することが好ましい。そしてこの製造方法によれば、生産性やコスト性の低下を伴うことなく、コア第1主面側及びコア第2主面側の両方について、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。 The wiring board to be manufactured by the manufacturing method of means 1 includes a core second main surface side insulating layer disposed on the core second main surface and the chip second main surface, the core material, A through-hole conductor provided in a through-hole for passing through the core first main surface side insulating layer and the core second main surface side insulating layer in the thickness direction; and the core second main surface side insulating layer And a second filled via conductor that is formed so as to fill the second main surface side via hole provided in the inner conductor and is electrically connected to the inner conductor. In this case, before the first plating step, a hole forming step for forming the second main surface side via hole is performed, and in the first plating step, the plating bath for the through-hole plating is used, whereby the second It is preferable to form the second filled via conductor by plating the main surface side via hole and performing plating using the plating bath for the filled via in the second plating step. According to this manufacturing method, the conventional problems such as generation of cavities in the hollow portion and mixing of foreign substances are prevented on both the core first main surface side and the core second main surface side without lowering productivity and cost. It can be avoided.
上記コア材は、配線基板におけるコア部の一部分をなすものであって、例えばコア第1主面及びその裏面側に位置するコア第2主面を有する平板状に形成される。かかるコア材は、埋め込み用セラミックチップを収容するための収容穴部を1つまたは2つ以上有している。この収容穴部は、コア第1主面及びコア第2主面の両方にて開口する貫通穴であってもよいほか、コア第1主面またはコア第2主面にて開口する非貫通穴であってもよい。 The core material forms part of the core portion of the wiring board, and is formed in a flat plate shape having, for example, a core first main surface and a core second main surface located on the back side thereof. Such a core material has one or more housing holes for housing the embedding ceramic chip. The accommodation hole may be a through hole that opens on both the core first main surface and the core second main surface, or a non-through hole that opens on the core first main surface or the core second main surface. It may be.
コア材を形成する材料は特に限定されないが、好ましいコア材は高分子材料を主体として形成される。コア材を形成するための高分子材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。 Although the material which forms a core material is not specifically limited, A preferable core material is mainly formed of a polymer material. Specific examples of the polymer material for forming the core material include, for example, EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide / triazine resin), PPE resin (polyphenylene ether resin), etc. There is. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used.
上記埋め込み用セラミックチップは、例えば、チップ第1主面及びチップ第2主面を有するセラミック焼結体であることが好ましい。このセラミック焼結体としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックキャパシタを実現しやすくなる。なお、埋め込み用セラミックチップはセラミック焼結体でなくてもよい。 The embedding ceramic chip is preferably a ceramic sintered body having a chip first main surface and a chip second main surface, for example. As this ceramic sintered body, a sintered body of high-temperature fired ceramic such as alumina, aluminum nitride, boron nitride, silicon carbide, silicon nitride, etc. is preferably used, and also for borosilicate glass and lead borosilicate glass. A sintered body of low-temperature fired ceramic such as glass ceramic to which an inorganic ceramic filler such as alumina is added is preferably used. In this case, it is also preferable to use a sintered body of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate depending on the application. When a dielectric ceramic sintered body is used, a ceramic capacitor having a large capacitance can be easily realized. The embedded ceramic chip may not be a ceramic sintered body.
埋め込み用セラミックチップは、例えば接着剤等を用いてコア材の収容穴部内に収容固定されている。この場合、セラミックチップは収容穴部内に完全に収容された状態で固定されていてもよく、収容穴部内からその一部を突出させた状態で固定されていてもよい。 The embedding ceramic chip is housed and fixed in the housing hole of the core material using, for example, an adhesive. In this case, the ceramic chip may be fixed in a state of being completely accommodated in the accommodation hole, or may be fixed in a state in which a part thereof is protruded from the inside of the accommodation hole.
セラミックチップの内部には内部導体が形成されている。このような内部導体を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、内部導体を形成する材料として、さらに銅や銀などの使用が可能となる。内部導体は、セラミック焼結体の厚さ方向に延びるビア導体であってもよく、セラミック焼結体の面方向に延びる内層導体層であってもよい。 An internal conductor is formed inside the ceramic chip. The material for forming such an internal conductor is not particularly limited, but it is preferable to use a metal that can be sintered simultaneously with the ceramic, for example, nickel, molybdenum, tungsten, titanium, or the like. When a low-temperature fired ceramic sintered body is selected, copper, silver, or the like can be further used as a material for forming the internal conductor. The internal conductor may be a via conductor extending in the thickness direction of the ceramic sintered body or may be an inner conductor layer extending in the surface direction of the ceramic sintered body.
ここで埋め込み用セラミックチップは、セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造のセラミックキャパシタであってもよい。このようにキャパシタとしての機能を付与した埋め込み用セラミックチップを用いた場合、例えば半導体集積回路素子の近傍に配置されることで浮遊インダクタンスを確実に低下させることができるため、半導体集積回路素子を安定的に動作させることが可能となる。 Here, the ceramic chip for embedding may be a ceramic capacitor having a structure in which the first internal electrode layers and the second internal electrode layers are alternately stacked via ceramic dielectric layers. When the embedded ceramic chip having a function as a capacitor is used as described above, for example, the stray inductance can be reliably reduced by being disposed in the vicinity of the semiconductor integrated circuit element, so that the semiconductor integrated circuit element can be stabilized. It is possible to operate it automatically.
コア第1主面側絶縁層は、コア第1主面及びチップ第1主面の上に配置されるとともに、1つまたは2つ以上の第1主面側ビア穴を有している。このような第1主面側ビア穴は、チップ第1主面の上に対応する領域に形成されている。 The core first main surface side insulating layer is disposed on the core first main surface and the chip first main surface, and has one or more first main surface side via holes. Such a first main surface side via hole is formed in a corresponding region on the chip first main surface.
また、コア第2主面側絶縁層は、コア第2主面及びチップ第2主面の上に配置されるとともに、1つまたは2つ以上の第2主面側ビア穴を有している。このような第2主面側ビア穴は、チップ第2主面の上に対応する領域に形成されている。 The core second main surface side insulating layer is disposed on the core second main surface and the chip second main surface, and has one or more second main surface side via holes. . Such a second main surface side via hole is formed in a corresponding region on the chip second main surface.
第1主面側ビア穴内には内部導体に電気的に接続された第1フィルドビア導体が形成され、第2主面側ビア穴内には同じく内部導体に電気的に接続された第2フィルドビア導体が形成されている。ちなみにフィルドビアとは、めっき層の厚さが均一ではなく、そのめっき層によってビア穴が完全に充填されており、窪み部を有しないタイプのビアを指している。従って、このようなフィルドビアは、ビア穴の形状に沿って均一な厚さのめっき層が形成され、それゆえビア穴が完全にはめっき層で充填されておらず、窪み部を有するタイプのビア(いわゆるコンフォーマルビア)とは区別される。 A first filled via conductor electrically connected to the inner conductor is formed in the first main surface side via hole, and a second filled via conductor also electrically connected to the inner conductor is formed in the second main surface side via hole. Is formed. Incidentally, the filled via refers to a type of via having a plating layer with a non-uniform thickness, the via hole being completely filled with the plating layer, and having no depression. Accordingly, in such filled vias, a plating layer having a uniform thickness is formed along the shape of the via hole, and therefore, the via hole is not completely filled with the plating layer, and has a depression. It is distinguished from (so-called conformal beer).
前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層により構成されるコア部には、コア部をその厚さ方向に貫通するスルーホール用孔が形成されている。スルーホール用孔内にはスルーホール導体が設けられ、そのスルーホール導体の空洞部には穴埋材が充填されている。 In the core part constituted by the core material, the core first main surface side insulating layer, and the core second main surface side insulating layer, a through hole for penetrating the core part in the thickness direction is formed. Yes. A through-hole conductor is provided in the through-hole hole, and a hole filling material is filled in the cavity of the through-hole conductor.
コア部の表面側には、ビア導体を有する層間絶縁層を積層した構造を有し、半導体集積回路素子を支持することが可能な第1配線積層部が配置されていてもよい。このような第1配線積層部は、例えば、高分子材料を主体とする層間絶縁層及び導体層を交互に接続し、導体層同士を前記ビア導体で接続した構造のいわゆるビルドアップ層であってもよい。 A first wiring laminated portion that has a structure in which an interlayer insulating layer having a via conductor is laminated and can support a semiconductor integrated circuit element may be disposed on the surface side of the core portion. Such a first wiring laminated portion is, for example, a so-called build-up layer having a structure in which an interlayer insulating layer and a conductor layer mainly composed of a polymer material are alternately connected and the conductor layers are connected by the via conductor. Also good.
また、コア部の裏面側には、ビア導体を有する層間絶縁層を積層した構造を有し、母基板に支持されることが可能な第2配線積層部が配置されていてもよい。このような第2配線積層部も、例えば、高分子材料を主体とする層間絶縁層及び導体層を交互に接続し、導体層同士を前記ビア導体で接続した構造のいわゆるビルドアップ層であってもよい。 Further, a second wiring laminated portion that has a structure in which an interlayer insulating layer having a via conductor is laminated and can be supported by the mother board may be disposed on the back surface side of the core portion. Such a second wiring laminated portion is also a so-called build-up layer having a structure in which, for example, an interlayer insulating layer mainly composed of a polymer material and a conductor layer are alternately connected, and the conductor layers are connected by the via conductor. Also good.
以下、手段1の製造方法について説明する。 Hereinafter, the manufacturing method of the means 1 will be described.
準備工程では、コア第1主面及びコア第2主面を有し、コア第1主面及び前記コア第2主面のいずれか一方にて開口する収容穴部を有するコア材を、従来周知の手法により作製し、あらかじめ準備しておく。また、チップ第1主面及びチップ第2主面を有し内部に内部導体が形成された埋め込み用セラミックチップを、従来周知の手法により作製し、あらかじめ準備しておく。そして、このセラミックチップをコア材の収容穴部内に収容固定する。この後、コア第1主面及びチップ第1主面の上にコア第1主面側絶縁層を形成し、コア第2主面及びチップ第2主面の上にコア第2主面側絶縁層を形成する。 In the preparation step, a core material that has a core first main surface and a core second main surface and has a receiving hole that opens at one of the core first main surface and the core second main surface is conventionally known. Prepared in advance by the above method. Moreover, a ceramic chip for embedding having a chip first main surface and a chip second main surface and having an internal conductor formed therein is prepared by a conventionally known technique and prepared in advance. And this ceramic chip is accommodated and fixed in the accommodation hole part of a core material. Thereafter, a core first main surface side insulating layer is formed on the core first main surface and the chip first main surface, and the core second main surface side insulating is formed on the core second main surface and chip second main surface. Form a layer.
上記準備工程後にはスルーホール形成工程及び穴あけ工程を実施する。スルーホール形成工程では、例えばドリル加工等によりスルーホール用孔を形成する。また、穴あけ工程では、例えばレーザー加工等により第1主面側ビア穴を形成する。当該工程において第2主面側ビア穴を形成してもよい。 After the preparation step, a through hole forming step and a drilling step are performed. In the through hole forming step, a through hole is formed by, for example, drilling. In the drilling step, the first main surface side via hole is formed by, for example, laser processing. In the step, the second main surface side via hole may be formed.
第1めっき工程では、スルーホールめっき用のめっき浴を用いためっきを行って所定箇所にめっきを施す。ここで、スルーホールめっき用のめっき浴とは、スローイングパワー(即ちめっき付きまわり性。穴、溝に十分にめっきを付着させ得る液の能力)があまり強くないめっき浴のことを指している。従って、このめっきを行うと、スルーホール用孔にスルーホール導体が形成されるが、その中心部には空洞部が生じる。また、第1めっき工程を行うと、第1主面側ビア穴にもめっきが施される。なお、先の穴あけ工程で第2主面側ビア穴が形成されている場合には、その第2主面側ビア穴にもめっきが施される。 In the first plating step, plating is performed using a plating bath for through-hole plating to plate a predetermined portion. Here, the plating bath for through-hole plating refers to a plating bath that does not have very strong throwing power (that is, ability to attach plating to a hole or groove). Therefore, when this plating is performed, a through-hole conductor is formed in the through-hole hole, but a hollow portion is generated at the center thereof. When the first plating step is performed, the first main surface side via hole is also plated. If the second main surface side via hole is formed in the previous drilling step, the second main surface side via hole is also plated.
続いて行われる第2めっき工程では、フィルドビア用のめっき浴を用いてめっきを施すことにより、第1主面側ビア穴内をめっきで完全に埋めて、第1フィルドビア導体を形成する。ここで、フィルドビア用のめっき浴とは、スルーホールめっき用のめっき浴よりもスローイングパワーが強いめっき浴のことを指している。なお、第2主面側ビア穴にもめっきが施されている場合には、その第2主面側ビア穴に第2フィルドビア導体が形成される。つまり、この工程を経ると、第1主面側ビア穴内にも第2主面側ビア穴内にも窪み部がなくなるため、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。 In the subsequent second plating step, plating is performed using a filled via plating bath to completely fill the inside of the first main surface side via hole with plating, thereby forming a first filled via conductor. Here, the filled via plating bath refers to a plating bath having a stronger throwing power than a plating bath for through-hole plating. If the second main surface side via hole is also plated, a second filled via conductor is formed in the second main surface side via hole. That is, after this step, since there is no dent in both the first main surface side via hole and the second main surface side via hole, conventional problems such as generation of a cavity in the dent portion and contamination of foreign matter can be avoided. .
続く穴埋め印刷工程では、従来周知の印刷装置等を用いて印刷を行うことにより、スルーホール導体の空洞部に穴埋材を充填することで、空洞部をなくすようにする。ゆえに、この工程によると、スルーホール導体上に蓋めっき層を容易に形成可能な状態となる。 In the subsequent hole-filling printing process, printing is performed using a conventionally known printing apparatus or the like to fill the hollow portion of the through-hole conductor with the hole-filling material, thereby eliminating the hollow portion. Therefore, according to this process, a lid plating layer can be easily formed on the through-hole conductor.
この場合、穴埋め印刷工程後に表面研磨工程を行うことがよい。この工程によれば、表面に突出または付着している余剰の穴埋材が除去されるとともに、表層にあるめっき層が平坦化される。よって、コア部上に形成される配線積層部のプラナリティが向上し、配線基板の歩留まりも向上する。なお、表面研磨工程はコア部の少なくとも片面に行えばよいが、両面について行なうことがより好適である。 In this case, the surface polishing step is preferably performed after the hole-filling printing step. According to this step, surplus hole filling material protruding or adhering to the surface is removed, and the plating layer on the surface layer is flattened. Therefore, the planarity of the wiring laminated part formed on the core part is improved, and the yield of the wiring board is also improved. The surface polishing step may be performed on at least one side of the core portion, but it is more preferable to perform the both sides.
そして上記課題を解決するための別の手段(手段2)としては、コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面のうち少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第1主面及びチップ第2主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第1主面及び前記チップ第1主面の上に配置されたコア第1主面側絶縁層と、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記コア第1主面側絶縁層に設けられた第1主面側ビア穴を埋めるようにして形成され、前記チップ第1主面上の第1主面側端子電極に接合されることで前記内部導体に電気的に接続された第1フィルドビア導体と、前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記チップ第2主面上の第2主面側端子電極に接合されることで前記内部導体に電気的に接続された第2フィルドビア導体とを備える配線基板を製造する方法であって、前記スルーホール用孔を形成するスルーホール形成工程と、前記第1主面側ビア穴及び前記第2主面側ビア穴を形成する穴あけ工程と、無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔及び前記第1主面側ビア穴にめっきを施すことにより、前記スルーホール導体、前記第1フィルドビア導体及び前記第2フィルドビア導体をそれぞれ形成するめっき工程と、前記めっき工程後において前記スルーホール導体の空洞部に前記穴埋材を充填する穴埋め印刷工程とを含むことを特徴とする配線基板の製造方法がある。 And as another means (means 2) for solving the above-mentioned problem, it has a core first main surface and a core second main surface, and at least any one of the core first main surface and the core second main surface A core material having a housing hole portion opened at the top, a ceramic chip for embedding having a chip first main surface and a chip second main surface and having an internal conductor formed therein and housed and fixed in the housing hole portion; A core first main surface side insulating layer disposed on the core first main surface and the chip first main surface, and a core disposed on the core second main surface and the chip second main surface. A second main surface side insulating layer, and a through hole provided in a through hole for penetrating the core material, the core first main surface side insulating layer, and the core second main surface side insulating layer in the thickness direction thereof A hole conductor, a hole filling material filled in a cavity of the through-hole conductor, and the core Is formed so as to fill the first main surface via hole provided on the first main surface side insulating layer, the inner conductor by being joined to the first main surface side terminal electrode on the chip first main surface A first filled via conductor electrically connected to the second main surface side via hole provided in the second main surface side insulating layer of the core, and formed on the chip second main surface. 2. A method of manufacturing a wiring board comprising a second filled via conductor that is electrically connected to the internal conductor by being joined to a terminal surface side terminal electrode , wherein the through hole is formed to form the through hole A step of forming a first main surface side via hole and a second main surface side via hole, and a step of forming a cavity in the central portion of the through-hole conductor after performing electroless plating. For through-hole plating with throwing power By performing electroless plating using a plating bath throwing power is strong Firudobi for A than the plating bath, by plating to the hole and the first main surface side via holes through hole, the through hole conductors, A plating process for forming the first filled via conductor and the second filled via conductor , respectively, and a hole filling printing process for filling the cavity of the through-hole conductor with the hole filling material after the plating process. There is a method for manufacturing a wiring board.
従って、手段2の製造方法によると、めっき工程にてフィルドビア用のめっき浴を用いてめっきを施すことにより、第1主面側ビア穴内がめっきにより完全に埋められる結果、第1フィルドビア導体が形成される。つまり、この方法では、少なくとも穴埋め印刷工程よりも前の段階で第1主面側ビア穴の窪み部がなくなるため、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。ゆえに、第1フィルドビア導体の接続信頼性が向上する。また、熱的ストレスが加わった場合でも第1フィルドビア導体の内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。しかも、めっき工程では同時にスルーホール導体も形成されるため、生産性及びコスト性の低下も回避される。 Therefore, according to the manufacturing method of means 2, the first filled via conductor is formed as a result of completely filling the via hole in the first main surface side by plating by performing plating using a plating bath for filled via in the plating step. Is done. That is, in this method, since the hollow portion of the first main surface side via hole is eliminated at least before the hole-filling printing step, conventional problems such as generation of a cavity in the hollow portion and contamination of foreign matter can be avoided. Therefore, the connection reliability of the first filled via conductor is improved. Further, even when thermal stress is applied, cracks and delamination are less likely to occur inside the first filled via conductor, and via thermal reliability is improved. Moreover, since a through-hole conductor is also formed at the same time in the plating process, a reduction in productivity and cost is avoided.
また、手段2の製造方法により製造されるべき前記配線基板は、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記内部導体に電気的に接続された第2フィルドビア導体とをさらに備えていてもよい。この場合、前記めっき工程前に、前記第2主面側ビア穴を形成する穴あけ工程を行い、前記めっき工程において、前記スルーホールめっき用のめっき浴を用いることにより、前記第2主面側ビア穴にめっきを施し、前記めっき工程において、前記フィルドビア用のめっき浴を用いてめっきを施すことにより、前記第2フィルドビア導体を形成することが好ましい。そしてこの製造方法によれば、生産性やコスト性の低下を伴うことなく、第1主面側及び第2主面側の両方について、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。 The wiring board to be manufactured by the manufacturing method of means 2 includes a core second main surface side insulating layer disposed on the core second main surface and the chip second main surface, the core material, A through-hole conductor provided in a through-hole for passing through the core first main surface side insulating layer and the core second main surface side insulating layer in the thickness direction; and the core second main surface side insulating layer And a second filled via conductor formed so as to fill the second main surface side via hole provided in the inner conductor and electrically connected to the inner conductor. In this case, before pre-Symbol plating step performs drilling step of forming the second main surface side via holes, before Symbol plating process, by using a plating bath for the through-hole plating, the second main surface plated on the side via holes, before Symbol plating process, by plating using a plating bath for the filled via, it is preferable to form the second filled via conductors. According to this manufacturing method, conventional problems such as generation of cavities in the recessed portions and contamination of foreign matters are avoided on both the first main surface side and the second main surface side without lowering productivity and cost. be able to.
この場合、穴埋め印刷工程後に表面研磨工程を行うことがよい。この工程によれば、表面に突出または付着している余剰の穴埋材が除去されるとともに、表層にあるめっき層が平坦化される。よって、コア部上に形成される配線積層部のプラナリティが向上し、配線基板の歩留まりも向上する。なお、表面研磨工程はコア部の少なくとも片面に行えばよいが、両面について行なうことがより好適である。 In this case, the surface polishing step is preferably performed after the hole-filling printing step. According to this step, surplus hole filling material protruding or adhering to the surface is removed, and the plating layer on the surface layer is flattened. Therefore, the planarity of the wiring laminated part formed on the core part is improved, and the yield of the wiring board is also improved. The surface polishing step may be performed on at least one side of the core portion, but it is more preferable to perform the both sides.
そして上記課題を解決するための別の手段(手段3)としては、コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面のうち少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第1主面及びチップ第2主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第1主面及び前記チップ第1主面の上に配置されたコア第1主面側絶縁層と、少なくとも前記コア材及び前記コア第1主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記スルーホール導体及び前記穴埋材の端面を閉塞する蓋めっき層と、前記コア第1主面側絶縁層に設けられた第1主面側ビア穴を埋めるようにして形成され、前記チップ第1主面上の第1主面側端子電極に接合されることで前記内部導体に電気的に接続された第1フィルドビア導体とを備える配線基板を製造する方法であって、前記スルーホール用孔を形成するスルーホール形成工程と、前記第1主面側ビア穴を形成する穴あけ工程と、無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成するとともに、前記第1主面側ビア穴にめっきを施す第1めっき工程と、前記第1めっき工程後において前記第1主面側ビア穴をマスクするマスキング工程と、前記マスキング工程後において前記スルーホール導体の空洞部に前記穴埋材を充填する穴埋め印刷工程と、マスクされていた前記第1主面側ビア穴を露出させる露出工程と、前記露出工程後において、前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いて電解めっきを施すことにより、前記第1フィルドビア導体を形成するとともに、前記蓋めっき層を形成する第2めっき工程とを含むことを特徴とする配線基板の製造方法がある。 And as another means (means 3) for solving the above-mentioned problem, it has a core first main surface and a core second main surface, and at least one of the core first main surface and the core second main surface A core material having a housing hole portion opened at the top, a ceramic chip for embedding having a chip first main surface and a chip second main surface and having an internal conductor formed therein and housed and fixed in the housing hole portion; The core first main surface side insulating layer disposed on the core first main surface and the chip first main surface, and at least the core material and the core first main surface side insulating layer in the thickness direction thereof. A through-hole conductor provided in a through-hole for penetrating through, a hole filling material filled in a cavity of the through-hole conductor, and a lid plating layer for closing an end surface of the through-hole conductor and the hole filling material; , Provided on the core first main surface side insulating layer Is formed so as to fill the first main surface side via hole, and said chip first filled via conductor which is electrically connected to the inner conductor by being joined to the first main surface side terminal electrode of the first main surface A through hole forming step of forming the through hole, a drilling step of forming the first main surface side via hole, and after performing electroless plating, By performing electrolytic plating using a plating bath for through-hole plating having a throwing power enough to generate a cavity at the center of the through-hole conductor, the through-hole conductor is plated by plating the through-hole hole. A first plating step of forming and plating the first main surface side via hole, and a masking step of masking the first main surface side via hole after the first plating step And filling a printing step of filling the hole embedding material after the masking step in the cavity of the through-hole conductors, the exposure step of exposing the first principal surface side via holes are masked, after the exposing step Second plating for forming the first filled via conductor and forming the lid plating layer by performing electrolytic plating using a plated via plating bath having a slower throwing power than the plating bath for through-hole plating There is a method for manufacturing a wiring board including a process.
従って、手段3の製造方法によると、第1主面側ビア穴にめっきを施した後、第1主面側ビア穴をマスクした状態で穴埋め印刷工程を行うことにより、第1主面側ビア穴の窪み部に穴埋材を充填することなく、スルーホール導体の空洞部にのみ穴埋材を充填することができる。この後、第2めっき工程にてフィルドビア用のめっき浴を用いてめっきを施すことにより、第1主面側ビア穴内がめっきにより完全に埋められる結果、第1フィルドビア導体が形成される。その結果、第1主面側ビア穴の窪み部がなくなり、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。ゆえに、第1フィルドビア導体の接続信頼性が向上する。また、熱的ストレスが加わった場合でも第1フィルドビア導体の内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。 Therefore, according to the manufacturing method of the means 3, after the first main surface side via hole is plated, the first main surface side via is performed by performing the hole filling printing process in a state where the first main surface side via hole is masked. It is possible to fill the hole filling material only in the cavity portion of the through-hole conductor without filling the hole filling portion with the hole filling material. Thereafter, plating is performed using a plating bath for filled vias in the second plating step, whereby the first main surface side via hole is completely filled with plating, thereby forming the first filled via conductor. As a result, the recessed portion of the first main surface side via hole disappears, and conventional problems such as generation of a cavity in the recessed portion and mixing of foreign matters can be avoided. Therefore, the connection reliability of the first filled via conductor is improved. Further, even when thermal stress is applied, cracks and delamination are less likely to occur inside the first filled via conductor, and via thermal reliability is improved.
また、手段3の製造方法により製造されるべき前記配線基板は、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記内部導体に電気的に接続された第2フィルドビア導体とをさらに備えていてもよい。この場合、前記第1めっき工程前に、前記第2主面側ビア穴を形成する穴あけ工程を行い、前記第1めっき工程において、前記スルーホールめっき用のめっき浴を用いることにより前記第2主面側ビア穴にめっきを施し、前記マスキング工程において、前記第2主面側ビア穴をマスクし、前記露出工程において、マスクされていた前記第2主面側ビア穴を露出させ、前記第2めっき工程において、前記フィルドビア用のめっき浴を用いてめっきを施すことにより、前記第2フィルドビア導体を形成することが好ましい。そしてこの製造方法によれば、生産性やコスト性の低下を伴うことなく、第1主面側及び第2主面側の両方について、窪み部における空洞発生や異物混入といった従来の問題を回避することができる。 The wiring board to be manufactured by the manufacturing method of means 3 includes a core second main surface side insulating layer disposed on the core second main surface and the chip second main surface, the core material, A through-hole conductor provided in a through-hole for passing through the core first main surface side insulating layer and the core second main surface side insulating layer in the thickness direction; and the core second main surface side insulating layer And a second filled via conductor formed so as to fill the second main surface side via hole provided in the inner conductor and electrically connected to the inner conductor. In this case, before the first plating step, a hole forming step for forming the second main surface side via hole is performed, and in the first plating step, the second main surface is formed by using the plating bath for the through hole plating. Plating the surface side via hole, masking the second main surface side via hole in the masking step, exposing the masked second main surface side via hole in the exposing step, and In the plating step, the second filled via conductor is preferably formed by plating using the plating bath for the filled via. According to this manufacturing method, conventional problems such as generation of cavities in the recessed portions and contamination of foreign matters are avoided on both the first main surface side and the second main surface side without lowering productivity and cost. be able to.
この場合、穴埋め印刷工程後に表面研磨工程を行うことがよい。この工程によれば、表面に突出または付着している余剰の穴埋材が除去されるとともに、表層にあるめっき層が平坦化される。よって、コア部上に形成される配線積層部のプラナリティが向上し、配線基板の歩留まりも向上する。なお、表面研磨工程はコア部の少なくとも片面に行えばよいが、両面について行なうことがより好適である。 In this case, the surface polishing step is preferably performed after the hole-filling printing step. According to this step, surplus hole filling material protruding or adhering to the surface is removed, and the plating layer on the surface layer is flattened. Therefore, the planarity of the wiring laminated part formed on the core part is improved, and the yield of the wiring board is also improved. The surface polishing step may be performed on at least one side of the core portion, but it is more preferable to perform the both sides.
[第1実施形態] [First Embodiment]
以下、本発明の配線基板の製造方法を具体化した第1実施形態を図1〜図8に基づき詳細に説明する。 A first embodiment that embodies a method for manufacturing a wiring board according to the present invention will be described below in detail with reference to FIGS.
図1に示されるように、本実施形態のセラミックチップ内蔵配線基板10は、埋め込み用セラミックチップ101を内蔵した構造を有するICチップ搭載用の配線基板である。配線基板10を構成するコア部15は、ガラスエポキシからなる平板状のコア材11を有している。
As shown in FIG. 1, the ceramic chip built-in
コア材11は平面視で矩形状の収容穴部92を有している。収容穴部92は、コア第1主面12(図1では上面)の中央部及びコア第2主面13(図1では下面)の中央部にて開口している。即ち、この収容穴部92は貫通穴である。収容穴部92内には、図2に示すセラミックキャパシタ101(埋め込み用セラミックチップ)が、完全に埋め込まれた状態で収容されている。チップ第1主面102(図1,図2では上面)は、コア材11のコア第1主面12と同じ側に向けられている。チップ第2主面103(図1,図2では下面)は、コア材11のコア第2主面13と同じ側に向けられている。本実施形態のセラミックキャパシタ101は、縦12.0mm×横12.0mm×厚さ0.80mmの矩形平板状である。このセラミックキャパシタ101の厚さは、コア材11とほぼ同じ厚さまたはそれよりも薄くなっている。収容穴部92の内面とセラミックキャパシタ101の側面106との隙間は、高分子材料(本実施形態では熱硬化性樹脂)からなる樹脂充填剤95によって埋められている。この樹脂充填剤95は、セラミックキャパシタ101をコア材11に固定するとともに、セラミックキャパシタ101及びコア材11の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
The
図2等に示されるように、本実施形態のセラミックキャパシタ101は、いわゆるビアアレイタイプのセラミックキャパシタである。セラミックキャパシタ101を構成するセラミック焼結体104は、チップ第1主面102及びチップ第2主面103を有する板状物である。セラミック焼結体104は、セラミック誘電体層105を介して第1内部電極層141(内部導体)と第2内部電極層142(内部導体)とを交互に積層配置した構造を有している。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第1内部電極層141及び第2内部電極層142間の誘電体(絶縁体)として機能する。第1内部電極層141及び第2内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。
As shown in FIG. 2 and the like, the
セラミック焼結体104には多数のビアホール130が形成されている。これらのビアホール130は、セラミック焼結体104をその厚さ方向に貫通するとともに、全面にわたって格子状(アレイ状)に配置されている。各ビアホール130内には、セラミック焼結体104のチップ第1主面102及びチップ第1主面103間を貫通する複数のビア導体131,132(内部導体)が、ニッケルを主材料として形成されている。第1ビア導体131は複数の第1内部電極層141を貫通しており、それら同士を互いに電気的に接続している。第2ビア導体132は複数の第2内部電極層142を貫通しており、それら同士を互いに電気的に接続している。
A number of via
セラミック焼結体104のチップ第1主面102上には、複数の第1外部端子電極111,112(端子電極)が突設されている。また、セラミック焼結体104のチップ第2主面103上には、複数の第2外部端子電極121,122が突設されている。チップ第1主面102側にある第1外部端子電極111,112は、後述する第1フィルドビア導体51に対して電気的に接続されている。一方、チップ第2主面103側にある第2外部端子電極121,122は、後述する第2フィルドビア導体61に対して電気的に接続されている。
On the chip first
図1に示されるように、コア部15を構成するコア第1主面側絶縁層33は、コア材11のコア第1主面12及びチップ第1主面12の上に配置されている。また、同じくコア部15を構成するコア第2主面側絶縁層34は、コア材11のコア第2主面13及びチップ第2主面13の上に配置されている。従って、セラミックキャパシタ101はコア部15内に完全に埋め込まれている。
As shown in FIG. 1, the core first main surface
コア第1主面側絶縁層33は、例えばエポキシ樹脂等の有機樹脂材料を主成分として形成されたものであって、チップ第1主面13の上に対応する領域に複数の第1主面側ビア穴56を有している。本実施形態において複数の第1主面側ビア穴56は、開口径が60μm〜80μm程度に設定され、第1外部端子電極111,112の中心部を露出させるようにして形成されている。各々の第1主面側ビア穴56内には、第1フィルドビア導体51が銅めっきによって窪み部60を埋めるようにして形成されている。第1フィルドビア導体51の底部は第1外部端子電極111,112の上面中央部に接合されている。
The core first main surface
コア第2主面側絶縁層34は、例えばエポキシ樹脂等の有機樹脂材料を主成分として形成されたものであって、チップ第2主面13の上に対応する領域に複数の第2主面側ビア穴66を有している。本実施形態において複数の第2主面側ビア穴66は、開口径が60μm〜80μm程度に設定され、第2外部端子電極121,122の中心部を露出させるようにして形成されている。各々の第2主面側ビア穴66内には、第2フィルドビア導体61が銅めっきによって窪み部60を埋めるようにして形成されている。第2フィルドビア導体61は第2外部端子電極121,122の下面中央部に接合されている。
The core second main surface
図1に示されるように、コア部15の上面側には第1配線積層部31が積層形成されている。この第1配線積層部31は、例えばエポキシ樹脂等の有機樹脂材料からなり、複数のビアホール71が形成された樹脂絶縁層35を備えている。アレイ状にレイアウトされた複数のビアホール71内には、銅めっきからなるビア導体72が形成されている。これらのビア導体72はいずれもフィルドビア導体であって、それらの上端面は端子パッド44として機能する。樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。そして、これらの端子パッド44に対しては、ICチップ21(半導体集積回路素子)の有する複数の接続端子22がそれぞれ接合可能となっている。
As shown in FIG. 1, a first wiring laminated
図1に示されるように、コア部15の下面側には第2配線積層部32が積層形成されている。この第2配線積層部32は、例えばエポキシ樹脂等の有機樹脂材料からなり、複数のビアホール73が形成された樹脂絶縁層36を備えている。アレイ状にレイアウトされた複数のビアホール73内には、銅めっきからなるビア導体74が形成されている。これらのビア導体74はいずれもフィルドビア導体であって、それらの下端面は端子パッド47として機能する。樹脂絶縁層36の表面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、端子パッド47を露出させる開口部48が形成されている。そして、これらの端子パッド47上には、はんだボール49がそれぞれ接合されている。各はんだボール49は、マザーボード26の有する図示しない複数の接続端子に対してそれぞれ接合可能となっている。
As shown in FIG. 1, the second wiring laminated
図1に示されるように、コア部15における複数箇所には、コア材11、コア第1主面側絶縁層33及びコア第2主面側絶縁層34をその厚さ方向に貫通する直径300μm程度のスルーホール用孔18が設けられている。これらのスルーホール用孔18内には、厚さ10μm〜30μm程度の銅めっきからなるスルーホール導体16が形成されている。スルーホール導体16の中心部にある空洞部19(図1、図5等参照)は、フィラーを含むエポキシ樹脂の硬化物である穴埋材17を充填することによって完全に埋められている。穴埋材17が充填されたスルーホール導体16の上端面及び下端面は平坦になっていて、そこには厚さ10μm〜40μm程度の銅めっきからなる蓋めっき層41が設けられている。その結果、スルーホール導体16の上端面及び下端面が閉塞されている。蓋めっき層41上にはビア導体72,74が接合されている。かかるスルーホール導体16は、第1主面側絶縁層33の導体とコア第2主面側絶縁層34の導体とを電気的に接続している。
As shown in FIG. 1, at a plurality of locations in the
マザーボード26側からの通電によって、第1内部電極層141−第2内部電極層142間に電圧を加えると、第1内部電極層141に例えばプラスの電荷が蓄積し、第2内部電極層142に例えばマイナスの電荷が蓄積する。その結果、セラミックキャパシタ101がキャパシタとして機能する。また、このセラミックキャパシタ101では、第1ビア導体131及び第2ビア導体132がそれぞれ交互に隣接して配置され、かつ、第1ビア導体131及び第2ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
When a voltage is applied between the first
次に、本実施形態の配線基板10の製造方法について述べる。
Next, a method for manufacturing the
コア材準備工程ではコア材11を従来周知の手法により作製し、埋め込み用セラミックチップ準備工程では、セラミックキャパシタ101を従来周知の手法により作製し、コア材11とセラミックキャパシタ101とをあらかじめ準備しておく。
In the core material preparation step, the
コア材準備工程において、コア材11は以下のように作製される。まず、縦400mm×横400mm×厚み0.80mmの基材の両面に、厚み35μmの銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリル機を用いて孔あけ加工を行い、スルーホール導体16を形成するための貫通孔(図示略)を所定位置にあらかじめ形成しておく。また、銅張積層板に対してルータを用いて孔あけ加工を行い、収容穴部92となる貫通孔を所定位置にあらかじめ形成しておく(図3参照)。なお、収容穴部92となる貫通孔は、一辺が14.0mmで、四隅に半径3mmのアールを有する断面略正方形状の孔である。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体16を形成する。さらに、次に、銅張積層板の両面の銅箔をエッチングしてパターニングを行い、コア材11を得る。
In the core material preparation step, the
埋め込み用セラミックチップ準備工程において、セラミックキャパシタ101は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第1内部電極層141となる第1内部電極部と、第2内部電極層142となる第2内部電極部とが形成される。次に、第1内部電極部が形成されたグリーンシートと第2内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
In the embedding ceramic chip preparation step, the
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール130を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール130内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように第1外部端子電極111,112のメタライズ層を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように第2外部端子電極121,122のメタライズ層を形成する。
Further, a number of via
この後、グリーンシート積層体の乾燥を行い、表面端子部をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。
Thereafter, the green sheet laminate is dried to solidify the surface terminal part to some extent. Next, the green sheet laminate is degreased and fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic
次に、得られたセラミック焼結体104が有する各外部端子電極111,112,121,122に対して電解銅めっき(厚さ10μm程度)を行う。その結果、各外部端子電極111,112,121,122の上に銅めっき層が形成され、セラミックキャパシタ101が完成する。
Next, electrolytic copper plating (thickness of about 10 μm) is performed on each external
次に、このセラミックキャパシタ101をコア材11の収容穴部92内に収容固定する。具体的には、収容穴部92の開口部をマスキングし、この状態でマウント装置を用いて収容穴部92内にセラミックキャパシタ101をマウントしかつ仮固定する。次に、収容穴部92の内面とセラミックキャパシタ101の側面106との隙間に、ディスペンサ装置を用いて熱硬化性樹脂製の充填剤95を充填し、かつこれを熱硬化させる。そして、熱硬化後にマスキングを除去する。
Next, the
以上のような準備工程を行った後、コア第1主面12及びチップ第1主面102の上にコア第1主面側絶縁層33を形成し、コア第2主面13及びチップ第2主面103の上にコア第2主面側絶縁層34を形成する(絶縁層形成工程)。具体的には下記のような手順による。即ち、コア第1主面12及びチップ第1主面102の上、並びに、コア第2主面13及びチップ第2主面103の上に、エポキシ樹脂を主成分とする厚さ40μm程度のフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する(図3参照)。
After performing the above preparation steps, the core first main surface
次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、コア第1主面側絶縁層33に第1主面側ビア穴56を形成し、コア第2主面側絶縁層34に第2主面側ビア穴66を形成する(穴あけ工程)。また、従来周知のドリル加工装置を用いてドリル加工を行い、コア部15を貫通するスルーホール用孔18を複数箇所に形成する(スルーホール形成工程、図4参照)。なお、スルーホール形成工程よりも後に穴あけ工程を実施してもよく、スルーホール用孔18をレーザー照射により形成してもよい。また、スルーホール形成工程及び穴あけ工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
Next, laser irradiation is performed using a conventionally known laser processing apparatus to form a first main surface side via
続く第1めっき工程では、無電解めっきの後、スルーホールめっき用のめっき浴を用いためっきを行って所定箇所に銅めっき172を施す(図5参照)。本実施形態では、上記めっき浴としてEEJA社製、キューレックスS(商品名)を用い(60分、電流値50〜100A)ているが、勿論これは一例に過ぎずそれ以外のスルーホールめっき用のめっき浴を用いても構わない。このめっきを行うと、スルーホール用孔18にスルーホール導体16が形成される。同時に、第1主面側ビア穴56及び第2主面側ビア穴66に、下地層である第1めっき層62が形成される。なお、第1主面側ビア穴56及び第2主面側ビア穴66に形成される第1めっき層62は、この段階ではいわゆるコンフォーマルビア導体の形態となっている。
In the subsequent first plating step, after electroless plating, plating using a plating bath for through-hole plating is performed, and copper plating 172 is applied to predetermined locations (see FIG. 5). In this embodiment, Culex S (trade name) manufactured by EEJA is used as the plating bath (60 minutes, current value of 50 to 100 A), but this is only an example and for other through-hole plating. The plating bath may be used. When this plating is performed, the through-
続く第2めっき工程では、フィルドビア用のめっき浴を用いためっきを行って所定箇所に銅めっき173を施す(図6参照)。本実施形態では、上記めっき浴としてエバラユージライト社製、キューブライトVF2(商品名)を用いている(60分、電流値50〜100A)。勿論、これは一例に過ぎずそれ以外のフィルドビア用のめっき浴を用いても構わない。なお、フィルドビア用めっき液には、孔内のめっき成長を促進する一方、孔外でのめっき成長を抑制するために、N系高分子化合物等のレベラー(めっき抑制剤)などが通常含まれている。これによりスローイングパワーを調整することが可能であり、通常80%以上のスローイングパワーを有することが好ましい。このめっきによれば、第1主面側ビア穴56内に第2めっき層53が充填されて第1フィルドビア導体51が形成され、第2主面側ビア穴66内に第2めっき層63が充填されて第2フィルドビア導体61が形成される。つまり、この工程を経ると、第1主面側ビア穴56及び第2主面側ビア穴66の両方について窪み部60がなくなる。
In the subsequent second plating step, plating using a filled via plating bath is performed, and copper plating 173 is applied to predetermined locations (see FIG. 6). In the present embodiment, Cubelight VF2 (trade name) manufactured by Ebara Eugelite Co., Ltd. is used as the plating bath (60 minutes, current value 50 to 100 A). Of course, this is only an example, and other filled via plating baths may be used. The filled via plating solution usually contains a leveler (plating inhibitor) such as an N-based polymer compound in order to promote plating growth inside the hole and suppress plating growth outside the hole. Yes. This makes it possible to adjust the throwing power, and it is usually preferable to have a throwing power of 80% or more. According to this plating, the first main surface side via
続く穴埋め印刷工程では、コア第1主面側絶縁層33を上向きにした状態のコア部15を従来周知の印刷装置にセットし、穴埋材17の印刷を行う。印刷後には120℃、70分の熱処理を行い、さらに180℃、5時間の熱処理を行って、穴埋材17を熱硬化させる。この工程を経ると、スルーホール導体16の空洞部19に穴埋材17が充填され、空洞部19がなくなる(図7参照)。
In the subsequent hole filling printing step, the
次に、従来周知の研磨装置を用いてコア部15の上面及び下面を研磨する表面研磨工程を行い、表面に突出または付着している余剰の穴埋材171を除去する。
Next, a surface polishing process for polishing the upper surface and the lower surface of the
続く第3めっき工程(即ち蓋めっき工程)では、コンフォーマルビア用のめっき浴を用いためっきを行って所定箇所に銅めっき174を施す(図8参照)。本実施形態では、第1めっき工程で用いたものと同じものを当該めっき浴として用いている。このめっきによれば、スルーホール導体16及び穴埋材17の両端面上に蓋めっき層41が形成されるとともに、第1フィルドビア導体51及び第2フィルドビア導体61の上に第3めっき層54が積層される。
In the subsequent third plating step (that is, the lid plating step), plating is performed using a plating bath for conformal vias, and copper plating 174 is applied to predetermined locations (see FIG. 8). In the present embodiment, the same one used in the first plating step is used as the plating bath. According to this plating, the
さらに、従来公知の手法(例えばサブトラクティブ法)に従い、エッチングによるパターニングを行って、コア第1主面側導体層185、コア第2主面側導体層186を形成した後、従来周知の手法に従って第1配線積層部31及び第2配線積層部32を形成し、所望の配線基板10を完成させる。具体的には、コア第1主面側導体層185、コア第2主面側導体層186上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体47が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層35,36を形成する。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部にビア導体47を形成するとともに、第2層の樹脂絶縁層35上に端子パッド44を形成し、第2層の樹脂絶縁層36上にBGA用パッド48を形成する。次に、第2層の樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。さらに、端子パッド44上にはんだバンプ45を形成し、かつ、BGA用パッド48上にはんだバンプ49を形成する。
Further, in accordance with a conventionally known method (for example, a subtractive method), patterning by etching is performed to form the core first main surface
従って、本実施形態によれば以下の作用効果を得ることができる。 Therefore, according to this embodiment, the following effects can be obtained.
(1)本実施形態の配線基板10の製造方法では、第1めっき工程にて第1主面側ビア穴56及び第2主面側ビア穴66にめっきを施した後、第2めっき工程にてフィルドビア用のめっき浴を用いてめっきを施すようにしている。そしてこの手順によれば、第1主面側ビア穴56及び第2主面側ビア穴66の内部が、めっきにより完全に埋められる。その結果、窪み部60を有しない第1フィルドビア導体51及び第2フィルドビア導体61が同時に形成される。つまり、この方法では、少なくとも穴埋め印刷工程よりも前の段階で前記窪み部60がなくなるため、窪み部60における空洞発生や異物混入といった従来の問題を回避することができる。ゆえに、第1フィルドビア導体51及び第2フィルドビア導体61の接続信頼性が向上する。また、熱的ストレスが加わった場合でも、第1フィルドビア導体51及び第2フィルドビア導体61の内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。
(1) In the manufacturing method of the
ゆえに、図1に示す所望の配線基板10を確実にかつ簡単に製造することができる。また、従来の製造方法と比べて工数がそれほど増えるわけではないので、製造コスト高も回避することができる。
Therefore, the desired
(2)また本実施形態では、セラミックキャパシタ101に直接接続するビア導体(即ち第1フィルドビア導体51及び第2フィルドビア導体61)が、いずれもフィルドビア導体であるため、大きな電流を供給しやすい構造となっている。よって、配線基板10の低抵抗化を達成しやすくなる。
[第2実施形態]
(2) In the present embodiment, since the via conductors directly connected to the ceramic capacitor 101 (that is, the first filled via
[Second Embodiment]
以下、本発明の配線基板の製造方法を具体化した第2実施形態を図9〜図11に基づき詳細に説明する。 Hereinafter, a second embodiment that embodies the method for manufacturing a wiring board according to the present invention will be described in detail with reference to FIGS.
本実施形態では、スルーホールめっき用のめっき浴を用いる第1めっき工程を省略することを除き、基本的には第1実施形態の手順に従って、配線基板10を製造している。
In the present embodiment, the
図9には、スルーホール形成工程及び穴あけ工程の実施後、第1めっき工程を省略して第2めっき工程を実施したときのコア部15の様子が示されている。このとき、フィルドビア用のめっき浴を用いためっきを行って所定箇所に銅めっき173(厚み10〜25μm)が施される。このめっきによれば、第1主面側ビア穴56内に第2めっき層53が充填されて第1フィルドビア導体51が形成され、第2主面側ビア穴66内に第2めっき層63が充填されて第2フィルドビア導体61が形成される。つまり、この工程を経ると、第1主面側ビア穴56及び第2主面側ビア穴66の両方について窪み部60がなくなる。
FIG. 9 shows the state of the
この後、穴埋め印刷工程を行って穴埋材17を充填し(図10参照)、表面研磨工程を行った後、第3めっき工程(即ち蓋めっき工程)を行って蓋めっき層41を形成する(図11参照)。さらに、エッチングによるパターニングを行って導体同士を切り離した後、従来周知の手法に従って第1配線積層部31及び第2配線積層部32を形成し、所望の配線基板10を完成させる。
Thereafter, the hole filling printing process is performed to fill the hole filling material 17 (see FIG. 10), the surface polishing process is performed, and then the third plating process (that is, the lid plating process) is performed to form the
以上説明したような製造方法であっても、第1実施形態と同様の作用効果を奏することができる。即ち、ビア接続信頼性及びビア熱的信頼性を向上できる優れた配線基板を、簡単にかつ確実に製造することができる。しかも、第1めっき工程を省略した分だけ工程が簡略化する。
[第3実施形態]
Even with the manufacturing method as described above, it is possible to achieve the same effects as the first embodiment. That is, an excellent wiring board capable of improving the via connection reliability and the via thermal reliability can be easily and reliably manufactured. Moreover, the process is simplified by omitting the first plating process.
[Third Embodiment]
以下、本発明の配線基板の製造方法を具体化した第3実施形態を図12〜図14に基づき詳細に説明する。 Hereinafter, a third embodiment in which the method for manufacturing a wiring board according to the present invention is embodied will be described in detail with reference to FIGS.
本実施形態では、第1実施形態と同じ手順で第1めっき工程までの諸工程を実施する。そして第1めっき工程の実施後、マスキング工程を行って第1主面側ビア穴56及び第2主面側ビア穴66をマスクする(図12参照)。本実施形態において具体的には、可撓性樹脂基材182の片側面に粘着層183が形成されたマスキングテープ181を用いている。そして、コア第1主面側絶縁層33における第1主面側ビア穴の形成領域、及び、コア第2主面側絶縁層34における第2主面側ビア穴66の形成領域を覆うように、それぞれマスキングテープ181を貼り付ける。なおこの工程では、次工程のことを考慮してスルーホール導体16の開口部を露出させておく必要がある。
In the present embodiment, the steps up to the first plating step are performed in the same procedure as in the first embodiment. After the first plating step, a masking step is performed to mask the first main surface side via
続く穴埋め印刷工程では、コア第1主面側絶縁層33を上向きにした状態のコア部15を従来周知の印刷装置にセットし、穴埋材17の印刷を行う。このとき第1主面側ビア穴53はマスクされて非露出となっているため、第1主面側ビア穴53の窪み部60に穴埋材17を充填することなく、スルーホール導体16の空洞部19にのみ穴埋材19を充填することができる。印刷後には120℃、70分の熱処理を行い、さらに180℃、5時間の熱処理を行って、穴埋材17を熱硬化させる。この工程を経ると、スルーホール導体16の空洞部19に穴埋材17が充填され、空洞部19がなくなる(図13参照)。
In the subsequent hole filling printing step, the
次に、従来周知の研磨装置を用いてコア部15の上面及び下面を研磨する表面研磨工程を行い、表面に突出または付着している余剰の穴埋材171を除去する。なお、この工程で研磨屑が発生したとしても、マスクされている第1主面側ビア穴56及び第2主面側ビア穴66の中に研磨屑が入り込むことはない。表面研磨工程後には露出工程を行って、マスキングテープ181を剥がしてマスクされていた第1主面側ビア穴56及び第2主面側ビア穴66を露出させる。
Next, a surface polishing process for polishing the upper surface and the lower surface of the
次に、フィルドビア用のめっき浴を用いた第2めっき工程を行って銅めっき173を施す。このめっきによれば、第1主面側ビア穴56内に第2めっき層53が充填されて第1フィルドビア導体51が形成され、第2主面側ビア穴66内に第2めっき層63が充填されて第2フィルドビア導体61が形成される(図14参照)。つまり、この工程を経ると、第1主面側ビア穴56及び第2主面側ビア穴66の両方について窪み部60がなくなる。このめっきによれば蓋めっき層41が同時に形成される。この後、エッチングによるパターニングを行って導体同士を切り離した後、従来周知の手法に従って第1配線積層部31及び第2配線積層部32を形成し、所望の配線基板10を完成させる。
Next, the copper plating 173 is performed by performing the 2nd plating process using the plating bath for filled vias. According to this plating, the first main surface side via
以上説明したような製造方法であっても、第1実施形態と同様の作用効果を奏することができる。即ち、ビア接続信頼性及びビア熱的信頼性を向上できる優れた配線基板を、簡単にかつ確実に製造することができる。
[第4実施形態]
Even with the manufacturing method as described above, it is possible to achieve the same effects as the first embodiment. That is, an excellent wiring board capable of improving the via connection reliability and the via thermal reliability can be easily and reliably manufactured.
[Fourth Embodiment]
以下、本発明の配線基板の製造方法を具体化した第4実施形態を図15〜図19に基づき詳細に説明する。 Hereinafter, a fourth embodiment in which the method for manufacturing a wiring board according to the present invention is embodied will be described in detail with reference to FIGS.
図15に示されるように、本実施形態ではコア材11の構造が第1実施形態のものと異なっており、具体的には収容穴部92がコア第1主面12のみにおいて開口する非貫通穴となっている。
As shown in FIG. 15, in this embodiment, the structure of the
本実施形態では、第1実施形態と基本的に同じ準備工程を行うが、ここではマスキングを行わずにセラミックキャパシタ101をコア材11の収容穴部92内に収容固定する。準備工程後、コア第1主面側絶縁層33及びコア第2主面側絶縁層34を形成し、次にスルーホール形成工程及び穴あけ工程を行う。その結果、図15に示すように、コア部15にスルーホール用孔18、第1主面側ビア穴56及び第2主面側ビア穴166を形成する。本実施形態にて形成される第2主面側ビア穴166は、収容穴部92の底部も貫通しているため、第1実施形態のものよりも深くなっている。
In the present embodiment, basically the same preparation steps as in the first embodiment are performed, but here the
この後、第1実施形態の製造方法に従って、第1めっき工程以降の諸工程を実施すれば、所望のコア部15を作製することができる(図16,図17,図18参照)。そして、この後従来周知の手法に従って、第1配線積層部31及び第2配線積層部32を形成すれば、所望の配線基板を完成させることができる。
Thereafter, according to the manufacturing method of the first embodiment, a desired
以上説明したような製造方法であっても、第1実施形態と同様の作用効果を奏することができる。即ち、ビア接続信頼性及びビア熱的信頼性を向上できる優れた配線基板を、簡単にかつ確実に製造することができる。 Even with the manufacturing method as described above, it is possible to achieve the same effects as the first embodiment. That is, an excellent wiring board capable of improving the via connection reliability and the via thermal reliability can be easily and reliably manufactured.
なお、本発明の実施の形態は以下のように変更してもよい。 In addition, you may change embodiment of this invention as follows.
・上記各実施形態では、埋め込み用セラミックチップとしてセラミックキャパシタ101を用いるものであったが、これに代えてキャパシタの機能を有しないセラミックチップを用いてもよい。
In each of the above embodiments, the
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。 Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiments described above are listed below.
(1)コア第1主面及びコア第2主面を有し、前記コア第1主面及び前記コア第2主面のうち少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第1主面及びチップ第2主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第1主面及び前記チップ第1主面の上に配置されたコア第1主面側絶縁層と、前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記スルーホール導体及び前記穴埋材の端面を閉塞する蓋めっき層と、前記コア第1主面側絶縁層に設けられた第1ビア穴を埋めるようにして形成され、前記内部導体に電気的に接続された第1フィルドビア導体と、前記コア第2主面側絶縁層に設けられた第2ビア穴を埋めるようにして形成され、前記内部導体に電気的に接続された第2フィルドビア導体とを備える配線基板を製造する方法であって、前記スルーホール用孔を形成するスルーホール形成工程と、前記第1主面側ビア穴及び前記第2主面側ビア穴を形成する穴あけ工程と、スルーホールめっき用のめっき浴を用いることにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成するとともに、前記第1主面側ビア穴及び前記第1主面側ビア穴にめっきを施す第1めっき工程と、前記第1めっき工程後において前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いてめっきを施すことにより、前記第1フィルドビア導体及び前記第2フィルドビア導体を形成する第2めっき工程と、前記第2めっき工程後において前記スルーホール導体の空洞部に前記穴埋材を充填する穴埋め印刷工程と、前記穴埋め印刷工程後において前記蓋めっき層を形成する蓋めっき層形成工程とを含むことを特徴とする配線基板の製造方法。 (1) A core material having a core first main surface and a core second main surface, and having a receiving hole that opens at least one of the core first main surface and the core second main surface, and a chip An embedding ceramic chip having an inner conductor formed therein having a first main surface and a chip second main surface, and being housed and fixed in the housing hole, and the core first main surface and the chip first main surface A core first main surface side insulating layer disposed on the core, a core second main surface side insulating layer disposed on the core second main surface and the chip second main surface, the core material, and the core; A through-hole conductor provided in a through-hole hole penetrating the first main surface side insulating layer and the core second main surface side insulating layer in the thickness direction, and a cavity portion of the through-hole conductor was filled Hole filling material and lid plating for closing the through hole conductor and the end face of the hole filling material A first filled via conductor formed so as to fill a first via hole provided in the core first main surface side insulating layer and electrically connected to the inner conductor; and the core second main surface side A method of manufacturing a wiring board comprising a second filled via conductor formed so as to fill a second via hole provided in an insulating layer and electrically connected to the internal conductor, the hole for through hole Through-hole forming step, forming the first main surface side via hole and the second main surface side via hole, and using a plating bath for through hole plating, the through hole hole And plating the first main surface side via hole and the first main surface side via hole, and after the first plating step, the through hole conductor is formed. A second plating step of forming the first filled via conductor and the second filled via conductor by plating using a filled via plating bath having a slower throwing power than the plating bath for the hole plating; and the second It includes a hole filling printing step for filling the hole filling material in the cavity of the through-hole conductor after the plating step, and a lid plating layer forming step for forming the lid plating layer after the hole filling printing step. A method for manufacturing a wiring board.
10…配線基板
11…コア材
12…コア第1主面
13…コア第2主面
16…スルーホール導体
17…穴埋材
18…スルーホール用孔
19…空洞部
33…コア第1主面側絶縁層
41…蓋めっき層
51…第1フィルドビア導体
56…第1主面側ビア穴
61,161…第2フィルドビア導体
66,166…第2主面側ビア穴
92…収容穴部
101…埋め込み用セラミックチップ
102…チップ第1主面
103…チップ第2主面
131,132…内部導体としてのビア導体
141…内部導体としての第1内部電極層
142…内部導体としての第2内部電極層
DESCRIPTION OF
Claims (3)
チップ第1主面及びチップ第2主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、
前記コア第1主面及び前記チップ第1主面の上に配置されたコア第1主面側絶縁層と、
前記コア第2主面及び前記チップ第2主面の上に配置されたコア第2主面側絶縁層と、
前記コア材、前記コア第1主面側絶縁層及び前記コア第2主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、
前記スルーホール導体の空洞部に充填された穴埋材と、
前記コア第1主面側絶縁層に設けられた第1主面側ビア穴を埋めるようにして形成され、前記チップ第1主面上の第1主面側端子電極に接合されることで前記内部導体に電気的に接続された第1フィルドビア導体と、
前記コア第2主面側絶縁層に設けられた第2主面側ビア穴を埋めるようにして形成され、前記チップ第2主面上の第2主面側端子電極に接合されることで前記内部導体に電気的に接続された第2フィルドビア導体と
を備える配線基板を製造する方法であって、
前記スルーホール用孔を形成するスルーホール形成工程と、
前記第1主面側ビア穴及び前記第2主面側ビア穴を形成する穴あけ工程と、
無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成するとともに、前記第1主面側ビア穴及び前記第2主面側ビア穴にめっきを施す第1めっき工程と、
前記第1めっき工程後において、前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いて電解めっきを施すことにより、前記第1フィルドビア導体及び前記第2フィルドビア導体を形成する第2めっき工程と、
前記第2めっき工程後において前記スルーホール導体の空洞部に前記穴埋材を充填する穴埋め印刷工程と
を含むことを特徴とする配線基板の製造方法。 A core material having a core first main surface and a core second main surface, and having an accommodation hole opening in at least one of the core first main surface and the core second main surface;
An embedded ceramic chip having a chip first main surface and a chip second main surface, in which an internal conductor is formed, and is housed and fixed in the housing hole;
A core first main surface side insulating layer disposed on the core first main surface and the chip first main surface;
A core second main surface side insulating layer disposed on the core second main surface and the chip second main surface;
A through-hole conductor provided in a through-hole for passing through the core material, the core first main surface side insulating layer and the core second main surface side insulating layer in the thickness direction;
A hole filling material filled in the cavity of the through-hole conductor;
It is formed so as to fill a first main surface side via hole provided in the core first main surface side insulating layer, and is bonded to a first main surface side terminal electrode on the chip first main surface. A first filled via conductor electrically connected to the inner conductor ;
The second main surface side via hole provided in the core second main surface side insulating layer is formed so as to be filled, and is bonded to the second main surface side terminal electrode on the chip second main surface. A method of manufacturing a wiring board comprising: a second filled via conductor electrically connected to an inner conductor ;
A through hole forming step for forming the through hole,
A drilling step of forming the first main surface side via hole and the second main surface side via hole ;
After performing electroless plating, by performing electrolytic plating using a plating bath for through-hole plating having a throwing power enough to generate a cavity in the center of the through-hole conductor , the through-hole hole is formed. Forming a through-hole conductor by plating, and a first plating step of plating the first main surface side via hole and the second main surface side via hole ;
After the first plating step, the first filled via conductor and the second filled via conductor are formed by performing electrolytic plating using a plated via plating bath having a slower throwing power than the plating bath for through-hole plating. A second plating step,
A method of manufacturing a wiring board, comprising: a hole filling printing step of filling the cavity of the through-hole conductor with the hole filling material after the second plating step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082817A JP4705867B2 (en) | 2006-03-24 | 2006-03-24 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082817A JP4705867B2 (en) | 2006-03-24 | 2006-03-24 | Wiring board manufacturing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007258543A JP2007258543A (en) | 2007-10-04 |
JP2007258543A5 JP2007258543A5 (en) | 2008-02-14 |
JP4705867B2 true JP4705867B2 (en) | 2011-06-22 |
Family
ID=38632465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082817A Expired - Fee Related JP4705867B2 (en) | 2006-03-24 | 2006-03-24 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4705867B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053188A (en) * | 1999-08-12 | 2001-02-23 | Shinko Electric Ind Co Ltd | Method for manufacturing multilayer wiring board |
JP2001144435A (en) * | 1999-11-16 | 2001-05-25 | Sumitomo Metal Electronics Devices Inc | Through hole resin filling method and printed-circuit board manufacturing method |
JP2002271032A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
JP2004214410A (en) * | 2002-12-27 | 2004-07-29 | Ykc:Kk | Multi-layer wiring substrate and method for manufacturing the same |
-
2006
- 2006-03-24 JP JP2006082817A patent/JP4705867B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053188A (en) * | 1999-08-12 | 2001-02-23 | Shinko Electric Ind Co Ltd | Method for manufacturing multilayer wiring board |
JP2001144435A (en) * | 1999-11-16 | 2001-05-25 | Sumitomo Metal Electronics Devices Inc | Through hole resin filling method and printed-circuit board manufacturing method |
JP2002271032A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
JP2004214410A (en) * | 2002-12-27 | 2004-07-29 | Ykc:Kk | Multi-layer wiring substrate and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2007258543A (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509972B2 (en) | Wiring board, embedded ceramic chip | |
JP5129645B2 (en) | Manufacturing method of wiring board with built-in components | |
JP4838068B2 (en) | Wiring board | |
JP4964481B2 (en) | Wiring board | |
JP5203451B2 (en) | Component built-in wiring board | |
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
JP2013074178A (en) | Method for manufacturing wiring board with built-in component | |
JP2007150123A (en) | Capacitor to be built in wiring board, wiring board having built-in capacitor and manufacturing method thereof | |
JP2010171413A (en) | Method of manufacturing wiring board with built-in component | |
JP4648230B2 (en) | Wiring board manufacturing method | |
JP4954765B2 (en) | Wiring board manufacturing method | |
JP4405477B2 (en) | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
JP4954824B2 (en) | Wiring board with built-in components, capacitor for wiring board | |
JP5078759B2 (en) | Wiring board built-in electronic components and wiring board | |
JP5512558B2 (en) | Manufacturing method of wiring board with built-in components | |
JP4405478B2 (en) | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
JP5192865B2 (en) | Manufacturing method of wiring board with built-in components | |
JP2007318089A (en) | Wiring board | |
JP4668940B2 (en) | Wiring board, embedded ceramic chip | |
JP4668822B2 (en) | Wiring board manufacturing method | |
JP5192864B2 (en) | Manufacturing method of wiring board with built-in components | |
JP2009004459A (en) | Capacitor built-in wiring board | |
JP2008244029A (en) | Wiring board with built-in component, and component used therefor | |
JP4705867B2 (en) | Wiring board manufacturing method | |
JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4705867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |