KR100711255B1 - 칩 패키지 및 그 제조방법 - Google Patents

칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100711255B1
KR100711255B1 KR1020050052628A KR20050052628A KR100711255B1 KR 100711255 B1 KR100711255 B1 KR 100711255B1 KR 1020050052628 A KR1020050052628 A KR 1020050052628A KR 20050052628 A KR20050052628 A KR 20050052628A KR 100711255 B1 KR100711255 B1 KR 100711255B1
Authority
KR
South Korea
Prior art keywords
chip
package body
package
via hole
insulating film
Prior art date
Application number
KR1020050052628A
Other languages
English (en)
Other versions
KR20060132337A (ko
Inventor
박성열
장병규
홍기표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050052628A priority Critical patent/KR100711255B1/ko
Publication of KR20060132337A publication Critical patent/KR20060132337A/ko
Application granted granted Critical
Publication of KR100711255B1 publication Critical patent/KR100711255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩패키지 및 그 제조방법에 관한 것으로, 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체를 제공하는 단계; 상기 패키지 몸체의 소정 부분에 적어도 하나의 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 절연막을 형성하는 단계; 및 상기 절연막이 형성된 비아홀을 도전성 물질로 채워 비아를 형성하는 단계를 포함하는 것을 주요한 특징으로 함으로써, 칩에서 발생한 열이 금속으로 형성된 패키지 몸체를 통해 외부로 신속히 방출하게 되고, 비아를 감싸는 절연막을 통해 상기 칩의 전기적 쇼트를 방지할 수 있는 이점이 있다.
패키지, 칩패키지, LED, 비아, 방열

Description

칩 패키지 및 그 제조방법{A chip package and manufacturing method thereof}
도 1a 내지 도 1d는 종래의 LED칩이 실장된 방열구조의 패키지의 제조방법을 설명하기 위한 공정단면도
도 2a 및 도 2b는 본 발명의 실시예에 의한 칩패키지의 단면도
도 3a 및 도 3b는 상기 칩패키지의 실장공간에 LED칩이 실장된 것을 나타낸 단면도
도 4a 및 도 4b는 상기 실시예의 변형예에 의한 칩패키지의 단면도
도 5a 내지 도 5g는 본 발명의 실시예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도
도 5h는 본 발명의 실시예에 의한 칩패키지에 LED칩을 다이본딩 방법으로 실장한 후, 상기 LED칩과 상기 비아를 와이어본딩 한 것을 나타낸 단면도
도 6a는 LED칩을 플립칩본딩하기 위한 비아를 패키지 몸체의 소정 부분에 형성한 것을 나타낸 단면도
도 6b는 LED칩이 비아에 플립칩본딩되어 실장된 것을 나타낸 단면도
도 7a 내지 도 7d는 상기 실시예의 변형예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도
< 도면의 주요부분에 대한 부호의 설명 >
205, 405, 505, 705: 패키지 몸체 210, 410, 525, 725: 비아
215, 425, 520b, 720: 절연막 305, 530: LED칩
510, 710: 비아홀 515, 715: 마스크 패턴
520a: 절연물질
본 발명은 칩(Chip)패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 칩을 동작시키는 경우에 상기 칩에서 발생되는 열을 외부로 신속히 방출시킬 수 있는 칩패키지 및 그 제조방법에 관한 것이다.
일반적으로 칩패키지라 함은 칩을 기판에 전기적으로 연결해주고, 이를 마더보드에 안정적으로 실장할 수 있게 한 것을 말한다.
특히, 상기 칩으로서 LED칩을 사용한 LED패키지의 경우, 고 전력용 LED를 구동시키기 위한 LED패키지가 필요하며, 고 전력을 가하기 위해서는 상기 LED패키지의 방열(放熱)이 가장 중요한 특성 중의 하나이다.
그런데, 상기 칩 특히, LED칩의 동작에 따른 열 발생을 완전히 방지할 수는 없으며, 이러한 열로 인하여 열화 또는 패일(fail) 현상이 발생한다. 따라서, 이러한 열화 또는 패일 현상을 방지하기 위하여 효과적인 방열 구조를 지닌 패키지에 상기 칩(LED칩 포함)을 실장할 필요성이 요구된다.
도 1a 내지 도 1d는 종래의 LED칩이 실장된 방열구조의 패키지(100)의 제조방법을 설명하기 위한 공정단면도이다.
이하, 도 1a 내지 도 1d를 참조하여 종래의 LED칩이 실장된 방열구조의 패키지(100)의 제조방법에 대하여 설명하기로 한다.
먼저, 도 1a에 도시한 바와 같이, 세라믹 패키지 몸체(105)의 LED칩이 실장되는 부분에 복수개의 비아홀(110)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이,상기 복수개의 비아홀(110)에 금속을 채워 복수개의 비아(115)를 형성한다.
그 다음, 도 1c에 도시한 바와 같이, 상기 복수개의 비아(115) 상면에 LED칩(120)을 실장하는데, 이 경우 에폭시(125)를 사용하여 다이 본딩(Die Bonding) 방법으로 실장한다.
마지막으로, 도 1d에 도시한 바와 같이, 상기 LED칩(120)은 와이어를 통해 상기 세라믹 패키지 몸체(105)에 형성된 양극 리드(130a)와 음극 리드(130b)에 각각 와이어본딩(Wire Bonding)된다.
이렇게 제조된 종래의 LED칩이 실장된 방열구조의 패키지(100)에 있어서, 상기 LED칩(120)에서 발생된 열은 상기 에폭시(125)를 통해 상기 복수개의 비아(115)로 전달된 후, 상기 복수개의 비아(115)를 통해 외부로 방출되었다.
그러나, 상기 종래의 LED칩이 실장된 방열구조의 패키지(100)는, 상기 에폭시(125)의 열전달 특성이 좋지 않고 또한, 상기 LED칩(120)에서 발생한 열이 주로 상기 복수개의 비아(115)를 통해서만 외부로 방출되고 상기 세라믹 패키지 몸체 (105)를 통해서는 외부로 방출되지 못함으로써, 패키지를 통한 방열 특성에 한계가 있는 문제점이 있었다.
따라서 본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 칩에서 발생한 열을 패키지 몸체를 통해 외부로 효과적으로 방출시키면서, 상기 칩의 전기적 쇼트(short)를 방지할 수 있는 구조의 칩패키지 및 그 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 칩패키지는, 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체; 상기 패키지 몸체의 소정 부분에 형성된 적어도 하나의 비아(via); 및 상기 비아의 외면을 둘러싸는 절연막을 포함하는 것을 특징으로 한다.
여기서, 상기 비아는, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하거나 또는 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아(signal via)인 것을 특징으로 한다.
그리고, 상기 실장공간은, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성된 것을 특징으로 한다.
또한, 상기 절연막은, 상기 비아의 외면을 둘러싸면서, 상기 비아의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 것을 특징으로 한다.
한편, 상기한 목적을 달성하기 위한 본 발명에 의한 칩패키지의 제조방법은, 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체를 제공하는 단계; 상기 패키지 몸체의 소정 부분에 적어도 하나의 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 절연막을 형성하는 단계; 및 상기 절연막이 형성된 비아홀을 도전성 물질로 채워 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 비아는, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하거나 또는 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아(signal via)로 형성하는 것을 특징으로 한다.
그리고, 상기 실장공간은, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성하는 것을 특징으로 한다.
또한, 상기 절연막을 형성하는 방법은, 상기 비아홀에 점성을 갖는 절연물질을 채우는 단계; 및 상기 비아홀의 내벽에 상기 절연물질이 도포될 수 있을 정도의 흡입력으로 상기 절연물질을 진공 흡착하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 칩패키지의 제조방법은, 상기 비아홀에 상기 절연물질을 채우기 전에, 상기 비아홀을 형성하고 있는 영역외의 상기 패키지 몸체의 상면에 마스크 패턴을 형성하는 단계; 및 상기 절연물질을 진공 흡착한 후, 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
이하에서는 본 발명에 의한 실시예에 대하여 첨부한 도면을 참조하여 보다 상세히 설명하되, 중복되는 부분에 대한 설명은 생략하도록 한다.
칩 패키지에 대한 실시예
도 2a 및 도 2b는 본 발명의 실시예에 의한 칩패키지의 단면도이다.
본 실시예 등의 칩패키지에는 동작시에 열이 발생하는 일반적인 칩이 실장될 수 있으나, 설명의 편의상 상기 칩으로서 LED칩을 예로 하여 설명하기로 한다.
도 2a에 도시한 바와 같이 본 발명의 실시예에 의한 칩패키지(200a)는, 몸체 전체가 금속으로 형성되고 상기 LED칩(미도시)을 실장할 수 있는 실장공간이 형성된 패키지 몸체(205)와, 상기 패키지 몸체(205)의 소정 부분에 형성되어 상기 LED칩과 와이어본딩되는 적어도 하나의 도전성 비아(210: via)와, 상기 비아(210)의 외면을 둘러싸는 절연막(215)을 포함하여 구성되거나 또는, 도 2b에 도시한 바와 같이 본 발명의 실시예에 의한 칩패키지(200b)는, 몸체 전체가 금속으로 형성되고 상기 LED칩을 실장할 수 있는 실장공간이 형성된 패키지 몸체(205)와, 상기 패키지 몸체(205)의 소정 부분에 형성되어 상기 LED칩과 플립칩본딩되는 적어도 하나의 도전성 비아(210: via)와, 상기 비아(210)의 외면을 둘러싸는 절연막(215)을 포함하여 구성된다.
특히, 상기 비아(210)는 상기 패키지 몸체(205)의 실장공간에 실장되는 LED칩과 전기적 신호를 송수신하는 시그널 비아(signal via)로서 주로 작용한다.
이때, 상기 절연막(215)은, 상기 비아(210)와 상기 금속으로 형성된 패키지 몸체(205)간의 전기적 쇼트를 방지하는 작용을 한다.
그리고, 상기 패키지 몸체(205)에 형성된 실장공간은, 상기 LED칩을 외부로부터 보호하기 위해 상기 패키지 몸체(205)의 상측부에 오목한 형상으로 형성된다.
도 3a 및 도 3b는 상기 칩패키지(200a, 200b)의 실장공간에 상기 LED칩(305)이 실장된 것을 나타낸 단면도이다.
도 3a에 도시한 바와 같이, 상기 LED칩(305)은 상기 비아(210)와 와이어본딩되어 전기적신호를 주고받을 수 있으며, 이 경우 상기 LED칩(305)은 상기 패키지 몸체(205)의 오목한 실장공간에 다이 본딩(예를 들어, 에폭시 본딩)되어 실장된다.
이때, 상기 LED칩(305)의 동작시에 발생한 열,은 상기 패키지 몸체(205)가 금속으로 되어있기 때문에 상기 패키지 몸체(205) 전체로 확산되어 신속히 외부로 방출되게 된다.
또한, 도 3b에 도시한 바와 같이, 상기 LED칩(305)은 상기 비아(210)와 플립칩본딩될 수 있고, 이 경우 상기 LED칩(305)은 상기 비아(210)를 통해 전기적 신호를 주고받으며, 상기 LED칩(305)의 동작시에 발생한 열은 상기 비아(210)를 거쳐 상기 금속으로 형성된 패키지 몸체(205) 전체로 확산되어 신속히 외부로 방출되게 된다.
칩 패키지에 대한 실시예의 변형예
도 4a 및 도 4b는 상술한 실시예의 변형예에 의한 칩패키지의 단면도이다.
도 4a 및 도 4b에 도시한 바와 같이, 본 변형예에 의한 칩패키지는, 절연막 (415)이 비아(410)의 외면을 둘러싸면서, 상기 절연막(415)이 상기 비아(410)의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된다.
이때, 상기 절연막(415)이 상기 비아(410)의 상측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "a")은, 상기 비아(410)와 와이어본딩 또는 플립칩본딩되는 LED칩(미도시)과 상기 금속으로 형성된 패키지 몸체(405)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.
그리고, 상기 절연막(415)이 상기 비아(310)의 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "b")은, 상기 금속으로 형성된 패키지 몸체(405)와 상기 패키지 몸체(405)가 장착되는 기판(미도시)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.
한편, 상기 절연막(415)의 형성을 제외한 다른 구성은 상술한 실시예와 동일하다.
칩 패키지의 제조방법에 대한 실시예
도 5a 내지 도 5g는 본 발명의 실시예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 5a에 도시한 바와 같이, 상측부에 LED칩(미도시)을 실장할 수 있는 오목한 실장공간이 형성되고 전체가 금속으로 형성된 패키지 몸체(505)를 제공한다.
그 다음, 도 5b에 도시한 바와 같이, 상기 패키지 몸체(505)의 소정 부분에 비아홀(510)을 형성한다. 여기서, 상기 비아홀(510)은 마이크로 니들을 사용하여 형성할 수 있다.
그 다음, 도 5c에 도시한 바와 같이, 상기 비아홀(510)의 상측 입구 주변에 마스크 패턴(515)을 형성한다. 여기서, 상기 마스크 패턴(515)은 일반적인 마스킹 테이프를 사용하여 형성할 수 있다.
그 다음, 도 5d에 도시한 바와 같이, 상기 비아홀(510)에 점성을 갖는 절연물질(520a)을 채운다. 이때, 상기 마스크 패턴(515)상에도 상기 절연물질이 잔존할 수 있다. 그리고, 상기 절연물질(520a)로는 일반적인 세라믹 페이스트(ceramic paste)가 사용될 수 있다.
그 다음, 도 5e에 도시한 바와 같이, 상기 비아홀(510)에 채워진 상기 절연물질(520a)을 진공 흡착한다. 이 경우, 상기 절연물질(520a)을 진공 흡착하는 진공펌프(미도시)의 흡입력을 조절함으로써 상기 비아홀(510)의 내벽에만 상기 절연물질(520a)이 잔존하고 나머지 절연물질(520a)은 상기 진공펌프로 모두 흡착되도록 한다. 여기서, 상기 비아홀(510)의 내벽에 잔존하여 상기 비아홀(510)의 내벽을 도포하게 되는 절연물질(520a)을 절연막(520b)으로 정의하기로 한다.
그 다음, 상기 절연막(520b)을 경화시킨다.
그 다음, 도 5f에 도시한 바와 같이, 상기 마스크 패턴(515)을 제거한다. 이때, 상기 마스크 패턴(515)상에 형성되어있는 절연물질도 상기 마스크 패턴(515)과 함께 제거된다. 다만, 본 실시예에서의 상기 마스크 패턴(515)의 형성 및 제거 공정은 선택적인 사항이다.
마지막으로, 도 5g에 도시한 바와 같이, 내벽에 상기 절연막(520b)이 형성되어 있는 상기 비아홀(510)에 금속 등의 도전성 재료를 채운 후 경화시켜 비아(525)를 형성함으로써, 본 실시예에 의한 칩패키지의 제조를 완성한다.
도 5h는 상기 칩패키지에 LED칩(530)을 다이본딩 방법으로 실장한 후, 상기 LED칩(530)과 상기 비아(525)를 와이어본딩 한 것을 나타낸 단면도로서, 상기 비아(525)는 상술한 바와 같이, 상기 LED칩(530)과 전기적신호를 주고받는 시그널 비아로서 작용하고, 상기 LED칩(530)의 동작시에 발생한 열은 상기 패키지 몸체(505)가 금속으로 되어있기 때문에 상기 패키지 몸체(505) 전체로 확산되어 신속히 외부로 방출되게 된다.
한편, 상술한 실시예에서는 상기 LED칩(530)을 와이어본딩하기 위한 비아(525)를 형성하였으나, 경우에 따라서는 도 6a에 도시한 바와 같이 상기 LED칩(530)을 플립칩본딩하기 위한 비아(525)를 상기 패키지 몸체(505)의 소정 부분에 형성할 수도 있다. 이 경우, 상기 비아(525)의 형성 위치 및 갯수를 제외하고는 상술한 실시예의 제조공정과 동일한 공정을 행한다.
도 6b는 상기 LED칩(530)이 상기 비아(525)에 플립칩본딩되어 실장된 것을 나타낸 단면도로서, 이 경우, 상술한 바와 같이 상기 LED칩(530)은 상기 비아(525)를 통해 전기적 신호를 주고받으며, 상기 LED칩(530)의 동작시에 발생한 열은 상기 비아(525)를 거쳐 상기 금속으로 형성된 패키지 몸체(505) 전체로 확산되어 신속히 외부로 방출되게 된다.
칩 패키지의 제조방법에 대한 실시예의 변형예
도 7a 내지 도 7d는 상술한 실시예의 변형예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 7a에 도시한 바와 같이, 상측부에 LED칩(미도시)을 실장할 수 있는 오목한 실장공간이 형성되고 전체가 금속으로 형성된 패키지 몸체(705)의 소정 부분에 비아홀(710)을 형성한다.
그 다음, 도 7b에 도시한 바와 같이, 상기 비아홀(710)의 상측 입구 주변에 마스크 패턴(715)을 형성한다. 다만, 본 변형예에서는 상술한 실시예와 달리 상기 비아홀(710)의 상측 입구의 근접 영역(참조부호 "c")을 제외하고 그 근접 영역 외의 부분에 상기 마스크 패턴(715)을 형성한다.
그 다음, 도 7c에 도시한 바와 같이, 상술한 실시예와 마찬가지의 방법으로 절연막(720)을 형성하는데, 이때 상기 절연막(720)은 상술한 실시예와 달리 상기 근접영역(참조부호 "c")에도 형성된다. 그리고, 상기 절연막(720) 형성 공정시에 진공 펌프(미도시)의 흡입력을 조절함으로써, 도 7c에 도시한 바와 같이 상기 절연막(720)이 상기 비아의 하측부로부터 외측으로 소정 정도 더 연장되어 형성되게 할 수 있다.
그 다음의 공정으로서, 상술한 실시예와 마찬가지로 비아(725) 형성 공정 및 상기 마스크 패턴(715) 제거 공정을 행함으로써, 도 7d에 도시한 바와 같이 본 변형예에 의한 칩패키지를 완성한다.
이와 같이, 본 변형예에 의해 제조된 상기 칩패키지는 상술한 실시예와 달리, 상기 절연막(720)이 상기 비아(725)의 외면을 둘러싸면서, 상기 비아(725)의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성되게 할 수 있다.
여기서, 상술한 바와 같이, 상기 절연막(720)이 상기 비아(725)의 상측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "a")은, 상기 비아(725)와 와이어본딩 또는 플립칩본딩되는 LED칩(미도시)과 상기 금속으로 형성된 패키지 몸체(705)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.
그리고, 상기 절연막(715)이 상기 비아(710)의 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "b")은, 상기 금속으로 형성된 패키지 몸체(705)와 상기 패키지 몸체(705)가 장착되는 기판(미도시)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 칩패키지 및 그 제조방법에 의하면, 칩에서 발생한 열이 금속으로 형성된 패키지 몸체를 통해 외부로 신속히 방출하게 되고, 비아를 감싸는 절연막을 통해 상기 칩의 전기적 쇼트를 방지할 수 있는 이점이 있다.
또한, 일반적인 칩패키지와 달리 패키지 몸체 전체가 하나의 금속으로 형성된 일체형의 패키지이기 때문에 견고한 구조를 갖는 이점이 있고, 상기 일체형의 패키지에 상기 칩이 실장됨으로써, 상기 칩칩이 외부의 환경에 대해 영향을 적게 받는 효과가 있다.

Claims (11)

  1. 칩;
    상기 칩을 외부로부터 보호하면서 실장하기 위해 그 상측부에 오목한 형상으로 형성된 실장공간을 갖고 그 전체가 금속으로 형성된 패키지 몸체;
    상기 패키지 몸체의 소정 부분에 형성된 적어도 하나의 비아(via); 및
    상기 비아의 외면을 둘러싸는 절연막;
    을 포함하는 칩패키지.
  2. 제1항에 있어서,
    상기 비아는,
    상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하는 시그널 비아(signal via)인 것을 특징으로 하는 칩패키지.
  3. 제1항에 있어서,
    상기 비아는,
    상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아인 것을 특징으로 하는 칩패키지.
  4. 삭제
  5. 제1항에 있어서,
    상기 절연막은,
    상기 비아의 외면을 둘러싸면서, 상기 비아의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 것을 특징으로 하는 칩패키지.
  6. 칩을 외부로부터 보호하면서 실장하기 위해 그 상측부에 오목한 형상으로 형성된 실장공간을 갖고 그 전체가 금속으로 형성된 패키지 몸체를 제공하는 단계;
    상기 패키지 몸체의 소정 부분에 적어도 하나의 비아홀을 형성하는 단계;
    상기 비아홀의 내벽에 절연막을 형성하는 단계; 및
    상기 절연막이 형성된 비아홀을 도전성 물질로 채워 비아를 형성하는 단계;
    를 포함하는 칩패키지 제조방법.
  7. 제6항에 있어서,
    상기 비아는,
    상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하는 시그널 비아로 형성하는 것을 특징으로 하는 칩패키지 제조방법.
  8. 제6항에 있어서,
    상기 비아는,
    상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아로 형성하는 것을 특징으로 하는 칩패키지 제조방법.
  9. 삭제
  10. 제6항에 있어서,
    상기 절연막을 형성하는 방법은,
    상기 비아홀에 점성을 갖는 절연물질을 채우는 단계; 및
    상기 비아홀의 내벽에 상기 절연물질이 도포될 수 있을 정도의 흡입력으로 상기 절연물질을 진공 흡착하는 단계를 포함하는 것을 특징으로 하는 칩패키지 제조방법.
  11. 제10항에 있어서,
    상기 비아홀에 상기 절연물질을 채우기 전에, 상기 비아홀을 형성하고 있는 영역외의 상기 패키지 몸체의 상면에 마스크 패턴을 형성하는 단계; 및
    상기 절연물질을 진공 흡착한 후, 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 칩패키지 제조방법.
KR1020050052628A 2005-06-17 2005-06-17 칩 패키지 및 그 제조방법 KR100711255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052628A KR100711255B1 (ko) 2005-06-17 2005-06-17 칩 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052628A KR100711255B1 (ko) 2005-06-17 2005-06-17 칩 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060132337A KR20060132337A (ko) 2006-12-21
KR100711255B1 true KR100711255B1 (ko) 2007-04-25

Family

ID=37811923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052628A KR100711255B1 (ko) 2005-06-17 2005-06-17 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100711255B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128261B1 (ko) * 2011-11-29 2012-03-22 박진성 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
CN116190534B (zh) * 2022-12-28 2023-11-07 江苏暖阳半导体科技有限公司 一种led芯片封装设备及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025877A (ko) * 1996-10-05 1998-07-15 김광호 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2002026240A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、並びに電子機器
KR20030011157A (ko) * 2001-07-28 2003-02-07 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US20040004277A1 (en) * 2002-07-03 2004-01-08 Chung-Che Tsai Semiconductor package with reinforced substrate and fabrication method of the substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025877A (ko) * 1996-10-05 1998-07-15 김광호 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2002026240A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、並びに電子機器
KR20030011157A (ko) * 2001-07-28 2003-02-07 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US20040004277A1 (en) * 2002-07-03 2004-01-08 Chung-Che Tsai Semiconductor package with reinforced substrate and fabrication method of the substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국공개특허공보 2004/4277 *

Also Published As

Publication number Publication date
KR20060132337A (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US7656015B2 (en) Packaging substrate having heat-dissipating structure
CN107230663B (zh) 具有减小的应力的半导体封装件
US8004079B2 (en) Chip package structure and manufacturing method thereof
US8415780B2 (en) Package carrier and manufacturing method thereof
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US7786571B2 (en) Heat-conductive package structure
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US6940161B2 (en) Semiconductor device and process for producing the same
CN113130445B (zh) 封装结构及其制造方法
KR20030018642A (ko) 스택 칩 모듈
KR100475079B1 (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
KR101059629B1 (ko) 반도체 패키지 제조방법
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
CN112054007A (zh) 半导体封装载板及其制法与电子封装件
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
KR100711255B1 (ko) 칩 패키지 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
TWI709218B (zh) 晶片封裝結構及其製作方法
CN113161298B (zh) 芯片封装结构及其制作方法
KR0156513B1 (ko) 반도체패키지
KR101474127B1 (ko) 반도체 기판의 방열구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13