KR100709006B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR100709006B1
KR100709006B1 KR1020010019949A KR20010019949A KR100709006B1 KR 100709006 B1 KR100709006 B1 KR 100709006B1 KR 1020010019949 A KR1020010019949 A KR 1020010019949A KR 20010019949 A KR20010019949 A KR 20010019949A KR 100709006 B1 KR100709006 B1 KR 100709006B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
camera
chip mounting
vision system
Prior art date
Application number
KR1020010019949A
Other languages
Korean (ko)
Other versions
KR20020079209A (en
Inventor
이승주
구재훈
신원대
도원철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010019949A priority Critical patent/KR100709006B1/en
Publication of KR20020079209A publication Critical patent/KR20020079209A/en
Application granted granted Critical
Publication of KR100709006B1 publication Critical patent/KR100709006B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 다이본더 장비에 투시 가능한 비젼시스템의 카메라를 설치하되, 반도체 칩의 위쪽 또는 부재의 아래쪽에 위치되게 설치하여, 반도체 칩이 부재의 칩탑재영역에 최종적으로 부착 완료될 때까지, 반도체 칩과 칩탑재영역간의 상하 배열위치가 상기 카메라의 투시에 의거 정확하게 유지되도록 함으로써, 결국 반도체 칩이 부재의 칩탑재영역에 정확한 위치를 가지며 부착될 수 있도록 한 반도체 패키지 제조방법을 제공하고자 한 것이다.
The present invention relates to a method for manufacturing a semiconductor package, wherein a camera of a vision system that is visible to a die bonder is installed, but is positioned to be positioned above or below a member of the semiconductor chip, whereby the semiconductor chip is finally placed in the chip mounting region of the member. Until the attachment is completed, the vertical arrangement position between the semiconductor chip and the chip mounting area is accurately maintained based on the perspective of the camera, so that the semiconductor package is manufactured so that the semiconductor chip can be attached with the correct position to the chip mounting area of the member. It was intended to provide a way.

반도체 칩, 부재, 칩탑재영역, X-레이 비젼 시스템, 카메라, 다이본더Semiconductor chip, member, chip mounting area, X-ray vision system, camera, die bonder

Description

반도체 패키지 제조 방법{Method for manufacturing semiconductor package} Method for manufacturing semiconductor package             

도 1은 본 발명에 따른 반도체 패키지 제조 방법의 일실시예를 설명하는 개략도,1 is a schematic diagram illustrating an embodiment of a method of manufacturing a semiconductor package according to the present invention;

도 2는 본 발명에 따른 반도체 패키지 제조 방법의 다른 실시예를 나타내는 개략도,2 is a schematic view showing another embodiment of a method of manufacturing a semiconductor package according to the present invention;

도 3은 종래의 반도체 패키지 제조 방법을 설명하는 개략도.3 is a schematic view illustrating a conventional method for manufacturing a semiconductor package.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 다이본더(Die bonder) 장비10: die bonder equipment

12 : 투시 가능한 비젼 시스템(Vision system)의 카메라12: Camera of Vision System

14 : 픽업툴(Pick up tool) 16 : 가이드레일(Guide rail)14: Pick up tool 16: Guide rail

18 : 자동 구동 암(Arm) 20 : 반도체 칩18: automatic driving arm 20: semiconductor chip

22 : 부재 24 : 칩탑재영역22 member 24 chip mounting area

26 : 비젼 시스템의 카메라26: camera of the vision system

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 반도체 칩의 위쪽 위치에서 반도체 칩과 칩탑재영역간의 상하 배열을 투시 방식의 비젼시스템으로 정확히 맞추어주어, 반도체 칩이 부재의 칩탑재영역에 정확하게 부착될 수 있도록 한 반도체 패키지 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package, wherein the vertical arrangement between the semiconductor chip and the chip mounting region at the upper position of the semiconductor chip is precisely matched with a vision vision system so that the semiconductor chip can be accurately attached to the chip mounting region of the member. It relates to a semiconductor package manufacturing method.

통상적으로, 반도체 패키지는 회로가 집적되어 있는 반도체 칩의 입출력신호를 외부로 인출시킬 수 있도록 반도체 칩을 밀봉한 것을 말하며, 대개 반도체 패키지 제조용 부재(인쇄회로기판, 회로필름, 리드프레임, 세라믹등)의 칩탑재영역에 반도체 칩을 접착수단으로 부착하는 공정과, 이 반도체 칩의 본딩패드와 상기 부재의 전도성 본딩영역간에 와이어와 같은 전기적인 신호 교환용 연결수단을 연결하는 공정과, 상기 반도체 칩과 연결수단을 포함하는 부재의 몰딩영역에 걸쳐 수지로 몰딩하는 공정과, 상기 반도체 칩의 전기적인 신호를 외부로 입출력할 수 있도록 부재의 전도성 본딩영역과 접속 가능하게 연결되어 있는 전도성 랜드에 입출력단자를 융착시키는 공정등으로 제조된다.In general, a semiconductor package is a sealing of a semiconductor chip so that an input / output signal of a semiconductor chip in which a circuit is integrated can be drawn to the outside, and is usually a member for manufacturing a semiconductor package (printed circuit board, circuit film, lead frame, ceramic, etc.). Attaching a semiconductor chip to the chip mounting area of the semiconductor chip by means of adhesion; connecting a connecting means for electrical signal exchange such as a wire between the bonding pad of the semiconductor chip and the conductive bonding area of the member; Molding with a resin over the molding region of the member including the connecting means, and connecting the input / output terminal to a conductive land connected to the conductive bonding region of the member so as to input and output the electrical signal of the semiconductor chip to the outside. It is manufactured by the process of fusion | melting, etc.

여기서, 상기 부재의 칩탑재영역에 반도체 칩을 부착하는 종래의 공정을 첨부한 도 2를 참조로 보다 상세하게 설명하면 다음과 같다.Here, it will be described in more detail with reference to Figure 2 attached to the conventional process of attaching a semiconductor chip to the chip mounting region of the member as follows.

기존의 반도체 칩 부착공정은:Conventional semiconductor chip attachment process is:

1) 웨이퍼 상태에서 소잉된 개개의 칩을 픽업툴로 진공 흡착하는 단계와; 1) vacuum adsorption of the individual chips sawn in the wafer state with a pickup tool;                         

2) 다이본더 장비(10)상에 정렬되어 있는 부재(22)의 칩탑재영역(24) 위쪽으로 픽업툴(14)이 자동 이송되어, 픽업툴(14)에 진공 흡착되어 있는 반도체 칩(20)이 상기 칩탑재영역(24)과 상하로 일치되도록 한 단계와; 2) The pick-up tool 14 is automatically transferred above the chip mounting area 24 of the member 22 aligned on the die bonder equipment 10, and the semiconductor chip 20 is vacuum-adsorbed to the pick-up tool 14. ) Vertically coincides with the chip mounting area 24;

3) 상기 반도체 칩(20)의 저면과, 상기 칩탑재영역(24) 사이의 공간으로 PRS(Patten Recognition System)와 같은 비전시스템의 카메라(26)가 위치되어, 반도체 칩(20)의 상(像)과 칩탑재영역(24)에 형성된 인식용 마크등을 식별 인식하여, 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열을 정확하게 맞추어주는 단계와;3) A camera 26 of a vision system such as a Patter Recognition System (PRS) is positioned in a space between the bottom surface of the semiconductor chip 20 and the chip mounting area 24, and thus the image of the semiconductor chip 20 I) identifying and recognizing recognition marks formed in the chip mounting area 24, and accurately aligning the vertical arrangement between the semiconductor chip 20 and the chip mounting area 24 of the member 22;

4) 상기 반도체 칩(20)과 칩탑재영역(24)의 사이에서 인식을 마친 상기 카메라(26)가 외부쪽으로 빠져 나오는 단계와;4) the camera 26 exits outward after the recognition between the semiconductor chip 20 and the chip mounting area 24;

5) 상기 픽업툴(14)의 하향 이동으로 반도체 칩(20)이 상기 칩탑재영역(24)에 가압되며 부착되는 단계로 이루어진다.5) The semiconductor chip 20 is pressed and attached to the chip mounting region 24 by the downward movement of the pick-up tool 14.

물론, 상기 칩탑재영역과 반도체 칩간의 접착을 위하여, 부재의 칩탑재영역에는 에폭시수지와 같은 접착수단이 도포된 상태이거나, 또는 반도체 칩의 저면에 미리 필름형 접착수단이 부착된 상태이다.Of course, in order to bond the chip mounting region and the semiconductor chip, an adhesive means such as an epoxy resin is applied to the chip mounting region of the member, or a film adhesive means is previously attached to the bottom of the semiconductor chip.

상기와 같이 진행되는 기존의 칩 부착공정에서는 다음과 같은 단점이 있다.The existing chip attachment process proceeds as described above has the following disadvantages.

비전시스템의 카메라가 상기 반도체 칩과 부재의 칩탑재영역간의 상하 배열을 정확하게 맞추어준 후, 외부 방향으로 빠져나오기 때문에, 최종적으로 반도체 칩이 하향 이동하여 칩탑재영역에 부착될 때에는 그 상하 배열 상태가 흐트러질 수 있다. Since the camera of the vision system correctly aligns the vertical arrangement between the semiconductor chip and the chip mounting region of the member, and exits outward, when the semiconductor chip finally moves downward and is attached to the chip mounting region, Can be disturbed.                         

즉, 비전시스템의 카메라가 미리 외부방향으로 빠져나오기 때문에, 칩탑재영역에 반도체 칩이 부착되는 최종 순간까지, 상기 반도체 칩과 칩탑재영역의 상하 배열 상태를 정확하게 인식하지 못하게 되고, 그에따라 부재의 칩탑재영역에 대한 반도체 칩의 부착이 정확하게 이루어지지 않게 되는 점이 있다.
That is, since the camera of the vision system is moved outward in advance, it is impossible to accurately recognize the vertical arrangement of the semiconductor chip and the chip mounting region until the final moment when the semiconductor chip is attached to the chip mounting region, thereby There is a point that the adhesion of the semiconductor chip to the chip mounting area is not made accurately.

따라서, 본 발명은 상기와 같은 점을 감안하여, 다이본더 장비에 투시 가능한 비젼시스템의 카메라를 설치하되, 반도체 칩의 위쪽에 또는 반도체 칩이 부착되어 있는 부재의 아래쪽에 위치되게 설치하여, 반도체 칩이 부재의 칩탑재영역에 최종적으로 부착 완료될 때까지, 반도체 칩과 칩탑재영역간의 상하 배열위치가 상기 카메라의 투시에 의거 정확하게 유지되도록 함으로써, 결국 반도체 칩이 부재의 칩탑재영역에 정확한 위치를 가지며 부착될 수 있도록 한 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.
Accordingly, in view of the above, the present invention provides a camera of a vision system that can be viewed on a die bonder, but is located above a semiconductor chip or below a member to which the semiconductor chip is attached, thereby providing a semiconductor chip. Until the final attachment to the chip mounting region of the member is finally completed, the vertical arrangement position between the semiconductor chip and the chip mounting region is maintained accurately based on the perspective of the camera, so that the semiconductor chip is accurately positioned at the chip mounting region of the member. It is an object of the present invention to provide a method for manufacturing a semiconductor package that can be attached and attached thereto.

이하, 본 발명을 첨부도면을 참조로 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

상기한 목적을 달성하기 위한 본 발명은:The present invention for achieving the above object is:

다이본더 장비(10)상에 투시 가능한 비전 시스템의 카메라(12)를 설치하되, 반도체 칩(20)의 위쪽에 위치되도록 설치하여; 다이본더 장비(10)상에 정렬되어 있는 부재(22)의 칩탑재영역(24)과, 픽업툴(14)에 진공 흡착되어 있는 반도체 칩(20) 이 상기 투시 가능한 비젼 시스템의 카메라(12)의 투시 인식에 의하여 그 상하 배열이 정확하게 일치되도록 하고; 반도체 칩(20)이 부재(22)의 칩탑재영역(24)으로 하향 이동되어 최종 부착될 때까지, 상기 투시 가능한 비젼 시스템의 카메라(12)의 투시 인식이 계속 진행되어, 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열이 최종 부착 순간까지 정확하게 유지되도록 한 것을 특징으로 한다.Installing a camera 12 of the vision system that is viewable on the die bonder equipment 10, but installed to be located above the semiconductor chip 20; The camera 12 of the vision system capable of seeing the chip mounting area 24 of the member 22 aligned on the die bonder equipment 10 and the semiconductor chip 20 vacuum-adsorbed to the pickup tool 14. Perspective recognition of means ensures that the top and bottom arrangements are exactly matched; Perspective recognition of the camera 12 of the viewable vision system continues until the semiconductor chip 20 is moved downward to the chip mounting region 24 of the member 22 and finally attached to the semiconductor chip 20. And up and down arrangement between the chip mounting area 24 of the member 22 is accurately maintained until the final attachment moment.

바람직한 구현예로서, 상기 투시 가능한 비전 시스템의 카메라(12)를 반도체 칩(20)이 부착된 부재(22)가 정지 안착되어 있는 다이본더 장비의 이송부 아래쪽에 설치 가능한 것을 특징으로 한다.In a preferred embodiment, the viewable vision system of the camera 12 is characterized in that it can be installed under the transfer portion of the die bonder equipment, the member 22 to which the semiconductor chip 20 is attached.

특히, 상기 투시 가능한 비전 시스템은 초음파 또는 X-레이 투시 시스템인 것을 특징으로 한다.In particular, the viewable vision system is characterized in that it is an ultrasound or X-ray perspective system.

여기서 본 발명을 실시예로서, 첨부한 도 1을 참조로 더욱 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying FIG. 1 as an embodiment.

첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 방법을 설명하기 위한 개략도로서, 반도체 칩 부착 공정이 이루어지는 다이본더 장비를 나타내고 있다.1 is a schematic view for explaining a method of manufacturing a semiconductor package according to the present invention, and shows a die bonder apparatus in which a semiconductor chip attaching step is performed.

상기 다이본더 장비(10)를 크게 나누어보면, 부재(22)가 이송 및 정지되도록 안내하는 이송부와; 부재(22)의 칩탑재영역(24)에 대하여 반도체 칩(20)을 이송하여 부착하는 구동부와; 상기 부재(22)의 칩탑재영역(24)과, 상기 반도체 칩(20)의 상하 배열위치을 정확하게 감지하여 오차를 보상해주는 감지부로 나누어 볼 수 있다.Dividing the die bonder equipment 10 into a large portion, a transfer part for guiding the member 22 to be transported and stopped; A driving unit for transferring and attaching the semiconductor chip 20 to the chip mounting region 24 of the member 22; The chip mounting area 24 of the member 22 and the vertical arrangement position of the semiconductor chip 20 may be divided into a sensing unit that accurately compensates for errors.

상기 감지부를 본 발명에서는 투시 가능한 비젼 시스템으로 사용하게 되는 바, 상기 다이본더 장비(10)에 상기 투시 가능한 비젼 시스템의 카메라(12)를 설치하되, 픽업툴(14)로 이송되어 오는 반도체 칩(20)의 위쪽에 위치되도록 설치한다.In the present invention, the detection unit is to be used as a vision system that can be seen, the camera chip 12 of the transparent vision system is installed in the die bonder equipment 10, but the semiconductor chip that is transferred to the pick-up tool (14) 20) should be installed on the upper side.

또는, 반도체 칩(20)이 실장된 부재(22)가 정지되어 있는 이송부의 아래쪽에 설치할 수 있다.Or it can be provided in the lower part of the conveyance part in which the member 22 in which the semiconductor chip 20 was mounted is stopped.

한편, 상기 투시 가능한 비전 시스템은 초음파 투시법이 적용된 시스템, 또는 X-레이 투시 시스템등을 사용하게 된다.On the other hand, the see-through vision system is to use the system, or X-ray fluoroscopy system is applied.

여기서, 상기 투시 가능한 비젼 시스템의 설치에 따라 이루어지는 반도체 칩 부착공정을 순서대로 설명하면 다음과 같다,Herein, the semiconductor chip attaching process made in accordance with the installation of the transparent vision system will be described below in order.

다이본더 장비(10)의 이송부(예를들면, 가이드 레일(16))를 따라, 반도체 패키지 제조용 부재(22)가 이송되는 동시에 반도체 칩(20)이 부착되는 위치에서 정지하게 된다.Along the transfer portion (eg, the guide rail 16) of the die bonder equipment 10, the semiconductor package manufacturing member 22 is transported and stopped at the position where the semiconductor chip 20 is attached.

이어서, 다이본더 장비(10)상에 정지되어 정렬되어 있는 부재(22)의 칩탑재영역(24) 위쪽으로 반도체 칩(20)이 구동부(예를들면, 픽업툴(14)을 끝단에 갖는 자동 구동암(18))에 의하여 이송되어 온다.Subsequently, the semiconductor chip 20 is moved to the top of the chip mounting region 24 of the member 22 that is stopped and aligned on the die bonder 10. It is conveyed by the drive arm 18).

즉, 반도체 칩(20)이 픽업툴(14)의 진공 흡착으로 고정되어 있고, 상기 픽업툴(14)이 자동 구동암(18)에 의하여 부재(22)의 칩탑재영역(24)쪽으로 이송됨에 따라, 결국 반도체 칩(20)이 부재(22)의 칩탑재영역(24)의 바로 위쪽에 위치하게 된다.That is, the semiconductor chip 20 is fixed by vacuum suction of the pick-up tool 14, and the pick-up tool 14 is transferred to the chip mounting area 24 of the member 22 by the automatic driving arm 18. As a result, the semiconductor chip 20 is located immediately above the chip mounting region 24 of the member 22.

이때, 반도체 칩(20)의 위쪽에 또는 부재(22)의 아래쪽에 설치되어 있는 상기 투시 가능한 비젼 시스템의 카메라(12)가 X-레이 또는 초음파 투시에 의한 인식 작동을 시작하게 되는데, 상기 부재(22)의 칩탑재영역(24)과 픽업툴(14)에 진공 흡착되어 있는 상기 반도체 칩(20) 간의 상하 배열이 정확하게 맞추어졌는지를 투시 인식하게 된다.At this time, the camera 12 of the viewable vision system installed above the semiconductor chip 20 or below the member 22 starts a recognition operation by X-ray or ultrasonic projection. It is visually recognized whether the vertical arrangement between the chip mounting area 24 of 22 and the semiconductor chip 20 vacuum-adsorbed by the pickup tool 14 is correctly aligned.

보다 상세하게는, 상기 투시 가능한 비젼 시스템의 카메라(12)가 반도체 칩의 위쪽에 설치된 경우에는 먼저 반도체 칩의 상(像)을 투시하고, 이 X-레이 및 초음파 투시가 밑으로 계속 진행되어 상기 부재(22)의 칩탑재영역(24) 주변에 형성된 인식용 마크(미도시됨)등을 인식함으로써, 상기 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열이 정확하게 맞추어졌는지를 인식하게 되는 것이다.More specifically, when the camera 12 of the viewable vision system is installed above the semiconductor chip, the image of the semiconductor chip is first projected, and the X-ray and the ultrasonic perspective are continued downward. By recognizing a mark (not shown) or the like formed around the chip mounting region 24 of the member 22, the vertical arrangement between the semiconductor chip 20 and the chip mounting region 24 of the member 22 is accurately performed. You will recognize that it is correct.

또는, 상기 투시 가능한 비젼 시스템의 카메라(12)가 반도체 칩이 실장된 부재(22)의 아래쪽에 설치된 경우에는 먼저 부재(22)의 칩탑재영역(24) 주변에 형성된 인식용 마크(미도시됨)등을 인식하고, 이 X-레이 및 초음파 투시가 위쪽으로 계속 진행되어 반도체 칩의 상(像)을 투시함으로써, 상기 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열이 정확하게 맞추어졌는지를 인식하게 되는 것이다.Alternatively, when the camera 12 of the transparent vision system is installed below the member 22 on which the semiconductor chip is mounted, a mark for recognition formed around the chip mounting area 24 of the member 22 (not shown). And X-rays and ultrasonic projection proceed upwards to see the image of the semiconductor chip, so that the upper and lower portions between the semiconductor chip 20 and the chip mounting region 24 of the member 22 are visible. You will notice that the array is correctly aligned.

만일, 반도체 칩(20)과 칩탑재영역(24)간의 상하 배열이 정확하지 않다면, 카메라(12)의 투시 신호는 곧바로 투시 가능한 비젼 시스템의 연산부로 전송되고, 동시에 연산부의 연산에 의한 위치 보정 신호가 상기 자동 구동암(18)으로 전송되며, 이 자동 구동암(18)은 반도체 칩(20)의 위치를 정확히 보상해주는 위치 이동을 하여, 결국 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열이 정확하게 맞추어지게 된다. If the vertical arrangement between the semiconductor chip 20 and the chip mounting area 24 is not accurate, the perspective signal of the camera 12 is immediately transmitted to the computing unit of the vision system that can be viewed, and at the same time the position correction signal by the operation of the computing unit. Is transmitted to the automatic driving arm 18, which automatically moves the position to accurately compensate the position of the semiconductor chip 20, resulting in the chip mounting of the semiconductor chip 20 and the member 22. The vertical arrangement between the regions 24 is precisely matched.                     

다음으로, 상기와 같이 상하 배열이 정확히 이루어진 상태에서, 반도체 칩(20)이 픽업툴(14)의 하향 이동에 의하여 부재(22)의 칩탑재영역(24)에 가압되며 부착된다.Next, in a state where the vertical arrangement is made as described above, the semiconductor chip 20 is pressed and attached to the chip mounting region 24 of the member 22 by the downward movement of the pick-up tool 14.

이때, 반도체 칩(20)이 부재(22)의 칩탑재영역(24)으로 하향 이동하며 최종적으로 부착 완료될 때까지, 상기 투시 가능한 비젼 시스템의 카메라(12)는 그 투시 인식 작동을 계속 진행하여, 반도체 칩(20)과 부재(22)의 칩탑재영역(24)간의 상하 배열을 최종 순간까지 정확하게 인식하여 맞추어주게 된다.At this time, until the semiconductor chip 20 moves downward to the chip mounting area 24 of the member 22 and is finally attached, the camera 12 of the transparent vision system continues its perspective recognition operation. Then, the vertical arrangement between the semiconductor chip 20 and the chip mounting region 24 of the member 22 is accurately recognized and adjusted until the final moment.

따라서, 부재(22)의 칩탑재영역(24)에 대한 반도체 칩(20)의 최종 부착상태가 정확한 위치로 부착되어, 칩 부착 상태의 신뢰성을 크게 향상시킬 수 있게 된다.
Therefore, the final attachment state of the semiconductor chip 20 to the chip mounting region 24 of the member 22 is attached to the correct position, so that the reliability of the chip attachment state can be greatly improved.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조 방법에 의하면,As seen above, according to the semiconductor package manufacturing method according to the present invention,

부재의 칩탑재영역에 반도체 칩이 부착 완료되는 최종 순간까지, X-레이 비젼 시스템의 카메라의 투시 인식을 계속 진행하여, 부재의 칩탑재영역과 반도체 칩의 상하 배열이 정확하게 이루어지게 함에 따라, 부재의 칩탑재영역에 대한 반도체 칩의 부착이 정확한 위치로 부착되어, 결국 반도체 칩 부착 상태의 신뢰성을 크게 향상시킬 수 있는 장점을 제공하게 된다.Until the final moment when the semiconductor chip is attached to the chip mounting region of the member, the perception recognition of the camera of the X-ray vision system is continued so that the vertical arrangement of the chip mounting region of the member and the semiconductor chip is made accurately. The adhesion of the semiconductor chip to the chip mounting area of the chip is attached to the correct position, thereby providing an advantage of greatly improving the reliability of the semiconductor chip attachment state.

Claims (3)

다이본더 장비상에 투시 가능한 비젼 시스템의 카메라를 설치하되, 반도체 칩의 위쪽에 위치되도록 설치하여; Installing a viewable vision system camera on the die bonder equipment, the camera being located above the semiconductor chip; 다이본더 장비상에 정렬되어 있는 부재의 칩탑재영역과, 픽업툴에 진공 흡착되어 있는 반도체 칩이 상기 투시 가능한 비젼 시스템의 카메라의 투시 인식에 의하여 그 상하 배열이 정확하게 일치되도록 한 후; The chip mounting area of the member aligned on the die bonder equipment and the semiconductor chip vacuum-adsorbed to the pick-up tool such that the top and bottom arrangements are exactly matched by perspective recognition of the camera of the seeable vision system; 반도체 칩이 부재의 칩탑재영역으로 하향 이동되어 최종 부착될 때까지, 상기 투시 가능한 비젼 시스템의 카메라의 투시 인식이 계속 진행되어, 반도체 칩과 부재의 칩탑재영역간의 상하 배열이 최종 부착 순간까지 정확하게 유지되도록 한 것을 특징으로 하는 반도체 패키지 제조 방법.Perspective recognition of the camera of the viewable vision system continues until the semiconductor chip is moved downward to the chip mounting region of the member and finally attached, so that the vertical arrangement between the semiconductor chip and the chip mounting region of the member is precisely until the final attachment point. The semiconductor package manufacturing method characterized in that the holding. 제 1 항에 있어서, 상기 투시 가능한 비전 시스템의 카메라(12)를 반도체 칩(20)이 부착된 부재(22)가 정지 안착되어 있는 다이본더 장비의 이송부 저면쪽에 설치하여, 투시 인식할 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조 방법.The system of claim 1, wherein the camera 12 of the vision system capable of seeing vision is installed on the bottom side of the transfer part of the die bonder equipment on which the member 22 with the semiconductor chip 20 is stationary and seated. A method of manufacturing a semiconductor package, characterized in that. 제 1 항 또는 제 2 항에 있어서, 상기 투시 가능한 비전 시스템은 초음파 또는 X-레이 투시가 적용된 시스템인 것을 특징으로 하는 반도체 패키지 제조 방법.3. The method of claim 1 or 2, wherein the viewable vision system is a system to which ultrasound or X-ray vision is applied.
KR1020010019949A 2001-04-13 2001-04-13 Method for manufacturing semiconductor package KR100709006B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010019949A KR100709006B1 (en) 2001-04-13 2001-04-13 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019949A KR100709006B1 (en) 2001-04-13 2001-04-13 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20020079209A KR20020079209A (en) 2002-10-19
KR100709006B1 true KR100709006B1 (en) 2007-04-18

Family

ID=27701081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019949A KR100709006B1 (en) 2001-04-13 2001-04-13 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR100709006B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247033B1 (en) 2014-04-16 2021-05-03 삼성전자주식회사 Die bonding apparatus
CN110729174A (en) * 2019-09-24 2020-01-24 杭州臻镭微波技术有限公司 Three-dimensional stacking alignment method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244245A (en) * 1993-02-17 1994-09-02 Sharp Corp Semiconductor device bonding device
JPH09232407A (en) * 1996-02-21 1997-09-05 Hitachi Ltd Work conveyance apparatus and semiconductor manufacturing apparatus using the same
JPH10313013A (en) * 1997-05-09 1998-11-24 Mitsubishi Electric Corp Bonding apparatus, bonding, and manufacture of semiconductor device
JP2000138259A (en) * 1998-10-29 2000-05-16 Sony Corp Semiconductor device and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244245A (en) * 1993-02-17 1994-09-02 Sharp Corp Semiconductor device bonding device
JPH09232407A (en) * 1996-02-21 1997-09-05 Hitachi Ltd Work conveyance apparatus and semiconductor manufacturing apparatus using the same
JPH10313013A (en) * 1997-05-09 1998-11-24 Mitsubishi Electric Corp Bonding apparatus, bonding, and manufacture of semiconductor device
JP2000138259A (en) * 1998-10-29 2000-05-16 Sony Corp Semiconductor device and its manufacture

Also Published As

Publication number Publication date
KR20020079209A (en) 2002-10-19

Similar Documents

Publication Publication Date Title
CN109906029B (en) Electronic component mounting device and electronic component mounting method
EP0657917A1 (en) Wire bonding apparatus
WO2000076001A1 (en) Image sensor package with image plane reference
US20130276989A1 (en) Paste applying apparatus and paste applying method, and die bonder
US5270260A (en) Method and apparatus for connecting a semiconductor chip to a carrier system
KR100709006B1 (en) Method for manufacturing semiconductor package
JP2009200203A (en) Die bonder and die-bonding method
CN111508861B (en) Semiconductor element bonding apparatus
JP4343989B1 (en) BONDING APPARATUS AND BONDING AREA POSITION RECOGNITION METHOD AND PROGRAM USED FOR BONDING APPARATUS
CN114688974B (en) Post-chip inspection method and system for semiconductor die in panel-level package
JP2003045825A (en) Dicing apparatus and dicing method for semiconductor wafer
US11502042B2 (en) Processing of one or more carrier bodies and electronic components by multiple alignment
KR20070047575A (en) Die bonding apparatus
JP3801300B2 (en) Manufacturing method of semiconductor device
KR100312743B1 (en) Semiconductor die bonder position recognizing and testing apparatus and method thereof
KR0167457B1 (en) Wire bonding apparatus
US20020181758A1 (en) Die bonding apparatus with automatic die and lead frame image matching system
JP3209623B2 (en) Mounter
KR100225596B1 (en) Solder ball loading testing apparatus
JP4083533B2 (en) Manufacturing method of semiconductor device
KR940000743B1 (en) Method of detecting bonding pattern of semiconductor
KR20100027653A (en) Chip pick-up tool which includes the alignment guide and chip manual alignment method using it
JPH06310569A (en) Face-down bonding method of semiconductor element
KR20100123412A (en) Die attachment apparatus
JP2021121014A (en) Mounting device for electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee