JP2009200203A - Die bonder and die-bonding method - Google Patents
Die bonder and die-bonding method Download PDFInfo
- Publication number
- JP2009200203A JP2009200203A JP2008039634A JP2008039634A JP2009200203A JP 2009200203 A JP2009200203 A JP 2009200203A JP 2008039634 A JP2008039634 A JP 2008039634A JP 2008039634 A JP2008039634 A JP 2008039634A JP 2009200203 A JP2009200203 A JP 2009200203A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- pattern
- bonding
- transparent member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、いわゆるBOC(ボードオンチップ)タイプの電子部品の製造過程におけるダイボンディング工程で使用されるダイボンディング装置及びダイボンディング方法に関するものである。 The present invention relates to a die bonding apparatus and a die bonding method used in a die bonding process in a manufacturing process of a so-called BOC (board on chip) type electronic component.
従来、電子部品のサイズを小さくする目的等から、チップの電極形成面にリードを接着し、チップ側の電極とリードとをワイヤ接続した、いわゆるLOC(リードオンチップ)タイプの電子部品が知られている(特許文献1、2、3)。また、このLOCタイプの電子部品と類似した構成を有する電子部品として、基板のパターン形成面とは反対側の面(チップ接合面)にチップを接合し、基板の板厚方向に貫通して設けられた貫通孔を通して基板側電極とチップ側電極をワイヤ接続したBOCタイプの電子部品も知られている。
Conventionally, for the purpose of reducing the size of an electronic component, a so-called LOC (lead-on-chip) type electronic component in which a lead is bonded to a chip electrode forming surface and the chip-side electrode and the lead are wire-connected is known. (
図9は従来のBOCタイプの電子部品の製造過程におけるダイボンディング工程の実行手順を示す図である。この図に示すように、従来では、基板1側の電極(基板側電極)を含む基板側パターン2が形成されたパターン形成面1aを上に向けた状態で基板1を所定位置に保持した後、チップ3側の電極(チップ側電極4)を上に向けたチップ3を移動ステージ5の上面に載置し、移動ステージ5を基板1の下方に移動させて基板1のパターン形成面1aと反対側のチップ接合面1b(ここでは下面)にチップ3を下方から当接させ(図中に示す矢印A)、次いで基板1の上方から熱圧着ツール6により移動ステージ5上のチップ3に基板1を押し付けて(図中に示す矢印B)基板1にチップ3を接合していた。このような方法では、基板1側のパターン形成面1aとチップ3側の電極形成面3aのそれぞれを上方からカメラ(基板1側のパターン形成面1aの認識を行う基板側認識カメラ7及びチップ3側の電極形成面3aの認識を行うチップ側認識カメラ8)で認識することができるので、基板1に対するチップ3の位置合わせ(アライメント)を容易に行うことができる。
しかしながら、上記従来の方法では、上述の動作を行うBOC専用のダイボンディング装置が必要であったため、コスト高であるという問題点があった。そこで、現在多くの電子部品の製造現場で用いられている従来型のダイボンディング装置(例えばフリップチップ型のダイボンディング装置)を流用することが考えられるが、そうすると、基板1はパターン形成面1aが下を向く状態で基板載置台(図9には図示せず)に載置したうえで、基板1の上面となっているチップ接合面1bに、チップ3側の電極形成面3aを下に向けたチップ3を上方から押し付けて熱圧着することになる。
However, the above-described conventional method has a problem in that the cost is high because a BOC-dedicated die bonding apparatus that performs the above-described operation is required. Thus, it is conceivable to use a conventional die bonding apparatus (for example, a flip chip type die bonding apparatus) that is currently used in many electronic component manufacturing sites. In this case, the
ところが、このような方法では、チップ3側の電極形成面3aはチップ3を基板1上に移動させるまでの間に、撮像面を上方に向けて配置したチップ側認識カメラ8によって下方から認識することができるものの、基板載置台に載置された基板1のパターン形成面1aは基板載置台の上面に接触しているため、パターン形成面1aに形成された基板側電極等の基板側パターン2の位置を認識することができず、ダイボンディング工程に必要な基板1とチップ3の正確な位置合わせを行うことができない。このため、従来型のダイボンディング装置を流用することはできず、BOCタイプの電子部品の製造過程におけるダイ
ボンディング工程を安価に行うことができなかった。
However, in such a method, the
そこで本発明は、従来型のダイボンディング装置を流用してBOCタイプの電子部品のダイボンディング工程を安価に行うことができるダイボンディング装置及びダイボンディング方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a die bonding apparatus and a die bonding method capable of diverting a die bonding process of a BOC type electronic component at low cost by using a conventional die bonding apparatus.
請求項1に記載のダイボンディング装置は、基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング装置であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材と、パターン形成面を下方に向けた基板が透明部材の上面に載置された状態で、基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行う認識手段と、認識手段において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合手段とを備えた。
The die bonding apparatus according to
請求項2に記載のダイボンディング方法は、基板側電極を含む基板側パターンが形成されたパターン形成面、パターン形成面と反対側のチップ接合面及び板厚方向に貫通して設けられた貫通孔を有した基板のチップ接合面にチップを接合するダイボンディング方法であって、ミラー面を上方に向けたミラー部材を下面に有した透明部材の上面に、パターン形成面を下方に向けた基板を載置する基板載置工程と、透明部材の上面に基板を載置した状態で基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、その取得した基板側パターンの反射画像から基板側パターンの位置の認識を行なう認識工程と、認識工程において認識した基板側パターンの位置に基づいて基板とチップの位置合わせを行い、基板のチップ接合面にチップを接合するチップ接合工程とを含む。
3. The die bonding method according to
本発明では、ミラー面を上方に向けたミラー部材を下面に有した透明部材の上面に、パターン形成面を下方に向けた基板を載置し、その透明部材の上面に載置した基板の上方から貫通孔内を撮像することにより、貫通孔及び透明部材を通して視認されるミラー面に映った基板側パターンの反射画像を取得し、基板側パターンの位置の認識を行うようになっている。このため従来型のダイボンディング装置を流用することができ、BOCタイプの電子部品のダイボンディング工程を安価に行うことができる。 In the present invention, a substrate with a pattern forming surface facing downward is placed on the upper surface of a transparent member having a mirror member with the mirror surface facing upward, and the substrate placed on the upper surface of the transparent member is placed above the transparent member. By picking up an image of the inside of the through hole, a reflected image of the substrate side pattern reflected on the mirror surface viewed through the through hole and the transparent member is acquired, and the position of the substrate side pattern is recognized. Therefore, a conventional die bonding apparatus can be used, and the die bonding process for BOC type electronic components can be performed at low cost.
以下、図面を参照して本発明の実施の形態について説明する。図1は本発明の一実施の形態におけるダイボンディング装置の構成図、図2は本発明の一実施の形態における基板をパターン形成面側から見た図、図3は本発明の一実施の形態における基板をチップ接合面側から見た図、図4(a),(b)、図5(a),(b)及び図6(a),(b)は本発明の一実施の形態におけるダイボンディング工程の手順を示す工程図、図7は本発明の一実施の形態におけるダイボンディング装置の基板側認識カメラによって視認される基板側パターンの反射画像を含む画像の一例を示す図、図8は本発明の一実施の形態におけるダイボンディング装置によりダイボンディング工程を行ったチップから製造されるBOCタイプの電子部品の側断面図である。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a die bonding apparatus according to an embodiment of the present invention, FIG. 2 is a diagram of a substrate according to an embodiment of the present invention viewed from the pattern forming surface side, and FIG. 3 is an embodiment of the present invention. FIGS. 4A, 4B, 5A, 5B, 6A, and 6B show the substrate in FIG. 6 as viewed from the chip bonding surface. FIG. 7 is a process diagram showing the procedure of the die bonding process, and FIG. 7 is a diagram showing an example of an image including a reflection image of the substrate side pattern visually recognized by the substrate side recognition camera of the die bonding apparatus in one embodiment of the present invention. These are the sectional side views of the BOC type electronic component manufactured from the chip | tip which performed the die bonding process with the die bonding apparatus in one embodiment of this invention.
図1において、本発明の一実施の形態におけるダイボンディング装置10は従来知られたフリップチップ型のダイボンディング装置を流用した構成を有しており、基板1が載置
される基板載置台11、基板1に接合されるチップ3ごとに裁断された半導体ウェハ12(各チップ3の電極形成面3aは上向き)を保持するウェハ保持部13、半導体ウェハ12から供給されるチップ3を吸着(ピックアップ)して水平方向に移動するとともに、水平軸回りに回転してチップ3の上下面を反転させる反転ツール14、反転ツール14により上下が反転されたチップ3を吸着して基板載置台11に載置された基板1に移載し、その移載したチップ3を基板1上に熱圧着する熱圧着機能付きの移載ツール15、撮像面を下方に向けて設けられ、基板載置台11に載置された基板1上を上方から視認する基板側認識カメラ7、撮像面を上方に向けて設けられ、移載ツール15に吸着されたチップ3の下面(電極形成面3a)を下方から視認するチップ側認識カメラ8及び制御装置16を備える。制御装置16は、反転ツール14によるチップ3の吸着と移動及び上下反転の制御、移載ツール15によるチップ3の吸着と基板1上への移載の制御、基板側認識カメラ7とチップ側認識カメラ8の作動制御を行うほか、基板側認識カメラ7及びチップ側認識カメラ8から送られてきた画像情報に基づいた所要の演算処理等を行う。
In FIG. 1, a
図2及び図3において、基板1は例えば樹脂製の板状の部材から成る。基板1の一方の面は基板1側の電極(基板側電極2a)や各基板側電極2aに対応して設けられた半田ボール形成パッド2b等から成る基板側パターン2が形成されたパターン形成面1aとなっており、パターン形成面1aと反対側の面はチップ3が搭載されるチップ接合面1bとなっている。
2 and 3, the
図2及び図3において、基板1には基板1を板厚方向(基板1の厚さ方向)に貫通する貫通孔である細長形状のワイヤ挿通孔17が複数、格子状に整列して設けられており、基板側電極2aは各ワイヤ挿通孔17のエッジ17a(主としてワイヤ挿通孔17の長手方向のエッジ)の近傍領域に複数並んで設けられており、ワイヤ挿通孔17を挟んで対称(ワイヤ挿通孔17の幅方向(図2の紙面上下方向)に対して対称)となる位置に、ワイヤ挿通孔17の長手方向に延びた2列の電極列を形成している(図2中の拡大図参照)。半田ボール形成パッド2bは基板側電極2aの電極列の外側の領域に、エッジ17aに沿って(すなわち基板側電極2aに沿って)並んで設けられている。
2 and 3, the
図4(a)において、基板載置台11は、板状のベース部材19と、ベース部材19の上面側に設けられてミラー面20aを上方に向けたミラー部材20と、ミラー部材20の上面側に設けられた板状の透明部材(例えばガラス板)21を有して成る。すなわち基板載置台11は、ミラー面20aを上方に向けたミラー部材20を下面に有した透明部材21を備えている。この透明部材21の上面には、パターン形成面1aを下方に向けた基板1が載置される。基板載置台11には透明部材21に載置された基板1を着脱自在に保持する図示しない基板保持機構が備えられている。
4A, the substrate mounting table 11 includes a plate-
ミラー部材20はベース部材19及び透明部材21と別個の部材として設けられ、これがベース部材19及び透明部材21と貼り合わされているのであってもよいし、透明部材21の下面若しくはベース部材19の上面に銀やアルミニウム等を蒸着して形成した(コーティングした)反射膜であってもよい。なお、ベース部材19、ミラー部材20及び透明部材21は、チップ3を基板1に熱圧着するときの押圧力に耐え得る強度を有している。
The
次に、図4、図5及び図6を用いて上記ダイボンディング装置10によりチップ3を基板1に接合するダイボンディング工程の手順を説明する。ここで示すダイボンディング工程の手順は、本発明の一実施の形態におけるダイボンディング方法に相当する。基板1上には複数のチップ3が接合されるが、チップ3は1つずつ、以下に示す手順で基板1上に接合される。
Next, a procedure of a die bonding process for bonding the
基板1にチップ3を接合するには、先ず、図4(a)及び図4(b)に示すように、基板1を基板載置台11の透明部材21の上面に載置する(図4(a)中に示す矢印C)。このとき基板1はパターン形成面1aが下方を向く状態とし、上面のチップ接合面1bにはチップ3を接着するための接着剤22(ここでは熱硬化性樹脂とする)を予め塗布しておく。基板載置台11に基板1が載置されると、図4(b)に示すように、基板1のパターン形成面1aが透明部材21を介してミラー部材20のミラー面20aと上下に対向した状態となる。基板載置台11に基板1を載置したら、基板保持機構によって基板1を基板載置台11に保持する(基板載置工程)。
In order to bond the
基板載置工程が終了したら、制御装置16から反転ツール14の作動制御を行って、ウェハ保持部13上に保持された半導体ウェハ12から1つのチップ3を吸着して取り出す(図1中に示す矢印D)。そして、そのチップ3を吸着した反転ツール14を移載ツール15が待機する所定の位置まで移動させた後(図1中に示す矢印E)、反転ツール14を水平軸回りに回転させて、チップ3を上下反転させる(図1中に示す矢印F)。このチップ3の上下反転により、チップ3の電極形成面3aは下方を向くことになる。
When the substrate placement process is completed, the
制御装置16は反転ツール14によりチップ3を上下反転させたら、次いで移載ツール15の作動制御を行って、反転ツール14が吸着しているチップ3を移載ツール15に吸着させる(図1中に示す矢印G)。そして、移載ツール15の作動制御を行って、移載ツール15が吸着したチップ3が撮像面を上方に向けたチップ側認識カメラ8の撮像視野内に入る位置まで移載ツール15を移動させる(図1中に示す矢印H)。移載ツール15が吸着したチップ3がチップ側認識カメラ8の撮像視野内に入ったら、制御装置16はチップ側認識カメラ8の作動制御を行って、チップ側認識カメラ8にチップ3の下面(電極形成面3a)の撮像を行わせる。制御装置16は、チップ側認識カメラ8から送られてきたチップ3の電極形成面3aの画像情報に基づいて、チップ側電極4の位置の認識を行う。
After the
制御装置16は、チップ側認識カメラ8によるチップ側電極4の位置の認識を行った後、若しくはその間に、基板側パターン2(基板側電極2a)の位置の認識を行う。基板側パターン2の位置の認識を行うには、先ず、基板1に対して基板側認識カメラ7を相対移動させ、下方に向けた基板認識側カメラ7の撮像面が、これから接合しようとしているチップ3の基板1上の目標搭載位置の直上に位置するようにする。チップ3の基板1上の目標搭載位置は、基板1上に設けられたワイヤ挿通孔17の位置に対応しており、制御装置16は、基板側認識カメラ7の撮像視野内にワイヤ挿通孔17が入るように基板1と基板側認識カメラ7の位置調整を行う。
The
基板側認識カメラ7の撮像視野内にワイヤ挿通孔17が入ったら、制御装置16は、基板1に対する基板側認識カメラ7の位置を更に微調整し、ワイヤ挿通孔17及び透明部材21を通して、ミラー面20aに映った基板側パターン2(基板側電極2a)の反射画像(映り込み画像)が視認できるようにする(図5(a))。
When the
図7はこのとき基板側認識カメラ7によって視認される基板側パターン2の反射画像を含む画像23の一例を示すものであり、ワイヤ挿通孔17のエッジ17aを含む基板1の上面(チップ接合面1b)の一部の画像とともに、ワイヤ挿通孔17のエッジ17aの近傍の基板1の下面(パターン形成面1a)の一部がミラー面20aに映った反射画像として映し出されている(図7ではこの反射画像を破線で示している)。
FIG. 7 shows an example of an
制御装置16は、ワイヤ挿通孔17及び透明部材21を通して、ミラー面20aに映った基板側パターン2の反射画像が視認できるようになったら、その視認された上記画像23を撮像する。これにより制御装置16は、ミラー面20aに映った基板側パターン2の反射画像を取得することができる。制御装置16は、基板側パターン2の反射画像を含む
画像23を取得したら、その取得した画像23に基づいて所要の演算を行い、基板側パターン2(基板側電極2a)の位置の認識を行う(認識工程)。そして、認識した基板側パターン2の位置から、目標搭載位置の正確な位置を算出する。
When the reflected image of the
このように本実施の形態におけるダイボンディング装置10では、基板側認識カメラ7及び制御装置16から成る認識手段を備えており、この認識手段が、基板載置台11の透明部材21の上面に載置された基板1の上方からワイヤ挿通孔17内を撮像することにより、ワイヤ挿通孔17及び透明部材21を通して視認されるミラー面20aに映った基板側パターン2の反射画像を取得し、その取得した基板側パターン2の反射画像から基板側パターン2の位置の認識を行うようになっている。
As described above, the
制御装置16は、上記の認識工程が終わったら、基板側認識カメラ7を基板1に対して相対的に遠ざけた後、移載ツール15の作動制御を行って、移載ツール15に吸着させたチップ3を基板1上の目標搭載位置の直上に位置させる(図1中に示す矢印I)。
When the above recognition process is finished, the
チップ3が基板1上の目標搭載位置の直上に位置したら、次いで制御装置16は、認識工程において認識した基板側パターン2の位置に基づいて基板1とチップ3の位置合わせを行い、そのうえで、図5(b)に示すように移載ツール15を基板1に対して下降させる(図1中及び図5(b)中に示す矢印J)。そして、移載ツール15が吸着しているチップ3(前述のようにこのチップ3の電極形成面3aは下方を向いている)を基板1上の目標搭載位置に載せた後、図6(a)に示すようにチップ3を基板1に押し付けて加熱し、接着剤22を熱硬化させてチップ3を基板1に熱圧着する。これによりチップ3は基板1のチップ接合面1bに接合される(チップ接合工程)。
When the
チップ3が基板1のチップ接合面1bに接合された状態では、図6(a)に示すように、チップ側電極4はワイヤ挿通孔17内に露出し、基板側電極2aとチップ側電極4はワイヤ挿通孔17のエッジ17aを挟んでワイヤ挿通孔17の幅方向(図6の紙面左右方向)に対向する。
In a state where the
チップ接合工程が終了したら、制御装置16は移載ツール15の作動制御を行って移載ツール15によるチップ3の吸着を解除し、図6(b)に示すように、移載ツール15を上昇させる(図6(b)中に示す矢印K)。これにより、1つのチップ3についてのダイボンディング工程が完了する。
When the chip joining process is completed, the
以下、同様にして基板1上の全ての目標搭載位置にチップ3が接合される。そして、基板1上の全ての目標搭載位置にチップ3が接合されたら、その基板1についてのダイボンディング工程は終了し、その後の工程において図8に示すBOCタイプの電子部品30に加工される。BOCタイプの電子部品30に加工されるまでには、上記のダイボンディング工程の後、基板側電極2aとチップ側電極4を金ワイヤ31等で接続するワイヤボンディング工程、ワイヤ挿通孔17内に熱硬化性のモールド用樹脂32を注入して基板1の下面に盛り付けた後、モールド用樹脂32を熱硬化させて金ワイヤ31を基板側電極2a及びチップ側電極4とともに一体化するモールド工程、各半田ボール形成パッド2bに半田ボール33を形成する半田ボール形成工程及び基板1をチップ3ごとに裁断する裁断工程が実行される。
Thereafter, the
以上説明したように、本実施の形態におけるダイボンディング装置10は、ミラー面20aを上方に向けたミラー部材20を下面に有した透明部材21、パターン形成面1aを下方に向けた基板1が透明部材21の上面に載置された状態で、基板1の上方からワイヤ挿通孔17(基板1を厚さ方向に貫通する貫通孔)内を撮像することにより、ワイヤ挿通孔17及び透明部材21を通して視認されるミラー面20aに映った基板側パターン2の
反射画像を取得し、その取得した基板側パターン2の反射画像から基板側パターン2の位置の認識を行う認識手段(基板側認識カメラ7及び制御装置16)及び認識手段において認識した基板側パターン2の位置に基づいて基板1とチップ3の位置合わせを行い、基板1のチップ接合面1bにチップ3を接合するチップ接合手段(移載ツール15及び制御装置16)とを備えたものとなっている。
As described above, in the
また、本実施の形態におけるダイボンディング方法は、ミラー面20aを上方に向けたミラー部材20を下面に有した透明部材21の上面に、パターン形成面1aを下方に向けた基板1を載置する基板載置工程と、透明部材21の上面に基板1を載置した状態で基板1の上方からワイヤ挿通孔17内を撮像することにより、ワイヤ挿通孔17及び透明部材21を通して視認されるミラー面20aに映った基板側パターン2の反射画像を取得し、その取得した基板側パターン2の反射画像から基板側パターン2の位置の認識を行なう認識工程及び認識工程において認識した基板側パターン2の位置に基づいて基板1とチップ3の位置合わせを行い、基板1のチップ接合面1bにチップ3を接合するチップ接合工程を含むものとなっている。
Further, in the die bonding method in the present embodiment, the
このように、本実施の形態におけるダイボンディング装置(ダイボンディング方法)では、ミラー面20aを上方に向けたミラー部材20を下面に有した透明部材21の上面に、パターン形成面1aを下方に向けた基板1を載置し、その透明部材21の上面に載置した基板1の上方からワイヤ挿通孔17内を撮像することにより、ワイヤ挿通孔17及び透明部材21を通して視認されるミラー面20aに映った基板側パターン2の反射画像を取得し、基板側パターン2の位置の認識を行うようになっている。このためフリップチップ型のダイボンディング装置のような従来型のダイボンディング装置を流用することができ、BOCタイプの電子部品30のダイボンディング工程を安価に行うことができる。
Thus, in the die bonding apparatus (die bonding method) according to the present embodiment, the
これまで本発明の実施の形態について説明してきたが、本発明は上述の実施の形態に示したものに限定されない。例えば、上述の実施の形態では、チップ3を基板1のチップ接合面1bに接合する接着剤22は熱硬化性樹脂であるとしていたが、この接着剤22は、チップ3を基板1上に接合するものであれば必ずしも熱硬化製樹脂でなくてもよく、例えば接着テープ等であってもよい。
Although the embodiments of the present invention have been described so far, the present invention is not limited to those shown in the above-described embodiments. For example, in the above-described embodiment, the adhesive 22 that bonds the
また、上述の実施の形態では、透明部材21の上面に載置した基板1の上方からワイヤ挿通孔17内を撮像することにより、ワイヤ挿通孔17及び透明部材21を通して視認されるミラー面20aに映った基板側パターン2の反射画像を取得し、これにより基板側パターン2の位置の認識を行なうようになっていたが、基板側パターン2として基板側電極2aのほかに位置認識専用の認識マークをパターン形成面1aに設けておき、その認識マークを基板側電極2aの代わりに、あるいは基板側電極2aとともに、基板側認識カメラ7によってその反射画像を取得するようにしてもよい。
Further, in the above-described embodiment, by imaging the inside of the
また、上述の実施の形態において示した基板1の形状は一例であり、パターン形成面1a、パターン形成面1aと反対側のチップ接合面1b及び板厚方向に貫通して設けられた貫通孔(上述の例ではワイヤ挿通孔17)を有し、パターン形成面1aに基板側パターン2が配設されたものであれば、その形状等は特に限定されない。
In addition, the shape of the
従来型のダイボンディング装置を流用してBOCタイプの電子部品のダイボンディング工程を安価に行うことができるダイボンディング装置及びダイボンディング方法を提供する。 Provided are a die bonding apparatus and a die bonding method capable of performing a die bonding process of a BOC type electronic component at a low cost by diverting a conventional die bonding apparatus.
1 基板
1a パターン形成面
1b チップ接合面
2 基板側パターン
2a 基板側電極
3 チップ
7 基板側認識カメラ(認識手段)
10 ダイボンディング装置
15 移載ツール(チップ接合手段)
16 制御装置(認識手段、チップ接合手段)
17 ワイヤ挿通孔(貫通孔)
20 ミラー部材
20a ミラー面
21 透明部材
DESCRIPTION OF
10
16 Control device (recognition means, chip joining means)
17 Wire insertion hole (through hole)
20
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039634A JP4831091B2 (en) | 2008-02-21 | 2008-02-21 | Die bonding apparatus and die bonding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039634A JP4831091B2 (en) | 2008-02-21 | 2008-02-21 | Die bonding apparatus and die bonding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200203A true JP2009200203A (en) | 2009-09-03 |
JP4831091B2 JP4831091B2 (en) | 2011-12-07 |
Family
ID=41143407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039634A Expired - Fee Related JP4831091B2 (en) | 2008-02-21 | 2008-02-21 | Die bonding apparatus and die bonding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4831091B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014200894A (en) * | 2013-04-08 | 2014-10-27 | 株式会社オーテックメカニカル | Turnover device |
KR20180116334A (en) * | 2016-02-29 | 2018-10-24 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Chip coupling device and method |
KR20190055218A (en) * | 2016-09-30 | 2019-05-22 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Universal chip placement - Bonding device and method |
KR20190117734A (en) * | 2017-02-28 | 2019-10-16 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Chip bonding device. |
JP2020530208A (en) * | 2017-08-10 | 2020-10-15 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | Semiconductor manufacturing equipment |
JP6999841B1 (en) | 2021-01-21 | 2022-01-19 | キヤノンマシナリー株式会社 | Bonding method and how to use the bonding device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969540A (en) * | 1995-08-30 | 1997-03-11 | Shibuya Kogyo Co Ltd | Chip image recognition unit |
JP2007103667A (en) * | 2005-10-04 | 2007-04-19 | Canon Machinery Inc | Die bonder |
JP2007287834A (en) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | Mounting method of electronic component, and apparatus thereof |
-
2008
- 2008-02-21 JP JP2008039634A patent/JP4831091B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969540A (en) * | 1995-08-30 | 1997-03-11 | Shibuya Kogyo Co Ltd | Chip image recognition unit |
JP2007103667A (en) * | 2005-10-04 | 2007-04-19 | Canon Machinery Inc | Die bonder |
JP2007287834A (en) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | Mounting method of electronic component, and apparatus thereof |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014200894A (en) * | 2013-04-08 | 2014-10-27 | 株式会社オーテックメカニカル | Turnover device |
KR20180116334A (en) * | 2016-02-29 | 2018-10-24 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Chip coupling device and method |
KR102088377B1 (en) | 2016-02-29 | 2020-03-12 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Chip bonding device and method |
KR20190055218A (en) * | 2016-09-30 | 2019-05-22 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Universal chip placement - Bonding device and method |
JP2019530248A (en) * | 2016-09-30 | 2019-10-17 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | Universal chip batch bonding apparatus and method |
US10770320B2 (en) | 2016-09-30 | 2020-09-08 | Shanghai Micro Electronics Equipment (Group) Co., Ltd. | Universal chip batch-bonding apparatus and method |
KR102191261B1 (en) | 2016-09-30 | 2020-12-15 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Universal chip placement-bonding apparatus and method |
KR102291299B1 (en) * | 2017-02-28 | 2021-08-19 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | chip bonding device |
KR20190117734A (en) * | 2017-02-28 | 2019-10-16 | 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 | Chip bonding device. |
JP2020509591A (en) * | 2017-02-28 | 2020-03-26 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | Chip bonding equipment |
US11081380B2 (en) | 2017-02-28 | 2021-08-03 | Shanghai Micro Electronics Equipment (Group) Co., Ltd | Chip bonding device |
JP2020530208A (en) * | 2017-08-10 | 2020-10-15 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | Semiconductor manufacturing equipment |
JP7029520B2 (en) | 2017-08-10 | 2022-03-03 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | Semiconductor manufacturing equipment |
US11551948B2 (en) | 2017-08-10 | 2023-01-10 | Shanghai Micro Electronics Equipment (Group) Co., Ltd. | Semiconductor manufacturing apparatus |
JP6999841B1 (en) | 2021-01-21 | 2022-01-19 | キヤノンマシナリー株式会社 | Bonding method and how to use the bonding device |
WO2022158122A1 (en) * | 2021-01-21 | 2022-07-28 | キヤノンマシナリー株式会社 | Bonding method and bonding device use method |
JP2022112206A (en) * | 2021-01-21 | 2022-08-02 | キヤノンマシナリー株式会社 | Bonding method and method for using bonding device |
Also Published As
Publication number | Publication date |
---|---|
JP4831091B2 (en) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5427301A (en) | Ultrasonic flip chip process and apparatus | |
JP4831091B2 (en) | Die bonding apparatus and die bonding method | |
US7281322B2 (en) | Component mounting method | |
JP2007019208A (en) | Apparatus and method for packaging component | |
CN108605427B (en) | Mounting device | |
WO2010016570A1 (en) | Bonding device, bonding device correction amount calculation method, and bonding method | |
TWI278079B (en) | Pillar grid array package | |
JP4343989B1 (en) | BONDING APPARATUS AND BONDING AREA POSITION RECOGNITION METHOD AND PROGRAM USED FOR BONDING APPARATUS | |
JP2007266425A (en) | Mounting device and mounting method | |
JP2003045825A (en) | Dicing apparatus and dicing method for semiconductor wafer | |
JP2013197277A (en) | Die bonder | |
KR20060085523A (en) | Packaging apparatus of high-power led using laser | |
US7264994B2 (en) | Method of fabricating a semiconductor device | |
JP4687290B2 (en) | Semiconductor chip bonding apparatus and bonding method | |
Schnegg et al. | Handling of thin dies with emphasis on chip-to-wafer bonding | |
JP2012243987A (en) | Semiconductor device manufacturing method | |
JP4083533B2 (en) | Manufacturing method of semiconductor device | |
JP2009212258A (en) | Method of manufacturing semiconductor device | |
JP6999841B1 (en) | Bonding method and how to use the bonding device | |
JP4044543B2 (en) | Manufacturing method of semiconductor chip | |
JP4345720B2 (en) | Component mounting apparatus and component mounting method | |
JPH06310569A (en) | Face-down bonding method of semiconductor element | |
JP2017139365A (en) | Semiconductor package manufacturing method | |
TWI460776B (en) | Method for applying soldering material on conductive pillar of wafer and apparatus thereof | |
TW201108370A (en) | Flip-chip package structure and aligning method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |