KR100708793B1

KR100708793B1 - 필터 칩 및 필터 장치

Info

Publication number: KR100708793B1
Application number: KR1020030019563A
Authority: KR
Inventors: 기마찌레이; 니시하라도끼히로; 사까시따다께시; 요꼬야마쯔요시; 미야시따쯔또무
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤; 후지쯔 가부시끼가이샤
Priority date: 2002-03-29
Filing date: 2003-03-28
Publication date: 2007-04-18
Also published as: DE10313562A1; US20030186673A1; JP2003298392A; CN1309163C; US7145417B2; KR20030078773A; DE10313562B4; CN1449038A

Abstract

본 발명은, 비교적 작은 인덕턴스 성분의 접속 부재로 외부 배선부와 접속하더라도, 통과 주파수 대역 밖의 주파수에 대한 높은 억제 효과를 얻을 수 있는 필터 칩을 제공하는 것을 과제로 하며, 이 과제는, 사다리꼴 구조의 직렬 아암에 배치된 복수의 직렬 공진자(201∼216)와 그 사다리꼴 구조의 병렬 아암에 배치된 복수의 병렬 공진자(211∼216)를 갖는 필터가 형성된 필터 칩으로서, 상기 복수의 병렬 공진자(211∼216) 중 2 이상의 병렬 공진자 각각의 상기 직렬 공진자에 접속되는 제1 전극(13)과 다른 제2 전극(14)이 접속되는 공통선부(15)를 갖는 필터 칩으로 달성할 수 있다.

접속 부재, 직렬 공진자, 병렬 공진자, 공통선부, 필터 칩

Description

필터 칩 및 필터 장치{FILTER CHIP AND FILTER DEVICE}

도 1은 복수의 공진기를 사다리꼴로 조합한 필터의 구성예를 도시한 회로도

도 2는 본 발명의 제1 실시예에 따른 필터 칩의 구성을 도시하는 평면도

도 3은 본 발명의 제1 실시예에 따른 필터 칩의 구성을 도시하는 단면도

도 4는 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 1)을 도시하는 도면

도 5는 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 2)을 도시하는 도면

도 6은 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 3)을 도시하는 도면

도 7은 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 4)을 도시하는 도면

도 8은 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 5)을 도시하는 도면

도 9는 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 6)을 도시하는 도면

도 10은 도 2 및 도 3에 도시한 필터 칩의 제조 공정(그 7)을 도시하는 도면

도 11은 본 발명의 제2 실시예에 따른 필터 칩의 구성을 도시하는 평면도

도 12는 도 2 및 도 3에 도시한 구조의 필터 칩의 특성과 도 11에 도시한 구조의 필터 칩의 특성을 도시하는 도면

도 13은 대역 통과 필터에 인덕턴스 소자가 접속된 회로 구성 예(그 1)를 도시하는 도면

도 14는 도 13에 도시한 회로 구성으로 된 대역 통과 필터의 통과 주파수 특 성의 시뮬레이션 결과를 도시하는 도면

도 15는 대역 통과 필터에 인덕턴스 소자가 접속된 회로 구성 예(그 2)를 도시하는 도면

도 16은 도 15에 도시한 회로 구성으로 된 대역 통과 필터의 통과 주파수 특성의 시뮬레이션 결과를 도시하는 도면

도 17은 대역 통과 필터에 인덕턴스 소자가 접속된 회로 구성 예(그 3)를 도시하는 도면

도 18은 도 17에 도시한 회로 구성으로 된 대역 통과 필터의 통과 주파수 특성의 시뮬레이션 결과를 도시하는 도면

도 19는 공통선부와 그것과 일체로 된 각 병렬 공진자의 하부 전극부의 관계(그 1)를 도시하는 도면

도 20은 공통선부와 그것과 일체로 된 각 병렬 공진자의 하부 전극부의 관계(그 2)를 도시하는 도면

도 21은 공통선부와 그것과 일체로 된 각 병렬 공진자의 하부 전극부의 관계(그 3)를 도시하는 도면

도 22는 공통선부와 그것과 일체로 된 각 병렬 공진자의 하부 전극부의 관계(그 4)를 도시하는 도면

도 23은 도 19 내지 도 22에 도시한 구조의 각 필터 칩의 통과 주파수 특성을 도시하는 도면

도 24는 본 발명의 제3 실시예에 따른 필터 칩의 구성을 도시하는 평면도

도 25는 본 발명의 제3 실시예에 따른 필터 칩의 구성을 도시하는 단면도

도 26은 본 발명의 제4 실시예에 따른 필터 칩의 구성을 도시하는 단면도

도 27은 본 발명의 제4 실시예에 따른 필터 칩의 변형예를 도시하는 단면도

도 28은 범프가 형성된 필터 칩의 구성예를 도시하는 평면도

도 29는 범프가 형성된 필터 칩의 구성예를 도시하는 단면도

도 30은 도 28 및 도 29에 도시한 구조의 필터 칩을 패키지에 수용했을 때의 구조예를 도시하는 단면도

도 31은 복수의 표면 탄성파 공진기를 사다리꼴로 조합한 구조의 필터의 구성예를 도시하는 평면도

<도면의 주요 부분에 대한 부호의 설명>

11 : 입력 전극부

12 : 출력 전극부

13 : 하부 전극부

14 : 상부 전극부

15 : 공통선부

23 : 상부 전극

25 : 주파수 조정용 패턴부

31 : 압전막부(pizoelectric film)

100 : Si 기판

101, 102 : 공극(cavity)

103 : 격벽(partition wall)

201∼206 : 직렬 공진자(직렬 공진기)

211∼216 : 병렬 공진자(병렬 공진기)

본 발명은 필터 칩에 관한 것으로, 상세하게는, 복수의 공진기를 사다리꼴로 조합한 구조의 필터가 구성되는 칩(필터 칩) 및 그 필터 칩을 구비한 필터 장치에 관한 것이다.

휴대 전화기 등의 소형 이동체 무선 기기의 고주파 처리부(RF부)에 이용되는 대역 통과 필터에 있어서는, 통과 주파수 대역 밖의 주파수에 대한 억압도가 20∼40dB 이상으로 높은 특성이 필요하다. 종래, 그와 같은 대역 통과 필터로서 복수의 표면 탄성파 공진기를 사다리꼴로 조합한 구조의 필터가 주로 이용되고 있다. 이와 같이 복수의 공진기를 사다리꼴로 조합한 구조로 된 대역 통과 필터의 통과 주파수 대역 밖의 주파수에 대한 억압 효과를 높이기 위한 기법이 여러가지 제안되어 있다.

그 기법으로서, 예를 들면, 사다리꼴 내에서 공진기의 단(stage) 수를 증가시키는 기법, 사다리꼴 내에서 직렬 아암에 배치되는 공진기의 정전 용량 Cs와 병렬 아암에 배치되는 공진기의 정전 용량 Cp의 비 Cp/Cs를 크게 하는 기법 등이 있다. 그러나, 이들 기법에서는 통과 주파수 대역에서의 신호 손실도 커지게 된다.

그래서, 통과 주파수 대역에서의 신호 손실의 증가를 억제하면서 통과 주파수 대역 밖의 주파수에 대한 억압 효과를 높이는 기법으로서, 사다리꼴 내의 병렬 아암에 배치되는 공진기에 인덕턴스를 직렬로 부가하는 것이 제안되었다. 구체적으로는, 칩 상에 사다리꼴로 형성된 복수의 공진기 중 병렬 아암에 배치된 각 공진기의 접지용 전극과 패키지측의 접지용 패드 사이가 와이어(인덕턴스 성분)로 접속된다(예를 들면, 일본 특개평5-183380호).

그러나, 상기한 바와 같이 필터 칩과 패키지 사이의 접속 부재로 인덕턴스를 확보하는 구조에서는, 예를 들면, 와이어에 비하여 인덕턴스 성분이 작은 범프를 외부와의 접속 부재로서 이용하는 플립 칩(flip-chip)에서는, 패키지에 실장했을 때에 통과 주파수 대역 밖의 주파수에 대한 충분한 억압 효과를 기대할 수 없다.

본 발명의 목적은, 비교적 작은 인덕턴스 성분의 접속 부재로 외부 배선부와의 접속을 행하더라도, 통과 주파수 대역 밖의 주파수에 대한 높은 억압 효과를 얻을 수 있는 필터 칩을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은, 사다리꼴 구조의 직렬 아암에 배치된 복수의 직렬 공진자와 그 사다리꼴 구조의 병렬 아암에 배치된 복수의 병렬 공진자를 갖는 필터가 형성된 필터 칩에 있어서, 상기 복수의 병렬 공진자 중 2 이상의 병렬 공진자 각각의 상기 직렬 공진자에 접속되는 제1 전극과 다른 제2 전극이 접속되는 공통선부를 포함하도록 구성된다.

이러한 구성의 필터 칩에서는, 상기 공통선부를 외부의 접지 단자에 접속할 수 있다. 이 경우, 공통선부에서의 인덕턴스 성분과, 그 공통선부와 외부의 접지 단자를 접속하는 접속 부재의 인덕턴스 성분이 중첩된 상태에서 필터 동작이 이루어지게 된다.

보다 많은 병렬 공진자의 제2 전극이 상기 공통선부에 접속되는 것이 바람직하다. 보다 바람직하게는, 상기 공통선부에 상기 복수의 병렬 공진자 전체의 제2 전극이 접속되도록 구성할 수 있다.

또한, 상기 공통선부는, 환형(고리 형상)으로 형성할 수 있고, 또한, 상기 복수의 직렬 공진자 전체와 상기 복수의 병렬 공진자 전체를 둘러싸도록 형성할 수 있다.

또한, 배선 저항을 개선할 수 있다고 하는 관점에서, 도전성 박막으로 형성된 공통선부 상에 형성되는 도전층을 포함하도록 구성할 수 있다.

제조 공정을 간략화할 수 있다고 하는 관점에서, 상기 공통선부는, 상기 병렬 공진자의 제2 전극과 동일 재료로 일체로 형성할 수 있다.

또한, 필터의 특성을 개선할 수 있다고 하는 관점에서, 본 발명은, 상기 필터 칩에 있어서, 상기 공통선부가 소정 에지로부터 각 병렬 공진자의 제2 전극을 향하여 연장되는 연장부를 갖는 구조로 할 수 있다.

또한, 필터의 특성을 개선할 수 있을 뿐만 아니라, 필터 칩의 사이즈를 가능한 한 작게 할 수 있다고 하는 관점에서, 본 발명은, 상기 필터 칩에 있어서, 상기 공통선부의 소정 에지로부터 직접 각 병렬 공진자의 제2 전극에 이어지는 구조로 할 수 있다.

또한, 본 발명은, 상기 각 필터 칩에 있어서, 복수의 직렬 공진자 및 복수의 병렬 공진자 각각을 압전 박막 공진자로 할 수 있다.

이 경우, 상기 공통선부는, 병렬 공진자의 제2 전극이 형성되는 박막층과 동일한 박막층에서 형성될 수 있다.

또한, 구체적으로는, 본 발명은, 상기 필터 칩에 있어서, 기판과, 그 기판 상에 형성된 적층체를 포함하고, 그 적층체는, 각 병렬 공진자의 제1 전극을 포함하는 층, 제2 전극을 포함하는 층을 갖고, 상기 공통선부는, 상기 각 병렬 공진자의 제2 전극을 포함하는 층에 의해 형성되도록 구성할 수 있다.

또한, 이 경우, 각 병렬 공진자의 제2 전극을 포함하는 층은, 제1 전극을 포함하는 층보다 기판에 가까운 구조로 할 수도 있으며, 그 제1 전극을 포함하는 층보다 기판으로부터 떨어져 있는 구조로 할 수도 있다.

복수의 직렬 공진자 및 복수의 병렬 공진자 각각은, 표면 탄성파 공진자로 할 수 있다.

상술한 바와 같은 필터 칩을 구비한 본 발명에 따른 필터 장치는, 접지 단자에 접속된 패드를 갖는 패키지와, 그 패키지 내에 수용된 상술한 어느 하나의 필터 칩과, 그 필터 칩의 공통선부를 상기 패키지의 접지에 접속된 패드에 접속하는 접속 부재를 갖도록 구성된다.

<실시예>

이하, 본 발명의 실시예를 도면에 기초하여 설명한다.

본 발명의 실시예에 따른 필터 칩 내에 구성되는 필터는, 예를 들면, 도 1에 도시한 바와 같은 회로 구성이 된다. 이 필터는 소정의 통과 주파수 대역을 갖는 대역 통과 필터이다.

도 1에서, 이 필터는, 복수의 공진기가 사다리꼴로 조합되어 있고, 그 직렬 아암에 배치된 공진기(이하, 직렬 공진기)(201, 202, 203, 204, 205 및 206)와, 각 병렬 아암에 배치된 공진기(이하, 병렬 공진기)(211, 212, 213, 214, 215 및 216)를 구비하고 있다. 각 병렬 공진기(211∼216)는, 직렬 아암 내의 신호선로와 공통 선로 사이에 병렬로 접속된다.

이러한 필터는, 각 병렬 공진기(211∼216)가 접속되는 공통 선로가 접지(GND)에 직접 또는 적당한 인덕턴스 소자를 통하여 접속된 상태에서 사용된다. 이 상태에서, 직렬 아암의 일단에 배치된 공진기(201)에 신호(IN)가 입력되면 그 직렬 아암의 타단에 배치된 공진기(206)로부터 주파수 조정된 출력 신호(OUT)가 얻어진다.

상기한 바와 같은 회로 구성의 필터가 구성되는 필터 칩은, 예를 들면, 도 2 및 도 3에 도시한 바와 같은 구조가 된다(본 발명의 제1 실시예). 이 필터 칩에서는, 각 공진기가 압전 박막 공진기로서 구성된다. 도 2는 그 필터 칩의 평면도이고, 도 3은 도 2에서의 A-A' 단면도이다.

도 2 및 도 3에서, Si(실리콘) 기판(100) 상에 복수의 직렬 공진자(직렬 공진기의 진동자 부분에서 참조 부호 201∼206으로 도시됨) 및 복수의 병렬 공진자(병렬 공진기의 진동자 부분에서 참조 부호 211∼216으로 도시됨)가 형성된다. 각 공진자(압전막 공진자)는, 상부 전극부, 하부 전극부, 및 이들 사이에 위치하는 압전막부에 의해 구성된다.

Si 기판(100) 상에 하부 전극막이 형성되고, 그 하부 전극막에 의해서, 신호를 입력받는 입력 전극부(11), 신호를 출력하는 출력 전극부(12), 각 공진자의 하부 전극부 및 공통선부(15)가 형성된다. 특히, 도 3에 도시한 바와 같이, 하부 전극부(13), 압전막부(31) 및 상부 전극(23)의 해당 하부 전극부(13)에 대향하는 부분(23a)에 의해서 직렬 공진자(206)가 형성된다. 또한, 하부 전극부(14), 압전막부(31) 및 상부 전극(23)의 해당 하부 전극부(14)에 대향하는 부분(23b)에 의해서 병렬 공진자(216)가 형성된다.

또한, 상부 전극(21)은, 직렬 공진자(201, 202) 및 병렬 공진자(211, 212)의 4개의 공진자의 상부 전극부를 구성한다. 마찬가지로, 상부 전극(22)은, 직렬 공진자(203, 204) 및 병렬 공진자(213, 214)의 4개의 공진자의 상부 전극부를 구성하며, 또한, 상부 전극(23)은, 직렬 공진자(205, 206) 및 병렬 공진자(215, 216)의 4개의 공진자의 상부 전극부(도 3에 도시한 23a, 23b를 포함)를 구성한다. 직렬 공진자(201)의 하부 전극은 입력 전극부(11)와 일체로 되며, 직렬 공진자(206)의 하부 전극부(도 3의 참조 부호 13으로 도시됨)는 출력 전극부(12)와 일체로 되어 있다. 또한, 직렬 공진자(202 및 203)의 하부 전극부는 일체로 되며, 직렬 공진자(204 및 205)의 하부 전극부도 일체로 되어 있다.

상기한 바와 같은 상부 전극부 및 하부 전극부의 구성에 의해 도 1에 도시한 바와 같은 사다리꼴의 회로 구성으로 된 대역 통과 필터가 그 필터 칩 내에 형성된 다.

또한, 상기 하부 전극막에 의해서 형성되는 공통선부(15)는, 각 병렬 공진자(211∼216)의 하부 전극부(예를 들면, 도 3에 도시한 하부 전극부(14))와 일체로 되어 있다. 그리고, 이 공통선부(15)는 Si 기판(100) 상에서 환형으로 형성되고, 각 공진자(201∼206, 211∼216), 입력 전극부(11) 및 출력 전극부(12)를 둘러싸고 있다.

각 병렬 공진자(211∼216)의 상부 전극부(예를 들면, 도 3에 도시한 상부 전극부(23b)) 상에는 주파수 조정용 패턴부(25)가 형성되어 있다. Si 기판(100)에는, 각 직렬 공진자의 하부 전극부(예를 들면, 도 3에 도시한 하부 전극부(13))가 형성된 면의 반대면에서 그 하부 전극부에 이르도록 단면 직사각형(한 변의 길이가 L1)의 공극(101)이 형성된다. 또한, 마찬가지로, Si 기판(100)에는, 각 병렬 공진자의 하부 전극부(예를 들면, 도 3에 도시한 하부 전극부(14))가 형성된 면의 반대면에서 그 하부 전극부에 이르도록 단면 직사각형(한 변의 길이가 L2)의 공극(102)이 형성되어 있다.

즉, Si 기판(100)에는, 각 직렬 공진자의 바로 아래에 공극(101)이 형성됨과 함께 각 병렬 공진자의 바로 아래에 공극(102)이 형성된다. 2개의 직렬 공진자의 바로 아래에 형성된 공극(101, 101)의 경계부 및 직렬 공진자와 병렬 공진자의 각각의 바로 아래에 형성된 공극(101) 및 공극(102)의 경계부에는 각각 동일한 두께(L3)의 격벽(103)(두께 L3)이 형성된다. 각 공진자와 상기한 바와 같은 공극을 갖는 Si 기판(100)의 구조에 의해 효과적인 공진기가 구성된다.

상기 각 직렬 공진자(201∼206)의 바로 아래에 형성된 공극(101), 상기 각 병렬 공진자(211∼216)의 바로 아래에 형성된 공극(102) 및 각 격벽(103)의 물리적인 형상은, 상기 주파수 조정용 패턴부(25)와 함께, 해당 필터(대역 통과 필터)의 주파수 특성에 영향을 미친다.

상기 공통선부(15)의 폭은, 예를 들면, 300㎛로, 공극(101)의 한 변의 길이 L1은, 예를 들면, 65㎛로, 공극(102)의 한 변의 길이 L2는, 예를 들면, 50㎛로, 격벽(103)의 두께 L3는, 예를 들면, 20㎛로, 각각 설정된다.

상기한 바와 같은 필터 칩은 도 4 내지 도 10에 도시한 공정에 따라 제조된다.

먼저, 도 4에 도시한 바와 같이, 300㎛ 두께의 빗금 표시된 Si 기판(100) 상에 스퍼터링법에 의해 몰리브덴(Mo: 막 두께 100nm) 및 알루미늄(Al: 막 두께 50nm)의 적층 도전성 박막이 하부 전극막(10)으로서 성막된다. 이어서, 이 하부 전극막(10)이 포토리소그래피 및 웨트 에칭 또는 드라이 에칭에 의해 소정의 형상으로 패터닝되어, 도 5에 도시한 바와 같이, Si 기판(100) 상에 공통선부(15), 각 공진자의 하부 전극부(13, 14 등)가 형성된다. 또, 입력 전극부(11) 및 출력 전극부(12)도 이 하부 전극막의 패터닝으로써 형성된다.

이와 같이 하부 전극막(10)의 패터닝이 종료되면, 도 6에 도시한 바와 같이, 스퍼터링법에 의해 질화 알루미늄(AlN: 막 두께 500nm)의 막이 압전막(30)으로서 상기 Si 기판(100) 및 패터닝된 하부 전극막을 덮도록 성막되고, 또한, 그 압전막(30) 상에 몰리브덴(Mo: 막 두께 100nm)의 도전성 박막이 스퍼터링법에 의해 상부 전극막으로서 성막된다. 그 후, 도 7에 도시한 바와 같이, 상부 전극막(20)의 소정 위치에 알루미늄(Al: 막 두께 50nm)의 막이 포토리소그래피법에 의해 주파수 조정용 패턴부(25)로서 형성된다.

상기 상부 전극막(10)이, 도 8에 도시한 바와 같이, 포토리소그래피와 웨트 에칭 또는 드라이 에칭에 의해 패터닝되어, 상부 전극부(23)가 형성된다. 상기 압전막(30) 역시, 도 9에 도시한 바와 같이, 포토리소그래피와 웨트 에칭 또는 드라이 에칭에 의해 패터닝된다. 하부 전극부(13), 상부 전극부(23)의 해당 하부 전극부(13)에 대향하는 부분(23a), 및 이들 사이에 위치하는 압전막부(31)에 의해 1개의 직렬 공진자가 구성되고, 상부 전극부(23)의 주파수 조정용 패턴부(25) 바로 아래의 부분(23b), 그것에 대향하는 하부 전극부(14), 및 이들 사이에 위치하는 압전막부(31)에 의해 1개의 병렬 공진자가 구성된다.

그 후, Si 기판(100)의 각 하부 전극(13, 14 등)이 형성된 면의 반대면에 포토리소그래피에 의해 각 하부 전극부(13, 14 등)에 대응되는 레지스트 패턴이 형성된다. 그리고, 그 레지스트 패턴이 형성된 Si 기판(100)의 면에 대하여 드라이 에칭 또는 웨트 에칭을 행함으로써, 도 10에 도시한 바와 같이, 각 하부 전극부(13, 14 등)의 바로 아래의 Si 기판(100) 내에 격벽(103)으로 구분된 단면 직사각형의 공극(101, 102)이 형성된다.

상술한 공정에 따라서 제조된 필터 칩에 형성되는 전극막(하부 전극막(10) 및 상부 전극막)은, 저항이 낮고 음향(acoustic) 임피던스가 높은 재료가 바람직하며, 상기 몰리브덴(Mo)과 알루미늄(Al)의 적층막이나 몰리브덴(Mo)의 단층막에 한 하지 않고, 다른 도전성 재료를 이용할 수 있다. 또한, 압전막(30)의 재료는 질화 알루미늄(AlN)에 한하지 않고, ZnO, PZT(티탄산지르콘산연), PbTiO₃(티탄산연)을 이용하는 것도 가능하다. 상부 전극부에, 추가로 주파수 조정용 혹은 보호용의 다른 박막을 형성해도 된다. 또한, 각 공진자가 물리적인 형상은, 상술한 제1 실시예에 따른 필터 칩에서는, 전부 정방형(L1×L1, L2×L2)이지만, 직사각형, 타원형, 원형 혹은 기타 임의의 형상으로 하는 것도 가능하다.

상기 본 발명의 제1 실시예에서는, 각 병렬 공진자(211∼216)의 하부 전극부(예를 들면, 도 3에 도시한 하부 전극부(14))에 일체로 되는 공통선부(15)는 환형으로 형성되어 있다. 이에 대하여, 본 발명의 제2 실시예에 따른 필터 칩에서는, 도 11에 도시한 바와 같이, 하부 전극막으로부터 형성되는 각 병렬 공진자(211∼216)의 하부 전극부와 일체로 되는 공통선부(16)는 장방형이 된다. 이 제2 실시예에 따른 필터 칩의 구조는, 이 공통선부(16)의 구조 이외는, 상술한 제1 실시예에 따른 필터 칩의 구조와 동일하다. 또한, 이 도 11에 도시한 필터 칩은, 도 4 내지 도 10에 도시한 공정과 마찬가지의 공정으로 제조하는 것이 가능하다. 그리고, 도 5에 도시한 하부 전극막(10)의 패터닝 시에 장방형의 공통선부(16)가 형성된다.

상기 제1 실시예에 따른 필터 칩(대역 통과 필터)에 있어서의 공통선부(15)를 외부 접지한 상태에서 입력 전극부(11)로 신호를 입력하였을 때의 통과 주파수 특성은 도 12에서 (a)로 도시된다. 또한, 상기 제2 실시예에 따른 필터 칩(대역 통과 필터)에서의 공통선부(16)를 외부 접지한 상태에서 입력 전극부(11)로 신호를 입력하였을 때의 통과 주파수 특성은 도 12에서 (b)로 도시된 바와 같다. 이들 통과 주파수 특성을 비교해 보면, 각 병렬 공진자(211∼216)의 하부 전극부와 일체로 형성되는 공통선부(15)의 형상을 환형으로 한 경우, 최소 삽입 손실을 열화시키지 않고 통과 주파수 대역 밖의 주파수에 대한 억압 효과를 보다 높일 수 있음을 알 수 있다.

다음으로, 복수의 공진기를 사다리꼴로 조합하여 구성된 대역 통과 필터의 각 병렬 공진기를 인덕턴스 소자를 통하여 접지한 경우의, 통과 주파수 대역 밖의 주파수에 대한 억압 효과의 개선에 대하여 검토한다.

상기 제2 실시예(도 11 참조)에 따른 필터 칩과 같이 모든 병렬 공진자를 해당 필터 칩 내의 공통선부(16)에 접속하고, 그 공통선부(16)를 외부의 접지 단자에 인덕턴스 소자를 통하여 접속한 경우의 회로 구성은, 도 13에 도시된 바와 같다. 도 13에 도시한 각 병렬 공진기(211∼216)에 접속되는 인덕턴스 소자(220)의 인덕턴스 값을,

(a) 0nH(인덕턴스 소자(220)를 접속하지 않음)

(b) 0.02nH

(c) 0.04nH

(d) 0.06nH

와 같이 변화시킨 경우의 통과 주파수 특성의 시뮬레이션 결과는 도 14에 도시된 바와 같다.

이 시뮬레이션 결과로부터, 병렬 공진기(211∼216)에 접속되는 인덕턴스 소자(220)의 값을 크게 할수록, 통과 주파수 대역 밖의 주파수에 대한 억압 효과가 개선되는 것을 알 수 있다.

또한, 필터 칩 내에 구성되는 각 병렬 공진자를 2개씩 공통선부에 접속하고, 공통선부의 각각을 외부의 접지 단자에 인덕턴스 소자를 통하여 접속한 경우의 회로 구성은 도 15에 도시된 바와 같다. 이 경우, 병렬 공진기(211 및 212)는 인덕턴스 소자(221a)를 통하여, 병렬 공진기(213 및 214)는 인덕턴스 소자(221b)를 통하여, 또한, 병렬 공진기(215 및 216)는 인덕턴스 소자(221c)를 통하여, 각각 외부의 접지 단자에 접속된다. 상기 각 인덕턴스 소자(221a, 221b, 221c)를 동일한 값으로 하고, 그 값을,

(a) 0nH(인덕턴스 소자를 접속하지 않음)

(b) 0.3nH

(c) 0.6nH

(d) 0.9nH

와 같이 변화시킨 경우의 통과 주파수 특성의 시뮬레이션 결과는 도 16에 도시된 바와 같다.

이 경우도, 상기 시뮬레이션 결과로부터, 각 병렬 공진기에 접속되는 인덕턴스 소자(221a, 221b, 221c)의 값을 크게 할수록, 통과 주파수 대역 밖의 주파수에 대한 억제도가 개선되는 것을 알 수 있다.

또한, 필터 칩 내에 구성되는 각 병렬 공진자를 외부의 접지 단자에 개별적 으로 인덕턴스 소자를 통하여 접속한 경우의 회로 구성은 도 17에 도시한 바와 같이 된다(종래 기술). 이 경우, 병렬 공진기(211)가 인덕턴스 소자(222a)를 통하고, 병렬 공진기(212)가 인덕턴스 소자(222b)를 통하고, 병렬 공진기(213)가 인덕턴스 소자(222c)를 통하고, 병렬 공진기(214)가 인덕턴스 소자(222d)를 통하고, 병렬 공진기(215)가 인덕턴스 소자(222e)를 통하고, 또한, 병렬 공진기(216)가 인덕턴스 소자(222f)를 통하여, 각각 외부의 접지 단자에 접속된다. 상기 각 인덕턴스 소자(222a∼222f)를 동일한 값으로 하고, 그 값을

(a) 0nH(인덕턴스 소자를 접속하지 않음)

(b) 0.6nH

(c) 1.2nH

(d) 1.8nH

와 같이 변화시킨 경우의 통과 주파수 특성의 시뮬레이션 결과는 도 18에 도시된 바와 같다.

이 경우도, 상기 시뮬레이션 결과로부터, 각 병렬 공진기에 접속되는 인덕턴스 소자(222a∼222f)의 값을 크게 할수록, 통과 주파수 대역 밖의 주파수에 대한 억압 효과가 개선되는 것을 알 수 있다.

상기 각 시뮬레이션 결과(도 14, 도 16, 도 18)를 비교함으로써, 공통적으로 인덕턴스 소자에 접속하여야 할 병렬 공진기의 수가 많아질수록, 그 인덕턴스 소자의 값이 작더라도 통과 주파수 대역 밖의 주파수에 대한 억압 효과의 개선을 도모할 수 있음을 알 수 있다.

구체적으로는, 필터 칩 내에서 병렬 공진자를 2개씩 공통선부에 접속하고, 그 공통선부를 외부의 접지 단자에 인덕턴스 소자를 통하여 접속하는 경우(도 15, 도 16 참조)에는, 병렬 공진자를 개별적으로 외부의 접지 단자에 인덕턴스 소자를 통하여 접속하는 경우(도 17, 도 18 참조)에 비하여, 그 인덕턴스 소자의 인덕턴스 값이 약 절반인 경우에도 같은 정도의 통과 주파수 대역 밖의 주파수에 대한 억압도를 얻을 수 있다. 또한, 필터 칩 내에서 모든 병렬 공진자를 공통선부(15)에 접속하고, 그 공통선부를 외부의 접지 단자에 인덕턴스 소자를 통하여 접속하는 경우(도 13, 도 14 참조), 병렬 공진자를 개별적으로 외부의 접지 단자에 0.6nH의 인덕턴스 소자를 통하여 접속하는 경우(도 17, 도 18 참조) 및 병렬 공진자를 2개씩 공통선부에 접속하고, 그 공통선부를 외부의 접지 단자에 0.3nH의 인덕턴스 소자를 통하여 접속하는 경우(도 15, 도 16 참조)와 같은 정도의 억압 효과를, 0.04nH(약 10분의 1)의 인덕턴스 소자로 하여 통과 주파수 대역의 고주파측에서의 신호 손실을 크게 하지 않고 얻을 수 있다.

이상의 고찰로부터, 필터 칩 내에서 복수의 병렬 공진자를 통합하여 공통선부에 접속하는 것은, 그 필터 칩 내에 구성되는 대역 통과 필터의 통과 주파수 대역 밖의 주파수에 대한 보다 높은 억압 효과를 얻는데 유리하다는 것을 알 수 있다. 즉, 통과 주파수 대역 밖의 주파수에 대한 소정의 억압 효과를 얻기 위하여, 필터 칩에 접속하여야 할 인덕턴스 성분을 보다 작게 할 수 있다. 또한, 필터 칩에 대하여 소정의 인덕턴스 성분을 접속하는 경우에는, 통과 주파수 대역 밖의 주파수에 대한 보다 높은 억압 효과를 얻을 수 있다. 특히, 도 10에 도시한 바와 같 이, 필터 칩 내에서 전체 병렬 공진자를 통합하여 단일의 공통선부(16)에 접속하는 것이 바람직하며(도 13 내지 도 18 참조), 더욱이, 도 2 및 도 3에 도시한 바와 같이 그 공통선부(15)를 환형으로 형성하는 것이 보다 바람직하다(도 12 참조).

또한, 도 2 및 도 3에 도시한 바와 같은 환형의 공통선부(15)와 그것과 일체로 된 각 병렬 공진자(211∼216)의 하부 전극부(예를 들면, 도 3에 도시한 하부 전극부(14))와의 관계에 대하여 검토한다.

도 19에 도시한 예에서는, 각 병렬 공진자(211∼216)의 하부 전극부가 환형의 공통선부(15)에 포함되어 있다. 이 경우의 필터 칩의 구조는, 공통선부(15)와 각 병렬 공진자(211∼216)의 하부 전극부와의 관계 이외는, 도 2 및 도 3에 도시한 필터 칩과 마찬가지의 구조이다. 환형의 공통선부(15)의 폭은 200㎛로 설정된다.

도 20에 도시한 예에서는, 도 2 및 도 3에 도시한 필터 칩과 마찬가지로, 각 병렬 공진자(211∼216)가 환형의 공통선부(15)와 오버랩하지 않고, 그 각 병렬 공진자(211∼216)의 하부 전극부가 공통선부(15)와 일체로 형성된다. 이 경우도 환형의 공통선부(15)의 폭은 200㎛로 설정된다.

도 21에 도시한 예에서는, 환형의 공통선부(15)에 각 병렬 공진자(211∼216)에 대응하는 연장부(15a∼15f)가 형성되고, 각 병렬 공진자(211∼216)의 하부 전극부가 대응하는 연장부를 통하여 그 공통선부(15)와 일체로 형성된다. 이 경우, 각 연장부(15a∼15f)의 길이는 50㎛로 설정됨과 함께, 공통선부(15)의 폭은 200㎛로 설정된다.

도 22에 도시한 예에서는, 도 21에 도시한 예와 마찬가지로, 환형의 공통선 부(15)에 각 병렬 공진자(211∼216)에 대응하는 연장부(15a∼15f)가 형성되고, 각 병렬 공진자(211∼216)의 하부 전극부가 대응하는 연장부를 통하여 그 공통선부(15)와 일체로 형성된다. 이 경우, 각 연장부(15a∼15f)의 길이는, 도 21에 도시한 예의 2배가 되는 100㎛로 설정됨과 함께, 공통선부(15)의 폭은 200㎛로 설정된다.

상기 도 19에 도시한 구조의 필터 칩 내에 구성되는 대역 통과 필터의 통과 주파수 특성은 도 23에 도시한 (a)와 같이 되고, 상기 도 20에 도시한 구조의 필터 칩 내에 구성되는 대역 통과 필터의 통과 주파수 특성은 도 23에 도시한 (b)와 같이 되며, 또한, 상기 도 21에 도시한 구조의 필터 칩 내에 구성되는 대역 통과 필터의 통과 주파수 특성은 도 23에 도시한 (c)와 같이 된다. 또한, 상기 도 22에 도시한 구조의 필터 칩 내에 구성되는 대역 통과 필터의 통과 주파수 특성은 도 23에 도시한 (d)와 같이 된다.

도 23에 도시한 바와 같은 각 통과 주파수 특성 (a), (b), (c), (d)로부터, 공통선부(15)의 실질적인 환형 부분과 각 병렬 공진자(211∼216)와의 거리가 멀어질수록, 통과 주파수 대역 밖의 주파수에 대한 억압 효과가 높아지는 것을 알 수 있다. 따라서, 각 병렬 공진자(211∼216)와 공통선부(15)의 실질적인 환형 부분 사이를 적절한 길이의 연장부로 매립함으로써, 통과 주파수 대역 밖의 주파수에 대한 원하는 억압 효과를 얻을 수 있게 된다.

그러나, 공통선부(15)의 실질적인 환형 부분과 각 병렬 공진자(211∼216) 사이가 멀어질수록 칩 면적이 증대하여, 생산성 및 해당 칩의 실장의 측면에서 불리 하게 된다. 이러한 관점에서, 연장부(15a∼15f)로 매립되는 공통선부(15)의 실질적인 환형 부분과 각 병렬 공진자(211∼216) 사이의 거리는, 통과 주파수 특성, 생산 비용, 칩의 실장 조건 등으로부터 최적의 값으로 결정된다. 그 거리는 생산 비용 및 칩의 실장 조건 등을 특히 고려하면 1㎜ 이하인 것이 바람직하다.

상기 도 21 및 도 22에 도시한 예에서는, 공통선부(15)로부터 연장되는 연장부(15a∼15f)는 각각 병렬 공진자(211∼216)에 하나씩 대응되고 있다. 그러나, 이 연장부의 구성은 이것에 한하지 않고, 복수의 병렬 공진자에 대하여 1개의 연장부가 대응되도록 하여도 된다.

다음에, 제3 실시예에 따른 필터 칩에 대하여 설명한다. 이 제3 실시예에 따른 필터 칩은, 입력 전극부, 출력 전극부, 각 공진자의 상부 전극부 및 공통선부가 상부 전극막에 의해 구성되는 점에서, 상술한 제1 실시예(도 2, 도 3 참조) 및 제2 실시예(도 11 참조)와 상이하다.

이 제3 실시예에 따른 필터 칩은 도 24 및 도 25에 도시한 바와 같이 구성된다. 도 24는 그 필터 칩의 평면도이고, 도 25는 도 24에서의 A-A' 단면도이다.

도 24 및 도 25에 있어서, 상부 전극막에 의해서, 입력 전극부(111), 출력 전극부(112), 각 공진자의 상부 전극부 및 공통선부(115)가 형성된다. 특히, 도 25에 도시한 바와 같이, 상부 전극부(128), 압전막부(131) 및 하부 전극의 해당 상부 전극부(128)에 대향하는 부분(113)에 의해서 직렬 공진자(206)가 형성된다. 또한, 상부 전극부(146), 압전막부(131) 및 하부 전극의 해당 상부 전극부(146)에 대향되는 부분(114)에 의해서 병렬 공진자(216)가 형성된다.

또한, 직렬 공진자(201)의 상부 전극부(124)는 입력 전극부(111)와 일체로 되고, 직렬 공진자(206)의 상부 전극부(128)는 출력 전극부(112)와 일체로 되어 있다. 상부 전극(126)은 2개의 직렬 공진자(202 및 203)의 상부 전극부를 구성하고, 상부 전극(127)도 마찬가지로 2개의 직렬 공진자(204 및 205)의 상부 전극부를 구성한다. 직렬 공진자(201, 202) 및 병렬 공진자(211, 212)의 각각의 하부 전극부는 일체로 되어 있다. 직렬 공진자(203, 204) 및 병렬 공진자(213, 214)의 각각의 하부 전극도 마찬가지로 일체로 되고, 또한 직렬 공진자(205, 206) 및 병렬 공진자(215, 216)의 각각의 하부 전극도 마찬가지로 일체로 되어 있다. 상기 상부 전극막에 의해서 형성되는 공통선부(115)는, 각 병렬 공진자(211∼216)의 상부 전극부(141, 142, 143, 144, 145, 146)와 일체로 되어 있다. 이 공통선부(115)는 압전막부(131) 상에서 환형으로 형성되어, 각 공진자(201∼206, 211∼216), 입력 전극부(111) 및 출력 전극부(112)를 둘러싸고 있다.

상기한 바와 같은 상부 전극부 및 하부 전극부의 구성에 의해 도 1에 도시한 바와 같은 사다리꼴의 회로 구성의 대역 통과 필터가 해당 필터 칩 내에 형성된다.

또한, 각 병렬 공진자(211∼216)의 상부 전극부(141∼146) 상에는, 도 25에 도시한 바와 같이, 주파수 조정용 패턴부(25)가 형성되어 있다. 도 2 및 도 3에 도시한 필터 칩의 경우와 마찬가지로, Si 기판(100)의 각 직렬 공진자(201∼206)의 바로 아래에는, 단면 직사각형(한 변의 길이가 L1)의 공극(101)이 형성됨과 함께, Si 기판(100)의 각 병렬 공진자(211∼216)의 바로 아래에는, 단면 직사각형(한 변의 길이가 L2)의 공극(102)이 형성되어 있다. 이들 공극(101 및 102)과의 경계부 및 인접하는 2개의 직렬 공진자에 대응되는 공극(101, 101)과의 경계부에는 각각 동일한 두께(L3)의 격벽(103)이 형성된다.

이 제3 실시예에 따른 필터 칩에서도, 상술한 제1 실시예에 따른 필터 칩(도 2 및 도 3 참조)과 마찬가지로, 공통선부(115)의 폭은, 예를 들면, 300㎛로, 공극(101)의 한 변의 길이 L1은, 예를 들면, 65㎛로, 공극(102)의 한 변의 길이 L2는, 예를 들면, 50㎛로, 격벽(103)의 두께 L3는, 예를 들면, 20㎛로, 각각 설정된다.

상기 필터 칩에서는, 상부 전극막으로부터 형성된 공통선부(115)를 외부 접지시킴으로써, 상술한 제1 실시예에 따른 필터 칩(도 2 및 도 3)의 경우와 마찬가지로, 통과 주파수 대역 밖의 주파수에 대한 억압 효과가 높은 특성(도 12, 도 23 참조)을 얻을 수 있다.

또한, 상기한 바와 같은 구조의 필터 칩은, 상술한 제1 실시예에 따른 필터 칩과 마찬가지의 공정(도 4 내지 도 10 참조)에 따라서 제조할 수 있다.

또한, 본 발명의 제4 실시예에 따른 필터 칩에 대하여 설명한다. 이 제4 실시예에 따른 필터 칩은, 배선 저항을 저감시키고 필터 특성을 개선한 것이다.

상술한 제1 실시예에 따른 필터 칩의 제조 공정(도 4 내지 도 10 참조)에서, 주파수 조정용 패턴부, 상부 전극막(20) 및 압전막(30)을 원하는 형상으로 패터닝한 후(도 9에 도시되는 상태)에, 상부 전극막(20) 및 하부 전극막(10)의 공진자가 구성되는 영역을 제외한 영역의 전부 또한 일부에, 리프트-오프(lift-off)법에 의해서, 금(Au : 150nm) 및 티탄(Ti : 200nm)의 도전성 패턴을 형성한다. 그 결과, 도 26에 도시한 바와 같이, 하부 전극막으로부터 형성되는 공통선부(15)의 표면에 도전성 패턴(26)이 형성된다. 이와 같이 도전성 패턴(26)이 공통선부(15)의 표면에 형성된 후, 도 10에 도시한 바와 같이 각 공진자에 대응되는 공극(101, 102)이 형성된다.

상기한 바와 같은 도전성 패턴(26)은, 플립 칩 본딩용의 범프의 형성을 가능하게 한다. 더욱이, 그 뿐만 아니라, 공진자의 특성에 영향을 미치지 않는 배선 부분의 전부 또는 일부(공통선부(15)를 포함)에도 그 도전성 패턴(26)을 형성함으로써, 배선 저항이 저감되어, 필터 특성을 개선할 수 있다.

또한, 상기 도전성 패턴(26)은, 상기 금(Au)과 티탄(Ti)의 적층막으로 형성하였지만, 그에 한정되지 않고, 다른 재료를 이용한 적층막 또는 단층막으로 할 수도 있다.

또한, 상술한 제3 실시예에 따른 필터 칩(도 24 및 도 25 참조)에 대하여 상기와 마찬가지의 기법으로 도전성 패턴을 형성하는 것이 가능하다. 이 경우, 도 27에 도시한 바와 같이, 상부 전극막으로부터 형성되는 공통선부(115) 상에 도전성 패턴(27)(금(Au) 및 티탄(Ti)의 적층막)이 형성된다. 이러한 구조에 의해, 공통선부(115)의 저항이 저감되어, 필터 특성을 개선할 수 있게 된다.

상술한 각 실시예에 따른 필터 칩의 패키지에의 실장에 대하여 도 28 내지 도 30을 참조하여 설명한다. 도 29는 도 28에서의 A-A' 단면도이다.

도 28 및 도 29에 도시한 바와 같이, 도 2 및 도 3에 도시한 필터 칩과 마찬가지 구조의 필터 칩(300)의 공통선부(15), 입력 전극부(11) 및 출력 전극부(12) 상에 도 26에 도시한 바와 같은 도전성 패턴(26)이 형성되어 있다. 그리고, 공통 배선부(15)의 소정 위치에 범프(51, 52, 53, 54)가 형성됨과 함께, 입력 전극부(11) 및 출력 전극부(12)에 범프(55 및 56)가 형성된다. 또한, 각 범프의 높이는 60㎛로 설정된다.

이러한 구조의 필터 칩(300)(플립 칩)이 도 30에 도시한 바와 같이 패키지(500)에 수용된다. 이 패키지(500)는 케이스(510)와 캡(520)으로 구성된다. 케이스(510)에는, 상기 필터 칩(300)을 해당 케이스(510)의 규정 위치에 위치시켰을 때에 상기 각 범프(51∼56)가 접촉하는 위치에 인출 배선용 패드(511, 512 등)가 형성되어 있다. 필터 칩(300)이 케이스(510)의 규정 위치에 위치된 상태에서, 각 범프(51∼56)가 대응하는 패드에 열압착된다. 예를 들면, 공통선부(15)에 형성된 범프(51 및 52)는, 패키지(500)의 접지 단자(도시 생략)에 배선 접속되는 각 패드(511 및 512)에 접합된다. 이에 의해, 필터 칩(300)에서 병렬 공진자(211∼216)의 하부 전극부는, 공통선부(15), 범프(51∼54) 및 케이스(510)에서의 패드(511, 512) 등을 통하여 패키지(500)에 형성된 접지 단자에 전기적으로 접속된다.

상기한 바와 같이 하여 필터 칩(300)이 케이스(510)에 수용된 상태에서, 캡(520)이 케이스(510)에 부착되어, 그 필터 칩(300)이 패키지(500) 내에 밀봉된다.

상기한 바와 같은 구조의 필터 장치에서는, 필터 칩(300) 자체가 상술한 바와 같이 통과 주파수 대역 밖의 주파수에 대한 높은 억압 효과(도 12, 도 23 참조)를 갖기 때문에, 필터 칩(300)과 패키지(500)에 형성된 접지 단자와의 사이를 와이 어로 접속함으로써, 인덕턴스를 확보하지 않더라도, 통과 주파수 대역 밖의 주파수에 대한 높은 억압 효과를 얻을 수 있다.

상기 각 예에서는 공진기로서 압전 박막 공진기가 이용되고 있다. 그러나, 이것에 한정되지 않고, 예를 들면, 복수의 표면 탄성파 공진기를 이용한 대역 통과 필터에 대하여 본 발명을 적용하는 것도 가능하다. 이 경우, 필터 칩은, 예를 들면, 도 31에 도시한 바와 같이 구성된다.

도 31에 있어서, 사다리꼴의 필터에서의 직렬 아암에 표면 탄성파 공진기(401, 402, 403 및 404)가 배치되고, 각 병렬 아암에 표면 탄성파 공진기(411, 412, 413, 414)가 배치된다. 각 병렬 아암에 배치된 각 표면 탄성파 공진기(411, 412, 413, 414)의 한쪽 빗살 무늬(comb-like) 전극은 직렬 아암의 신호 선로에 접속되며, 다른 쪽 빗살 무늬 전극은 공통선부(450)와 일체로 되어 있다. 이 공통선부(450)는, 그 형상이 환형으로 되고, 각 공진기(401∼404, 및 411∼414)를 둘러싸도록 해당 필터 칩 내에 박막 패턴으로서 형성된다.

상술한 예에서는, 모든 병렬 공진자가 공통선부에 접속된 구조, 병렬 공진자가 2개씩 공통선부에 접속된 구조(도 15, 도 16 참조)에 대하여 설명하였으나, 복수의 병렬 공진자 중의 2 이상의 병렬 공진자만이 공통선부에 접속된 구조(예를 들면, 도 15에 도시한 구조와 도 17에 도시한 구조의 조합)로 할 수도 있다.

또한, 상기 각 예에서는, 대역 통과 필터에 대하여 설명하였지만, 다른 기능을 갖는 필터, 예를 들면, 저역 통과 필터나 고역 통과 필터에 대해서도, 상술한 구조를 적용할 수 있다.

또한, 상기 각 예에 있어서는, 공통선부에는, 복수의 병렬 공진자 각각의 하부 전극부 또는 상부 전극부가 접속되지만, 단일의 병렬 공진자의 하부 전극부 또는 상부 전극부가 접속되는 배선부가 상기 각 예와 같이 환형으로 형성될 수도 있다. 이 경우, 그 단일의 병렬 공진자 이외의 병렬 공진자의 하부 전극 또는 상부 전극은, 각각 독립적으로 소정의 배선부(패드)에 접속될 수도 있으며, 상기한 바와 같이 공통선부에 접속될 수도 있다. 또한, 그 다른 병렬 공진자 각각의 하부 전극부 또는 상부 전극부 또한 독립적으로 환형의 배선부에 접속될 수도 있다.

이상, 설명한 바와 같이, 본원 발명에 따라, 공통선부를 외부의 접지 단자에 접속할 수 있고, 그 공통선부에서의 인덕턴스 성분과, 그 공통선부와 외부의 접지 단자를 접속하는 접속 부재의 인덕턴스 성분이 중첩된 상태에서 필터 동작이 이루어지게 된다. 이에 따라, 비교적 작은 인덕턴스 성분의 접속 부재로 외부 배선부와의 접속을 행하더라도, 통과 주파수 대역 밖의 주파수에 대한 높은 억압 효과를 얻을 수 있는 필터 칩을 실현할 수 있다.

또한, 본원 발명에 따라, 상기 필터 칩을 구비한 필터 장치를 실현할 수 있다.

Claims

사다리꼴 구조의 직렬 아암에 배치된 복수의 직렬 공진자와 상기 사다리꼴 구조의 병렬 아암에 배치된 복수의 병렬 공진자를 갖는 필터가 형성된 필터 칩에 있어서,

상기 복수의 병렬 공진자 중 2 이상의 병렬 공진자 각각의 상기 직렬 공진자에 접속되는 제1 전극과 다른 제2 전극이 공통으로 접속되는 공통선부를 포함하고,

상기 복수의 직렬 공진자는 신호가 입력되는 입력 전극부로부터 신호가 출력되는 출력 전극부를 향해 1열로 배치되고,

상기 복수의 병렬 공진자는 상기 직렬 공진자에 나란하게 1열로 배치되고, 상기 각 병렬 공진자의 제1 전극은 어느 하나의 상기 직렬 공진자의 전극과 일체로 형성되며,

상기 공통선부는 상기 2 이상의 병렬 공진자에 공통으로 접속되는 소정의 인덕턴스 성분을 갖는 것을 특징으로 하는 필터 칩.
제1항에 있어서,

상기 공통선부에 상기 복수의 병렬 공진자 전체의 제2 전극이 접속되는 구조로 이루어진 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 공통선부는 환형으로 형성된 것을 특징으로 하는 필터 칩.
제3항에 있어서,

상기 공통선부는 상기 복수의 직렬 공진자 전체와 상기 복수의 병렬 공진자 전체를 둘러싸도록 형성된 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 공통선부는 도전성 박막으로 형성된 것을 특징으로 하는 필터 칩.
제5항에 있어서,

상기 공통선부 상에 형성되는 도전층을 갖는 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 공통선부는, 상기 병렬 공진자의 제2 전극과 동일 재료로 일체로 형성되는 것을 특징으로 하는 필터 칩.
제7항에 있어서,

상기 공통선부는 그 소정 에지로부터 상기 각 병렬 공진자의 제2 전극을 향해 연장되는 연장부를 갖는 구조로 된 것을 특징으로 하는 필터 칩.
제7항에 있어서,

상기 공통선부는 그 소정 에지로부터 직접 상기 각 병렬 공진자의 제2 전극에 이어지는 구조로 된 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 공통선부는, 상기 병렬 공진자의 제2 전극과 동일한 층에서 형성되는 것을 특징으로 하는 필터 칩.
제1항에 있어서,

상기 공통선부는, 상기 복수의 직렬 공진자의 전체와, 상기 복수의 병렬 공진자의 전체와, 상기 입력 전극부와, 상기 출력 전극부를 둘러싸도록 환형의 형상을 갖는 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 복수의 직렬 공진자 및 복수의 병렬 공진자의 각각은 압전 박막 공진자인 것을 특징으로 하는 필터 칩.
제12항에 있어서,

상기 공통선부는, 상기 병렬 공진자의 제2 전극이 형성되는 박막층과 동일한 박막층에서 형성되는 것을 특징으로 하는 필터 칩.
제13항에 있어서,

기판과,

상기 기판 상에 형성된 적층체를 구비하고,

상기 적층체는,

상기 각 병렬 공진자의 제1 전극을 포함하는 층, 제2 전극을 포함하는 층을 갖고, 상기 공통선부는, 상기 각 병렬 공진자의 제2 전극을 포함하는 층에 의해 형성되는 것을 특징으로 하는 필터 칩.
제14항에 있어서,

상기 각 병렬 공진자의 제2 전극을 포함하는 층은 상기 기판측에서 볼 때 상기 제1 전극을 포함하는 층보다 하측이 되는 것을 특징으로 하는 필터 칩.
제14항에 있어서,

상기 각 병렬 공진자의 제2 전극을 포함하는 층은 상기 기판측에서 볼 때 상기 제1 전극을 포함하는 층보다 상측이 되는 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 복수의 직렬 공진자 및 복수의 병렬 공진자의 각각은 표면 탄성파 공진자인 것을 특징으로 하는 필터 칩.
제1항 또는 제2항에 있어서,

상기 복수의 직렬 공진자 및 상기 복수의 병렬 공진자로 구성되는 필터는 대역 통과 필터인 것을 특징으로 하는 필터 칩.
필터 장치에 있어서,

접지 단자에 접속된 패드를 갖는 패키지와,

상기 패키지 내에 수용된 제1항 또는 제2항의 필터 칩과,

상기 필터 칩의 공통선부를 상기 패키지의 접지에 접속된 패드에 접속하는 접속 부재

를 포함하는 것을 특징으로 하는 필터 장치.
제19항에 있어서,

상기 접속부는 범프인 것을 특징으로 하는 필터 장치.
삭제