KR100705969B1 - A multi layer type fpcb manufacture method for terminal area height conquest - Google Patents
A multi layer type fpcb manufacture method for terminal area height conquest Download PDFInfo
- Publication number
- KR100705969B1 KR100705969B1 KR1020050041712A KR20050041712A KR100705969B1 KR 100705969 B1 KR100705969 B1 KR 100705969B1 KR 1020050041712 A KR1020050041712 A KR 1020050041712A KR 20050041712 A KR20050041712 A KR 20050041712A KR 100705969 B1 KR100705969 B1 KR 100705969B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- terminal
- width
- terminal portion
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Abstract
본 발명은 다층 연성인쇄기판의 외층회로 형성시 단자부 단차를 극복하기 위한 제작방법에 관한 것으로서, 기판 제작과정에서 단자부에서의 단차 발생을 최소화 하여 외층회로 형성 공정에서 드라이 필름 밀착성 및 노광작업 효율을 향상시킬 수 있도록 하고, 이에 따른 회로 불량이 개선되는 효과를 나타내기 위한 것이다.The present invention relates to a manufacturing method for overcoming the terminal step difference when forming the outer layer circuit of the multi-layer flexible printed circuit board, to minimize the step generation in the terminal portion during the substrate manufacturing process to improve the dry film adhesion and exposure work efficiency in the outer layer circuit forming process It is to be made, and thereby to show an effect that the circuit failure is improved.
이를 실현하기 위한 본 발명의 제작방법은, 최하단에는 외측 회로가 형성되어 지게 될 제1층이 위치하고, 상기 제1층의 상부에 구비되는 제2층 이상의 다수 층에는 층간 접착을 위한 본딩시트가 각각 접착 구비되며, 상호간 적층시 제1층의 단자부가 노출되어질 수 있도록 상기 제2층 이상의 상부 층 각각에 대한 금형성형 단계를 실시한 후, 전체 층을 적층한 상태에서 핫프레스 단계를 실시하여 다층형의 연성인쇄기판을 제작함에 있어서, 상기 제2층 이상의 상부 각층에 대한 금형성형 단계에서는, 상기 단자부의 폭(d)보다 작은 폭(D)으로 관통공을 형성하며; 상기 제2층에 접착 구비되는 본딩시트는 접착단계 전에 별도의 예비 금형성형 단계를 실시하되, 이때 성형이 이루어지는 성형공은 상기 단자부의 폭(d)과 동일한 크기로 형성 시키는 것을 특징으로 한다.In the manufacturing method of the present invention for realizing this, the first layer where the outer circuit is to be formed is located at the lowermost end, and the bonding sheet for interlayer adhesion is respectively provided on the plurality of layers of the second layer or more provided on the first layer. After the mold forming step for each of the upper layer or more of the second layer or more so that the terminal portions of the first layer are exposed to each other when being laminated with each other, the hot pressing step is carried out while the entire layers are stacked to form a multilayer type. In manufacturing the flexible printed circuit board, in the mold forming step for each upper layer of the second layer or more, through holes are formed with a width D smaller than the width d of the terminal portion; The bonding sheet provided with the second layer is subjected to a separate preliminary molding step before the bonding step, wherein the molding hole is formed to have the same size as the width d of the terminal part.
FPCB, 단차, 단자부, 기판, 성형, 금형FPCB, step, terminal, substrate, molding, mold
Description
도 1은 일반적인 핸드폰 장착용 다층인쇄기판 외형도 및 부분 확대 단면도.1 is a schematic view and a partially enlarged cross-sectional view of a general multilayer printed circuit board for mounting a mobile phone.
도 2는 종래 기술에 따른 단자부 단층구조가 확대 도시된 적층시트.Figure 2 is an enlarged laminated sheet showing the terminal portion monolayer structure according to the prior art.
도 3은 종래 기술에 따른 각 층 형성 공정 순서도.3 is a flow chart of each layer forming process according to the prior art.
도 4는 본 발명에 따른 각 층 형성 공정 순서도.4 is a flow chart of each layer forming process in accordance with the present invention.
도 5는 본 발명에 따른 단자부 단층구조가 확대 도시된 적층시트.5 is an enlarged laminated sheet of the terminal portion monolayer structure according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 적층시트 101 : 연성인쇄기판100: laminated sheet 101: flexible printed circuit board
101a: 단자부 110 : FCCL 1층101a: terminal 110: FCCL 1st floor
111 : 동도금층 120 : FCCL 2층111: copper plating layer 120:
121 : 커버레이(2층) 122 : 본딩시트(2층)121: coverlay (2 layers) 122: bonding sheet (2 layers)
130 : FCCL 3층 131 : 본딩시트(3층)130: FCCL 3 layers 131: bonding sheet (3 layers)
132 : 커버레이(3층) 140 : FCCL 4층132: Coverlay (3F) 140: FCCL 4F
141 : 본딩시트(4층) 142 : 동도금층(4층)141: bonding sheet (4 layers) 142: copper plating layer (4 layers)
본 발명은 연성인쇄기판(FPCB)에 관한 것으로서, 더욱 상세하게는 다층형 연성인쇄기판의 제작과정에서 다수의 층으로 프레스 되어진 기판의 외층회로 형성시 단자부에 형성되어진 단차로 인한 회로불량 발생을 극복하기 위한 제작방법에 관한 것이다.The present invention relates to a flexible printed circuit board (FPCB), and more particularly, to overcome a circuit defect due to a step formed in a terminal part when forming an outer layer circuit of a substrate pressed into a plurality of layers in the manufacturing process of a multilayer flexible printed circuit board. It relates to a manufacturing method for.
일반적으로, 전자부품 및 부품내장기술의 발달과 더불어 회로 도체를 중첩하는 인쇄회로기판이 계속적으로 개발되어지고 있다.In general, with the development of electronic components and component embedding technology, printed circuit boards overlapping circuit conductors have been continuously developed.
최근에는 전자산업 기술분야에서 반도체 직접회로의 집적도의 급속한 발전 및 소형 칩부품을 직접 탑재하는 표면실장 기술이 발전하고 전자장비들이 소형화 됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있으며, 이러한 요구에 부응하여 다층형의 연성인쇄회로기판이 개발되고 있다.Recently, in the field of electronics industry, the rapid development of integrated density of semiconductor integrated circuits and the surface mount technology for directly mounting small chip components have been developed and the electronic equipments have been miniaturized. Therefore, it is necessary to facilitate the installation in more complicated and narrow spaces. In order to meet these demands, multilayer flexible printed circuit boards have been developed.
특히, 사용도가 높은 미세 회로 연성 인쇄 회로기판(FPCB; FLEXIBLE PRINTED CIRCUIT BOARD)의 경우에는 핸드폰, DVD, 디지털 카메라, PDP 등이 기술적 발전으로 인하여 사용이 급격하게 증가하면서 그 요구는 더욱 늘어가고 있는 실정이다.In particular, in the case of high-flexibility flexible printed circuit boards (FPCBs), demand for mobile phones, DVDs, digital cameras, and PDPs is rapidly increasing due to technological developments. It is true.
이러한 연성 인쇄회로기판(FPCB)의 종래 기술에 따른 제조과정을 살펴보기로 한다.The manufacturing process according to the prior art of such a flexible printed circuit board (FPCB) will be described.
도 1은 일반적으로 핸드폰에 장착되는 다층형 연성인쇄기판(1)의 상세도 및 단자부(1a) 단면 확대도이고, 도 2는 상기 기판의 절개전 다수개가 일정 간격으로 구비된 적층시트(2) 및 단자부(1a)의 A-A 단면 확대도를 나타낸 것이며, 이러한 기판(1)은 도시된 바와 같이 통상적으로 4층 구조를 이루고 있으며, 각 층별 제작과정을 도 3에 나타내었다.1 is a detailed view of a multi-layer flexible printed
종래 다층형 기판(1)의 제작과정은 도 3에서와 같이 1층 공정순서(ST 1)와 2층 공정순서(ST 2), 3층 공정순서(ST 3), 4층공정순서(ST 4)를 각각 개별적으로 실시한 후 각각의 층을 적층 구비한 상태에서 다층 핫프레스 단계에서 고온으로 가압시킴으로서 층간 접착이 이루어지도록 하여 도 1에서와 같은 다층형 구조의 적층시트(2)형태를 이루도록 한 후 점선형태로 표시된 부위를 절개시킴으로서 각각 단자부(1a)를 갖는 개별 FPCB(1)로 분리되어지게 된다. 상기 단자부(1a)는 후 공정에서 핸드폰의 LCD와 접합 후 180도 꺽어주게 된다.The manufacturing process of the
한편, 상기에서 전체적인 평면형태를 이루는 1층과 달리 상기 2,3,4층 공정순서에서는 적층시 단자부(1a)가 노출되어질 수 있도록 관통공을 형성하는 금형 커팅성형단계가 각각 실시되어지는데, 이때에는 단자부(1a) 형성을 위한 일정폭(d)(약 4mm)의 성형공을 형성하고 있는 1차 금형을 사용하여 성형이 이루어지게 됨으로 2,3,4층에 형성되는 관통공은 공히 동일한 4mm의 폭을 형성하게 된다.On the other hand, unlike the first layer forming the overall planar shape in the above, in the 2, 3, 4 layer process sequence, the die cutting molding step of forming the through-holes so that the terminal portion (1a) is exposed during lamination, respectively, is carried out Since the molding is performed using a primary mold forming a molding hole of a predetermined width d (about 4 mm) for forming the
그러나, 도 2에서와 같이 부분적인 단자부(1a)가 노출된 다층형 적층시트(2)에는 핫프레스 단계 후 외측회로, 즉 1층의 동도금층(11)에 회로 형성을 위한 드라이필름을 라미네이팅하게 되는데, 이때 단자부(1a)에 해당하는 위치에서 단차가 발생하여 드라이필름의 밀착력이 저하되게 된다.However, as shown in FIG. 2, in the multilayered laminated
즉, 적층기판의 1층을 제외한 2,3,4층의 두께는 약 300㎛를 이루기 때문에, d의 폭을 이루는 단자부(1a)에서는 해당 두께 만큼의 단차가 발생하게 되고, 이에 따라 드라이 필름 밀착력 저하는 물론 노광 작업시 진공이 완전히 되지 않아 필름과 기판이 완전히 밀착이 않되게 된다.That is, since the thicknesses of the 2, 3, and 4 layers except for the one layer of the laminated substrate are about 300 µm, the step portion corresponding to the thickness occurs in the
따라서, 단자부(1a)에서 회로 오픈, 쇼트, 슬릿 등의 불량이 다수 발생하는 문제점이 있었다.Accordingly, there has been a problem that a large number of defects such as circuit open, short, and slit occur in the
본 발명은 상기한 종래 기술에서의 문제점을 개선하기 위해 제안된 것으로서, 다층 회로기판의 외층 회로 형성 과정에서 단자부에 형성되어 있는 단차가 최소화 된 상태에서 외층회로 형성작업이 이루어질 수 있도록 하여 회로형성을 위한 드라이 필름의 기판 밀착력 증가에 따른 회로형성의 신뢰성을 향상시킬 수 있도록 하는데 목적이 있다.The present invention has been proposed to improve the above problems in the prior art, and the circuit formation is performed by allowing the outer layer circuit forming operation to be performed in a state where the step formed in the terminal portion is minimized during the outer layer circuit forming process of the multilayer circuit board. The purpose is to be able to improve the reliability of the circuit formation according to the increase in the substrate adhesion of the dry film.
상기 목적은, 최하단에는 외측 회로가 형성되어 지게 될 제1층이 위치하고, 상기 제1층의 상부에 구비되는 제2층 이상의 다수 층에는 층간 접착을 위한 본딩시트가 각각 접착 구비되며, 상호간 적층시 제1층의 단자부가 노출되어질 수 있도록 상기 제2층 이상의 상부 층 각각에 대한 커팅성형 단계를 실시한 후, 전체 층을 적층한 상태에서 핫프레스 단계를 실시하여 다층형의 연성인쇄기판을 제작함에 있어서, 상기 제2층 이상의 상부 각층에 대한 커팅성형 단계에서는, 상기 단자부의 폭보다 작은 폭으로 관통공이 형성되어질 수 있도록 2차 금형을 사용하여 커팅성형이 이루어지며; 상기 제2층에 접착 구비되는 본딩시트는 상기 단자부의 폭과 동일한 형상으로 관통공이 형성되어질 수 있도록 1차 금형을 사용하여 성형 후 접착되어짐을 특징으로 하는 다층 연성인쇄기판의 단자부 단차를 극복하기 위한 제작방법을 통해 이룰 수 있게 된다.The object is that the first layer where the outer circuit is to be formed at the lowermost end is located, the bonding sheet for interlayer adhesion is attached to each of the plurality of layers or more of the second layer or more provided on the upper portion of the first layer, In the manufacturing of a multilayer flexible printed circuit board by performing a hot forming step in a state in which the entire layer is laminated after performing a cutting molding step for each of the upper layers of the second layer or more so that the terminal part of the first layer is exposed. In the cutting molding step for each upper layer of the second layer or more, the cutting molding is performed by using a secondary mold so that the through hole is formed with a width smaller than the width of the terminal portion; Bonding sheets provided on the second layer are bonded after molding using a primary mold so that through holes can be formed in the same shape as the width of the terminal portion. It can be achieved through the production method.
이하, 본 발명의 구체적인 실시예를 첨부된 도 4 및 도 5를 참조하여 상세히 살펴보기로 한다.Hereinafter, a specific embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5.
도 4는 본 발명에 따른 각 층별 공정순서를 나타낸 것이고, 도 5는 상기 공정순서중 각층을 적층하여 다층 핫프레스 작업이 이루어진 상태의 적층시트(100) 평면도 및 요부 단면 확대도를 나타낸 것이다.4 shows a process sequence for each layer according to the present invention, and FIG. 5 shows a plan view and an enlarged cross-sectional view of the laminated
먼저, 본 발명에 따른 기판 제작과정을 도 4를 통해 살펴보면, 제1층 공정순서(ST1)은 종래와 동일하게 외측에 동도금층(111)이 형성된 FCCL(Flexible Copper Clad Laminate;110)을 적층시트(100) 크기에 따라 절단한 후 다층 정합용 드릴홀을 형성시키게 된다.First, looking at the substrate manufacturing process according to the present invention through FIG. 4, the first layer process sequence (ST1) is a laminated sheet of FCCL (Flexible Copper Clad Laminate; 110) in which the
한편, 제2층 공정순서(ST2)의 경우는 내층회로 형성후 커버레이(121)와 본딩시트(122)를 접착시키는 단계에 있어, 1차 금형을 사용하여 프레스 가공작업을 통해 커팅성형 후 접착을 실시하게 되며, 금형 기준홀 펀칭단계 후에는 2차 금형을 사용하여 2층 전체에 대한 커팅성형을 실시하게 된다.On the other hand, in the case of the second layer process sequence (ST2) in the step of adhering the
즉, 상기 과정에서 본딩시트(122)는 단자부 형성용 성형공이 형성된 1차 금형을 사용함으로서 단자부(101a)와 동일한 약 4mm의 폭(d)으로 관통공이 형성되며, 나머지 2층 FCCL(120) 및 커버레이(121)는 2차 금형을 사용하여 커팅성형이 이루어 짐으로 상대적으로 작은 약 0.5mm의 폭(D)으로 관통공(H)이 형성되게 된다.That is, in the above process, the
그리고, 제3층 및 제4층은 종래와 동일한 통상의 회로형성 단계(노광/현상/에칭) 및 커버레이 접착 단계, 그리고 본딩시트 접착 단계 등을 거쳐 제작이 이루어지나, 최종의 금형 커팅성형 단계에서는 기존의 1차 금형이 아닌 상기 제2층 공정순서에서 사용된 2차 금형을 이용한 커팅성형이 이루어지게 됨으로 형성되어지는 관통공(H) 역시 종래에 비해 상대적으로 작은 약 0.5mm의 최소폭(D)을 이루게 됨을 알 수 있다.And, the third layer and the fourth layer is manufactured through the same conventional circuit forming step (exposure / development / etching), coverlay bonding step, bonding sheet bonding step, etc., but the final mold cutting molding step In the through-hole (H) is formed by the cutting molding using the secondary mold used in the second layer process sequence, rather than the conventional primary mold is also a relatively small minimum width of about 0.5mm ( D) can be seen.
이와 같이 제작이 이루어진 제1,제2,제3,제4층 각각을 순차적으로 적층시킨 상태에서 고온 핫프레스 단계를 실시하면 층간 구비된 각각의 본딩시트(122,131,141)가 고온 용융되면서 상호간에 접착력을 발휘하게 되어 하나의 다층형 기판을 이루게 되며, 이때 상면을 살펴보면 도 5에서와 같이 절개선을 따라 단자부(101a)가 일부 노출된 다수의 기판 형태가 일정 간격을 이루어 구비된 적층시트(100)형태를 이루게 된다.When the high-temperature hot press step is performed in a state in which the first, second, third, and fourth layers made in this way are sequentially stacked, the
이때, 도 5에서 B-B부의 단면을 확대시켜 도시한 요부 확대도를 살펴보면, 제2층~제4층 까지는 2차금형을 이용한 커팅성형이 이루어진 관계로 약 0.5mm의 미세한 폭(D)으로 관통공(H)이 형성되어져 있어 단자부(101a)의 전체가 아닌 최소 공간으로서의 일부만이 상부로 노출되어지게 되며, 이때 제2층을 이루는 재료 중 제1층과 접하게 되는 최 하단의 본딩시트(122) 만은 1차금형에 의해 단자부(101a)와 동일한 폭(d)으로 커팅성형이 이루어진 상태이므로 해당 부위는 하부 제1층과의 접착이 이루어지지 않은 상태를 이루게 됨을 알 수 있다.At this time, the enlarged cross-sectional view of the main portion shown in the BB portion in Figure 5, the second through the fourth layer is a through-hole with a fine width (D) of about 0.5mm due to the cutting molding using the secondary mold (H) is formed so that only a part of the
즉, 상기한 본 발명의 방법에 의해 제작된 적층시트(100)는 각 부분의 단자부(101a)를 보았을때, 2,3,4층은 전체 단자부(101a)의 폭(D)중 2차 금형에 의해 성형된 부위와의 차이(d-D) 만큼이 남아있는 상태를 이루고 있기 때문에, 이와 같이 남아있는 부분이 이후의 1층에 대한 외층회로 형성과정에서 단자부(101a)를 받쳐주는 역할을 수행하게 된다.That is, when the laminated
따라서, 외층 회로형성을 위한 드라이필름 라미네이팅 밀착력이 향상되고, 노광작업시 진공불량 등이 전혀 발생하지 않기 때문에 회로형성 단계에서의 불량발생을 제거할 수 있게 된다.Therefore, the adhesion of dry film laminating for forming the outer layer circuit is improved, and no defects in the circuit forming step can be eliminated because no vacuum defect is generated during the exposure operation.
그리고, 상기 외층 회로형성이 완료된 후에는 도 5에서 점선으로 표시된 절개선을 따라 절단작업을 실시하게 되면, 상기 과정에서 각각의 개별 FPCB가 적층시트(100)로 부터 분리되게 되며 이때 단자부(101a)를 받쳐주던 d-D폭 만큼의 남아있던 부위가 함께 분리됨으로서 도 1의 부분 확대도에서와 같은 형상의 단자부를 갖는 회로기판이 완성되게 되는 것이다.After the outer layer circuit formation is completed, if the cutting operation is performed along the cut line indicated by the dotted line in FIG. 5, each individual FPCB is separated from the
이상에서 살펴본 바와 같은 본 발명은, 다층형 연성인쇄기판의 제작과정에서 단자부에서의 2층 이상의 기판형성 층에 대한 금형 커팅성형시 단자부 크기(약 4mm)보다 작은 최소 크기(약 0.5mm)로 부분 성형을 실시함으로 단차 발생이 최소화 될 수 있도록 하고, 이에 따른 외층회로 형성 공정에서 드라이 필름 밀착성 및 노광작업 효율을 향상시켜 회로 불량율이 개선되는 효과를 나타낸다.As described above, the present invention, in the manufacturing process of the multi-layer flexible printed circuit board in the mold cutting for the two or more substrate-forming layer in the terminal portion when forming a small size (about 0.5mm) smaller than the terminal portion size (about 4mm) By performing the molding, it is possible to minimize the generation of the step, thereby improving the dry film adhesiveness and the exposure work efficiency in the outer layer circuit forming process has the effect of improving the circuit failure rate.
특히, 2층과 3층,4층의 금형 커팅성형시 사용되는 2차금형 외에 2층에 구비되는 본딩시트에 대한 약 4mm의 폭으로 별도 성형을 위한 1차금형을 사용토록 함으로서, 외층회로 형성 후 절개과정에서 단차를 지지하던 부위가 1층과 미접착된 상태에서 절개과정에서 분리되어질 수 있게 된다.In particular, the outer layer circuit is formed by using a primary mold for separate molding with a width of about 4 mm for the bonding sheet provided in the second layer in addition to the secondary mold used for the mold cutting molding of the second, third, and fourth layers. The site supporting the step in the post-incision process can be separated in the incision process without being bonded to the first floor.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050041712A KR100705969B1 (en) | 2005-05-18 | 2005-05-18 | A multi layer type fpcb manufacture method for terminal area height conquest |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050041712A KR100705969B1 (en) | 2005-05-18 | 2005-05-18 | A multi layer type fpcb manufacture method for terminal area height conquest |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060119124A KR20060119124A (en) | 2006-11-24 |
KR100705969B1 true KR100705969B1 (en) | 2007-04-11 |
Family
ID=37706028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050041712A KR100705969B1 (en) | 2005-05-18 | 2005-05-18 | A multi layer type fpcb manufacture method for terminal area height conquest |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100705969B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230087067A (en) | 2021-12-09 | 2023-06-16 | (주)유니코어텍 | Flexible printed circuit board terminal bonding crimp jig |
-
2005
- 2005-05-18 KR KR1020050041712A patent/KR100705969B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230087067A (en) | 2021-12-09 | 2023-06-16 | (주)유니코어텍 | Flexible printed circuit board terminal bonding crimp jig |
Also Published As
Publication number | Publication date |
---|---|
KR20060119124A (en) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4499126B2 (en) | Rigid flexible printed circuit board and manufacturing method thereof | |
JP4914474B2 (en) | Multilayer printed circuit board manufacturing method | |
JP2013520007A (en) | Printed circuit board and manufacturing method thereof | |
JP2007335700A (en) | Manufacturing method of wiring board | |
TW201410097A (en) | Multilayer flexible printed circuit board and method for manufacturing same | |
KR100897668B1 (en) | Fabricating Method of Printed Circuit Board using the Carrier | |
KR20130079197A (en) | Multilayer wiring substrate and method of manufacturing the same | |
KR100957787B1 (en) | Method for manufacturing multi-layer board and multi-layer board | |
US10123413B2 (en) | Package substrate and manufacturing method thereof | |
KR100477378B1 (en) | Manufacturing method for Multi-layer Flexible Printed Circuit Board | |
US20140182899A1 (en) | Rigid-flexible printed circuit board and method for manufacturing same | |
TWI384923B (en) | A multilayer circuit board having a wiring portion, and a method of manufacturing the same | |
JP2010225973A (en) | Manufacturing method of multilayer circuit board | |
KR100705969B1 (en) | A multi layer type fpcb manufacture method for terminal area height conquest | |
KR101180355B1 (en) | Manufacturing method of dual side multi layer typed flexible printed circuit board and dual side multi layer typed flexible printed circuit board manufactured by the method thereof | |
TWI461135B (en) | Method for fabricating circuit board | |
KR101038335B1 (en) | Manufacturing method of multi-layer printed circuit board | |
JP2010056373A (en) | Method of manufacturing printed circuit board, and printed circuit board | |
KR20060128168A (en) | Multi layer type fpcb manufacture method using both copper board | |
CN102958293A (en) | Manufacturing method of circuit board with offset structure | |
KR100662643B1 (en) | Laminating method for multi layer flexible printed circuit board | |
KR20180025345A (en) | Rigid flexible circuit board manufacturing method | |
CN115915649A (en) | Multilayer circuit board and manufacturing method thereof | |
KR100861612B1 (en) | Fabricating method of printed circuit board using the carrier | |
KR100873673B1 (en) | Method of fabricating multi-layered printed circuit board with a metal bump and pcb manufactured thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140115 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160201 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190131 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200217 Year of fee payment: 14 |