KR100705949B1 - Metal wiring in a semiconductor device and a method of forming the same - Google Patents

Metal wiring in a semiconductor device and a method of forming the same Download PDF

Info

Publication number
KR100705949B1
KR100705949B1 KR1020010080600A KR20010080600A KR100705949B1 KR 100705949 B1 KR100705949 B1 KR 100705949B1 KR 1020010080600 A KR1020010080600 A KR 1020010080600A KR 20010080600 A KR20010080600 A KR 20010080600A KR 100705949 B1 KR100705949 B1 KR 100705949B1
Authority
KR
South Korea
Prior art keywords
metal wiring
contact plug
forming
capping layer
film
Prior art date
Application number
KR1020010080600A
Other languages
Korean (ko)
Other versions
KR20030050200A (en
Inventor
백성학
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010080600A priority Critical patent/KR100705949B1/en
Publication of KR20030050200A publication Critical patent/KR20030050200A/en
Application granted granted Critical
Publication of KR100705949B1 publication Critical patent/KR100705949B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Abstract

본 발명은 반도체 소자의 금속 배선 및 그 형성 방법에 관한 것으로, 세정 공정에서 사용되는 용매와 반응하지 않는 금속 물질로 이루어진 금속 캡핑층을 콘택 플러그 상부에 형성함으로써, 콘택 플러그와 상부 금속 배선간의 정렬 오차가 발생하여 콘택 플러그가 형성된 영역이 노출되어도 금속 캡핑층에 의해 용매로부터 콘택 플러그의 상부가 손상되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 금속 배선 및 그 형성 방법이 개시된다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring of a semiconductor device and a method of forming the same, wherein an alignment error between a contact plug and an upper metal wiring is formed by forming a metal capping layer made of a metal material that does not react with a solvent used in a cleaning process on the contact plug. Occurs and the area where the contact plug is formed is exposed, so that the upper portion of the contact plug is not damaged by the metal capping layer by the metal capping layer, thereby improving process reliability and device electrical characteristics. This is disclosed.

콘택플러그, 세정공정, 정렬오차, 금속캡핑층Contact Plug, Cleaning Process, Alignment Error, Metal Capping Layer

Description

반도체 소자의 금속 배선 및 그 형성 방법{Metal wiring in a semiconductor device and a method of forming the same} Metal wiring in a semiconductor device and a method of forming the same             

도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
1A to 1H are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 : 반도체 기판 12 : 제 1 층간 절연막11 semiconductor substrate 12 first interlayer insulating film

13 : 하부 금속 배선 14 : 제 2 층간 절연막13: lower metal wiring 14: second interlayer insulating film

14a : 콘택홀 15 : 접착층14a: contact hole 15: adhesive layer

16 : 확산 방지막 17a : 전도성 물질층16 diffusion barrier film 17a conductive material layer

17 : 콘택 플러그 18 : 티타늄막17 contact plug 18 titanium film

19 : 티타늄 질화막 20 : 금속 캡핑층19: titanium nitride film 20: metal capping layer

21 : 상부 금속 배선
21: upper metal wiring

본 발명은 반도체 소자의 금속 배선 및 그 형성 방법에 관한 것으로, 특히 상부 배선을 소정의 패턴으로 형성한 후 세정 공정을 실시하는 과정에서, 콘택 플러그와 상부 배선간의 정렬 오차로 인하여 상부 표면이 노출된 콘택 플러그가 세정 공정에 의하여 손상되는 것을 방지할 수 있는 반도체 소자의 금속 배선 및 그 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring of a semiconductor device and a method of forming the same. In particular, the upper surface is exposed due to a misalignment between the contact plug and the upper wiring in the process of performing a cleaning process after forming the upper wiring in a predetermined pattern. The present invention relates to a metal wiring of a semiconductor element and a method of forming the same that can prevent the contact plug from being damaged by the cleaning process.

소자가 점점 고집적화 되어감에 따라, 금속 배선도 다층 배선으로 형성된다. As the device becomes increasingly integrated, metal wiring is also formed of multilayer wiring.

종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하면 다음과 같다. Hereinafter, a metal wire forming method of a semiconductor device according to the prior art will be described.

하부 금속 배선과 상부 금속 배선을 전기적으로 연결하기 위하여, 하부 금속 배선 상에 형성된 층간 절연막의 소정 영역에 콘택홀을 형성하고, 접착층(Glue layer)을 형성한다. 이후 콘택홀이 완전히 매립되도록 제 1 전도성 물질층(예를 들어, 텅스텐)을 형성하고, 화학적 기계적 연마를 실시하여 제 1 전도성 물질층을 콘택홀 내부에만 잔류시킨다. 이로써, 콘택홀에 콘택 플러그가 형성된다. 콘택 플러그가 형성되면, 금속 장벽층, 제 2 전도성 물질층(예를 들어, 알루미늄) 및 반사 방지막(Arc metal)을 순차적으로 형성한 후 식각 공정으로 반사 방지막, 제 2 전도성 물질층 및 금속 장벽층을 패터닝한다. 이로써, 제 2 전도성 물질층으로 이루어진 상부 금속 배선이 콘택 플러그를 포함한 층간 절연막 상부에 소정의 패턴으로 형성되며, 콘택 플러그에 의해 하부 금속 배선과 상부 금속 배선이 전기적으로 연 결된다. In order to electrically connect the lower metal wiring and the upper metal wiring, a contact hole is formed in a predetermined region of the interlayer insulating film formed on the lower metal wiring, and an adhesive layer is formed. Thereafter, a first conductive material layer (eg, tungsten) is formed to completely fill the contact hole, and chemical mechanical polishing is performed to leave the first conductive material layer only inside the contact hole. As a result, a contact plug is formed in the contact hole. When the contact plug is formed, the metal barrier layer, the second conductive material layer (for example, aluminum) and the arc metal are sequentially formed, and then the antireflection film, the second conductive material layer, and the metal barrier layer are formed by an etching process. Pattern. As a result, the upper metal wire formed of the second conductive material layer is formed in a predetermined pattern on the interlayer insulating film including the contact plug, and the lower metal wire and the upper metal wire are electrically connected by the contact plug.

식각 공정이 실시된 후에는 세정 공정이 실시되는데, 상부 금속 배선과 콘택 플러그간에 정렬 오차가 발생되면 콘택 플러그의 상부 표면이 노출된 상태에서 세정 공정이 실시된다. After the etching process is performed, a cleaning process is performed. If an alignment error occurs between the upper metal wire and the contact plug, the cleaning process is performed while the upper surface of the contact plug is exposed.

이러한 경우, 상부 금속 배선을 형성하기 위한 패터닝 공정이나 에싱(Ashing) 공정 시 플라즈마 차징(Plasma charging)으로 인하여, 세정 공정을 실시하는 과정에서 콘택 플러그의 상부가 용매(Solvent)에 의해 녹는 문제점이 발생된다. In this case, due to plasma charging in the patterning process or ashing process for forming the upper metal wiring, a problem occurs in that the upper portion of the contact plug is melted by a solvent during the cleaning process. do.

이로 인하여, 콘택 플러그와 상부 금속 배선간의 접촉 저항이 증가하고, 심한 경우에는 콘택 플러그와 상부 금속 배선이 전기적으로 연결되지 않아 불량이 발생되어 공정의 신뢰성 및 소자의 전기적 특성을 저하시킨다.
As a result, the contact resistance between the contact plug and the upper metal wiring increases, and in severe cases, the contact plug and the upper metal wiring are not electrically connected, thereby causing a defect, thereby degrading process reliability and device electrical characteristics.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 세정 공정에서 사용되는 용매와 반응하지 않는 금속 물질로 이루어진 금속 캡핑층을 콘택 플러그 상부에 형성함으로써, 콘택 플러그와 상부 금속 배선간의 정렬 오차가 발생하여 콘택 플러그가 형성된 영역이 노출되어도 금속 캡핑층에 의해 용매로부터 콘택 플러그의 상부가 손상되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 금속 배선 및 그 형성 방법을 제공하는데 그 목적이 있다.
Therefore, in order to solve the above problems, a metal capping layer made of a metal material that does not react with a solvent used in the cleaning process is formed on the contact plug, thereby causing an alignment error between the contact plug and the upper metal wiring. Provided are a metal wiring of a semiconductor device and a method of forming the same, which prevent the damage of the upper portion of the contact plug from the solvent by the metal capping layer even when the area where the plug is formed is exposed, thereby improving process reliability and device electrical characteristics. There is a purpose.

본 발명에 따른 반도체 소자의 금속 배선은, 하부 금속 배선 및 상부 금속 배선이 형성된 반도체 기판, 하부 금속 배선 및 상부 금속 배선간에 형성된 층간 절연막, 층간 절연막의 콘택홀 내부에 형성되고, 콘택홀의 높이보다 낮게 형성된 콘택 플러그 및 콘택 플러그 상에 형성되고 상부 금속 배선과 접하는 캡핑층으로 구성된 것을 특징으로 한다. The metal wiring of the semiconductor device according to the present invention is formed inside the contact hole of the semiconductor substrate, the interlayer insulating film formed between the lower metal wiring and the upper metal wiring, the lower metal wiring and the upper metal wiring, and lower than the height of the contact hole. And a capping layer formed on the formed contact plug and the contact plug and in contact with the upper metal wiring.

또한, 상기의 반도체 소자의 금속 배선은 콘택 플러그와 하부 금속 배선의 계면에 형성된 접착층과, 콘택 플러그와 층간 절연막의 계면에 형성된 확산 방지막을 더 포함하여 이루어질 수도 있다.
캡핑층은 티타늄막 및 티타늄 질화막의 적층 구조로 이루어진다. 바람직하게, 티타늄막의 두께는 100 내지 200Å이며, 티타늄 질화막의 두께는 300 내지 400Å으로 형성할 수 있다. In addition, the metal wiring of the semiconductor device may further include an adhesive layer formed at the interface between the contact plug and the lower metal wiring, and a diffusion barrier layer formed at the interface between the contact plug and the interlayer insulating film.
The capping layer has a laminated structure of a titanium film and a titanium nitride film. Preferably, the thickness of the titanium film is 100 to 200 kPa, and the thickness of the titanium nitride film may be 300 to 400 kPa.

삭제delete

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 하부 금속 배선이 형성된 반도체 기판 상에 층간 절연막을 형성한 후 콘택홀을 형성하는 단계와, 전도성 물질층으로 콘택홀의 일부를 매립하여 오목한 구조의 콘택 플러그를 형성하는 단계와, 세정 공정에서 사용되는 용매와 반응하지 않는 금속 물질로 이루어진 캡핑층을 콘택 플러그 상부에 형성하는 단계와, 캡핑층 및 콘택 플러그를 통하여 하부 금속 배선과 전기적으로 연결되는 상부 금속 배선을 형성하는 단계로 이루어지는 것을 특징으로 한다. In the method of forming a metal wiring of a semiconductor device according to the present invention, forming a contact hole after forming an interlayer insulating film on a semiconductor substrate on which a lower metal wiring is formed, and filling a part of the contact hole with a conductive material layer to form a concave contact plug. Forming a capping layer, the capping layer formed of a metallic material that does not react with the solvent used in the cleaning process, on the contact plug, and the upper metal wiring electrically connected to the lower metal wiring through the capping layer and the contact plug. Characterized in that it comprises a step of forming.

콘택 플러그는 층간 절연막과의 단차가 400 내지 600Å이 되도록 형성되며, 금속 캡핑층은 티타늄막 및 티타늄 질화막의 적층 구조로 형성된다.
The contact plug is formed so that the step with the interlayer insulating film is 400 to 600 kPa, and the metal capping layer is formed in a laminated structure of a titanium film and a titanium nitride film.

상기와 같이, 본 발명은 세정 공정에서 사용되는 용매와 반응하지 않는 금속물질을 사용하여 콘택 플러그 상부에 금속 캡핑층을 형성함으로써, 정렬 오차가 발생되어도 용매에 의해 콘택 플러그의 상부가 손상되는 것을 방지할 수 있다.
As described above, the present invention forms a metal capping layer on the contact plug by using a metal material that does not react with the solvent used in the cleaning process, thereby preventing the contact plug from being damaged by the solvent even when an alignment error occurs. can do.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기로 한다. Hereinafter, a method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1H are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the present invention.

도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 제 1 층간 절연막(12)을 형성한 후 소정 영역에 트렌치를 형성한다. 이후 트렌치에 전도성 물질을 매립하여 트렌치 구조의 하부 금속 배선(13)을 형성한다. Referring to FIG. 1A, a first interlayer insulating layer 12 is formed on a semiconductor substrate 11 on which various elements for forming a semiconductor element are formed, and then trenches are formed in a predetermined region. Then, the conductive material is embedded in the trench to form the lower metal interconnection 13 of the trench structure.

이후, 전체 상부에 제 2 층간 절연막(14)을 형성하고, 콘택홀 마스크를 이용한 식각 공정으로 제 2 층간 절연막(14)의 소정 영역에 콘택홀(14a)을 형성한다. 이로써, 후속 공정에서 형성될 콘택 플러그를 통하여 상부 금속 배선과 전기적으로 연결될 하부 금속 배선(13)의 표면이 콘택홀(14a)을 통하여 노출된다. Subsequently, the second interlayer insulating layer 14 is formed on the entire upper portion, and the contact hole 14a is formed in a predetermined region of the second interlayer insulating layer 14 by an etching process using a contact hole mask. Thus, the surface of the lower metal wiring 13 to be electrically connected to the upper metal wiring through the contact plug to be formed in the subsequent process is exposed through the contact hole 14a.

도 1b를 참조하면, 콘택홀(14a)을 포함한 제 2 층간 절연막(14) 상부에 접착층(15) 및 확산 방지막(16)을 순차적으로 형성한다. Referring to FIG. 1B, the adhesive layer 15 and the diffusion barrier layer 16 are sequentially formed on the second interlayer insulating layer 14 including the contact hole 14a.

상기에서 접착층(15)은 Ti로 형상하며, 확산 방지막(16)은 TiN으로 형성한 다.The adhesive layer 15 is formed of Ti, and the diffusion barrier 16 is formed of TiN.

도 1c를 참조하면, 콘택홀(14a)이 충분히 매립되도록 콘택홀(14a)을 포함한 확산 방지막(16) 상부에 전도성 물질층(17a)을 형성한다. Referring to FIG. 1C, the conductive material layer 17a is formed on the diffusion barrier layer 16 including the contact hole 14a to sufficiently fill the contact hole 14a.

전도성 물질층(17a)을 형성하기 위한 전도성 물질로는 텅스텐을 사용한다. Tungsten is used as the conductive material for forming the conductive material layer 17a.

도 1d를 참조하면, 제 2 층간 절연막(14)의 상부 표면에 노출될 때까지 화학적 기계적 연마를 실시하여 제 2 층간 절연막(14) 상부의 접착층(15), 확산 방지막(16) 및 전도성 물질층을 제거한다. 이로써, 전도성 물질층은 콘택홀(14a)의 내부에는 잔류되어, 전도성 물질층으로 이루어진 콘택 플러그(17)가 형성된다. Referring to FIG. 1D, the chemical mechanical polishing is performed until the upper surface of the second interlayer insulating layer 14 is exposed to form an adhesive layer 15, a diffusion barrier layer 16, and a conductive material layer on the second interlayer insulating layer 14. Remove it. As a result, the conductive material layer remains in the contact hole 14a to form the contact plug 17 made of the conductive material layer.

도 1e를 참조하면, 에치 백(Etch back) 공정으로 콘택 플러그(17)의 상부를 제거하여 오목한(Recess) 구조를 형성한다. 이때, 에치 백 공정은 콘택 플러그(17)의 상부를 400 내지 600Å 정도 제거하여, 콘택 플러그(17)의 상부 표면과 제 2 층간 절연막(14)의 표면의 단차가 400 내지 600Å이 되도록 한다. Referring to FIG. 1E, the upper portion of the contact plug 17 is removed by an etch back process to form a recessed structure. At this time, the etch back process removes the upper portion of the contact plug 17 by about 400 to 600 microns, so that the level difference between the upper surface of the contact plug 17 and the surface of the second interlayer insulating layer 14 is 400 to 600 microns.

도 1f를 참조하면, 오목하게 형성된 콘택 플러그(17)의 상부를 포함한 제 2 층간 절연막(14) 상부에 티타늄막(18) 및 티타늄 질화막(19)을 순차적으로 형성한다. Referring to FIG. 1F, the titanium film 18 and the titanium nitride film 19 are sequentially formed on the second interlayer insulating film 14 including the concave contact plug 17.

상기에서, 티타늄막(18)은 약 100 내지 200Å의 두께로 형성되며, 티타늄 질화막(19)은 300 내지 400Å의 두께로 형성된다. In the above, the titanium film 18 is formed to a thickness of about 100 to 200 kPa, and the titanium nitride film 19 is formed to a thickness of 300 to 400 kPa.

도 1g를 참조하면, 제 2 층간 절연막(14)의 상부 표면에 노출될 때까지 화학적 기계적 연마를 실시하여 제 2 층간 절연막(14) 상부의 티타늄막(18) 및 티타늄 질화막(19)을 제거한다. 이로써, 콘택홀(14a) 내부의 콘택 플러그(17) 상부에는 티 타늄막(18) 및 티타늄 질화막(19)으로 이루어진 금속 캡핑층(20)이 형성된다. 이때, 콘택홀(14a)은 금속 캡핑층(20)에 의해 완전히 매립된다. Referring to FIG. 1G, the titanium mechanical film 18 and the titanium nitride film 19 on the second interlayer insulating film 14 are removed by chemical mechanical polishing until the upper surface of the second interlayer insulating film 14 is exposed. . As a result, the metal capping layer 20 including the titanium film 18 and the titanium nitride film 19 is formed on the contact plug 17 inside the contact hole 14a. In this case, the contact hole 14a is completely filled by the metal capping layer 20.

도 1h를 참조하면, 증착 공정 및 식각 공정을 포함하는 금속 배선 형성 공정을 실시하여 제 2 층간 절연막(14) 상부에 상부 금속 배선(21)을 소정의 패턴으로 형성한다. 이후, 식각 공정 시 발생된 식각 잔류물을 제거하기 위한 세정 공정을 실시한다. Referring to FIG. 1H, a metal wiring forming process including a deposition process and an etching process is performed to form the upper metal wiring 21 on a second interlayer insulating layer 14 in a predetermined pattern. Thereafter, a cleaning process for removing the etching residues generated during the etching process is performed.

상부 금속 배선 중에서 하부 금속 배선(13)과 전기적으로 연결될 상부 금속 배선(21)은 금속 캡핑층(20)과 중첩되도록 형성된다. 이때, 상부 금속 배선(21)을 형성하는 과정에서 정렬 오차가 발생될 경우, 도 1h에서와 같이, 금속 캡핑층(20)의 일부가 노출된다. 하지만, 금속 캡핑층(20)은 세정 공정에서 사용되는 용매와는 반응하지 않는 물질로 형성되며, 하부의 콘택 플러그(17)는 금속 캡핑층(20)에 의해 용매와 접촉하지 않으므로, 세정 공정 시 콘택 플러그(17)와 금속 캡핑층(20)은 손상되지 않는다.
The upper metal wire 21 to be electrically connected to the lower metal wire 13 among the upper metal wires is formed to overlap the metal capping layer 20. At this time, when an alignment error occurs in the process of forming the upper metal wiring 21, as shown in Figure 1h, a portion of the metal capping layer 20 is exposed. However, the metal capping layer 20 is formed of a material that does not react with the solvent used in the cleaning process, and the lower contact plug 17 is not in contact with the solvent by the metal capping layer 20. The contact plug 17 and the metal capping layer 20 are not damaged.

상술한 바와 같이, 본 발명은 콘택 플러그와 상부 금속 배선간에 정렬 오차가 발생하더라도 세정 공정 시 금속 캡핑층을 이용하여 콘택 플러그가 손상되는 것을 방지함으로써, 공정의 신뢰성을 향상시키고 소자의 전기적 특성이 저하되는 것을 방지할 수 있다. As described above, the present invention prevents the contact plug from being damaged by using a metal capping layer during the cleaning process even if an alignment error occurs between the contact plug and the upper metal wiring, thereby improving the reliability of the process and lowering the electrical characteristics of the device. Can be prevented.

Claims (8)

하부 금속 배선 및 상부 금속 배선이 형성된 반도체 기판;A semiconductor substrate on which lower metal wirings and upper metal wirings are formed; 상기 하부 금속 배선 및 상기 상부 금속 배선간에 형성된 층간 절연막;An interlayer insulating film formed between the lower metal wiring and the upper metal wiring; 상기 층간 절연막의 콘택홀 내부에 형성되고, 상기 콘택홀의 높이보다 낮게 형성된 콘택 플러그; 및A contact plug formed in the contact hole of the interlayer insulating layer, the contact plug being lower than the height of the contact hole; And 상기 콘택 플러그 상에 형성되고 상기 상부 금속 배선과 접하는 캡핑층으로 구성된 반도체 소자의 금속 배선.And a capping layer formed on the contact plug and in contact with the upper metal wiring. 제 1 항에 있어서,The method of claim 1, 상기 하부 금속 배선과 상기 콘택 플러그의 사이에 형성된 접착층을 더 포함하는 반도체 소자의 금속 배선. And a contact bonding layer formed between the lower metal wiring and the contact plug. 제 1 항에 있어서,The method of claim 1, 상기 캡핑층은 티타늄막 및 티타늄 질화막의 적층 구조로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선.The capping layer is a metal wiring of a semiconductor device, characterized in that the laminated structure of a titanium film and titanium nitride film. 제 3 항에 있어서,The method of claim 3, wherein 상기 티타늄막의 두께는 100 내지 200Å이며, 상기 티타늄 질화막의 두께는 300 내지 400Å인 것을 특징으로 하는 반도체 소자의 금속 배선.The thickness of the titanium film is 100 to 200 kPa, and the thickness of the titanium nitride film is 300 to 400 kPa metal wiring of a semiconductor device. 하부 금속 배선이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on a semiconductor substrate on which lower metal wirings are formed; 상기 층간 절연막 내에 콘택홀을 형성하는 단계;Forming a contact hole in the interlayer insulating film; 상기 콘택홀의 일부를 도전막으로 매립하여 오목한 구조의 콘택 플러그를 형성하는 단계;Filling a portion of the contact hole with a conductive film to form a concave contact plug; 세정 공정에서 사용되는 용매와 반응하지 않는 금속 물질로 이루어진 캡핑층을 상기 콘택 플러그 상부에 형성하는 단계; 및Forming a capping layer on the contact plug, the capping layer comprising a metal material that does not react with the solvent used in the cleaning process; And 상기 캡핑층 및 상기 콘택 플러그를 통하여 상기 하부 금속 배선과 전기적으로 연결되는 상부 금속 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.Forming an upper metal wiring electrically connected to the lower metal wiring through the capping layer and the contact plug. 제 5 항에 있어서,The method of claim 5, 상기 콘택 플러그는 상기 층간 절연막과의 단차가 400 내지 600Å이 되도록 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And the contact plug is formed so that the step with the interlayer insulating film is 400 to 600 kW. 제 5 항에 있어서,The method of claim 5, 상기 캡핑층은 티타늄막 및 티타늄 질화막의 적층 구조로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The capping layer is a metal wiring forming method of a semiconductor device, characterized in that formed in a laminated structure of a titanium film and titanium nitride film. 제 7 항에 있어서,The method of claim 7, wherein 상기 티타늄막은 100 내지 200Å의 두께로 형성되며, 상기 티타늄 질화막은 300 내지 400Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The titanium film is formed to a thickness of 100 to 200Å, the titanium nitride film is a metal wiring forming method of the semiconductor device, characterized in that formed to a thickness of 300 to 400Å.
KR1020010080600A 2001-12-18 2001-12-18 Metal wiring in a semiconductor device and a method of forming the same KR100705949B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080600A KR100705949B1 (en) 2001-12-18 2001-12-18 Metal wiring in a semiconductor device and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080600A KR100705949B1 (en) 2001-12-18 2001-12-18 Metal wiring in a semiconductor device and a method of forming the same

Publications (2)

Publication Number Publication Date
KR20030050200A KR20030050200A (en) 2003-06-25
KR100705949B1 true KR100705949B1 (en) 2007-04-11

Family

ID=29575961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080600A KR100705949B1 (en) 2001-12-18 2001-12-18 Metal wiring in a semiconductor device and a method of forming the same

Country Status (1)

Country Link
KR (1) KR100705949B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973275B1 (en) * 2008-06-05 2010-08-02 주식회사 하이닉스반도체 Phase change memory device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013287A (en) * 1998-08-06 2000-03-06 윤종용 Method for forming via contact of semiconductor device
KR20010088060A (en) * 2000-03-10 2001-09-26 윤종용 Method for forming metal layer of semiconductor device
KR100626741B1 (en) * 2000-06-30 2006-09-22 주식회사 하이닉스반도체 Method for forming titanium silicide ohmic contact layer of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013287A (en) * 1998-08-06 2000-03-06 윤종용 Method for forming via contact of semiconductor device
KR20010088060A (en) * 2000-03-10 2001-09-26 윤종용 Method for forming metal layer of semiconductor device
KR100626741B1 (en) * 2000-06-30 2006-09-22 주식회사 하이닉스반도체 Method for forming titanium silicide ohmic contact layer of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973275B1 (en) * 2008-06-05 2010-08-02 주식회사 하이닉스반도체 Phase change memory device and method for manufacturing the same
US7897959B2 (en) 2008-06-05 2011-03-01 Hynix Semiconductor Inc. Phase change memory device having a word line contact

Also Published As

Publication number Publication date
KR20030050200A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
US6910907B2 (en) Contact for use in an integrated circuit and a method of manufacture therefor
KR20040017475A (en) Dual Damascene Interconnection Formation Method in Semiconductor Device using Sacrificial Filling Material
US7192864B2 (en) Method of forming interconnection lines for semiconductor device
JP2008503073A (en) Manufacturing method of layer structure
KR100563817B1 (en) Method for fabricating copper interconnect of semiconductor device
KR100187666B1 (en) Method of forming a tungsten plug in a semiconductor device
KR100705949B1 (en) Metal wiring in a semiconductor device and a method of forming the same
KR100268809B1 (en) Manufacturing method for via contact of semiconductor device
KR100602132B1 (en) Method for fabricating dual damascene pattern
KR100812298B1 (en) A method for forming a metal-insulator-metal capacitor
KR100226727B1 (en) Method for forming multi-metal interconnection layer of semiconductor device
KR0168120B1 (en) Forming method of tungsten plug
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
JP2000307003A (en) Fabrication of semiconductor device
KR100606539B1 (en) Method of fabricating metal layer of semiconductor device
KR100395907B1 (en) Method for forming the line of semiconductor device
KR101035593B1 (en) Method of forming interconnection line for semiconductor device
KR100458078B1 (en) Method for forming metal interconnection of semiconductor device to reduce em phenomenon and leakage current
KR100630568B1 (en) Method of fabricating the metal layer of semiconductor device
KR100667900B1 (en) Method for forming semiconductor device
KR100685622B1 (en) Method of forming a contact plug in a semiconductor device
KR100226786B1 (en) Method for forming metal interconnection layer of semiconductor device
KR100313529B1 (en) Wiring forming method for semiconductor device
KR100259168B1 (en) Structure of metal interconnection line for semiconductor device and method of forming the same
KR100552835B1 (en) Method of forming metal plug of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13