KR100701655B1 - 고개구율 및 고투과율 액정표시장치의 제조방법 - Google Patents

고개구율 및 고투과율 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100701655B1
KR100701655B1 KR1019990049471A KR19990049471A KR100701655B1 KR 100701655 B1 KR100701655 B1 KR 100701655B1 KR 1019990049471 A KR1019990049471 A KR 1019990049471A KR 19990049471 A KR19990049471 A KR 19990049471A KR 100701655 B1 KR100701655 B1 KR 100701655B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
photoresist pattern
metal film
counter electrode
Prior art date
Application number
KR1019990049471A
Other languages
English (en)
Other versions
KR20010045940A (ko
Inventor
윤영룡
박춘배
박성호
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990049471A priority Critical patent/KR100701655B1/ko
Publication of KR20010045940A publication Critical patent/KR20010045940A/ko
Application granted granted Critical
Publication of KR100701655B1 publication Critical patent/KR100701655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern

Abstract

본 발명은 고개구율 및 고투과율 액정표시장치의 제조방법을 개시한다. 개시된 본 발명의 방법은, 투명성절연기판 상에 투명 금속막과 불투명 금속막을 차례로 증착하는 단계; 상기 불투명 금속막 상에 게이트 라인 및 차광막을 포함한 공통신호 라인이 형성될 부분을 덮는 제1감광막 패턴과 카운터 전극이 형성될 부분을 덮으면서 제1감광막 패턴 보다 상대적으로 얇은 두께를 갖는 제2감광막 패턴을 형성하는 단계; 상기 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 불투명 금속막 부분을 1차로 건식 식각하여 게이트 라인을 형성함과 아울러 상기 제1 및 제2감광막 패턴의 일부 두께를 제거하는 단계; 상기 일부 두께가 제거된 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 투명 금속막 부분을 습식 식각하여 사각판 형태의 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 기판 결과물에 대해 2차 건식 식각을 진행해서 제1감광막 패턴의 일부 두께 및 제2감광막 패턴이 완전히 제거되도록 함과 아울러 상기 제2감광막 패턴이 제거되어 노출된 불투명 금속막 부분을 식각하여 차광막을 포함한 공통신호 라인을 형성하는 단계; 및 상기 잔류된 제1감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.

Description

고개구율 및 고투과율 액정표시장치의 제조방법{Method for fabricating liquid crystal display device having high aperture ratio and high transmitance}
도 1은 종래 기술에 따른 고개구율 및 고투과율 액정표시장치의 하부기판을 도시한 단면도.
도 2는 종래 기술의 문제점을 설명하기 위한 평면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 고개구율 및 고투과율 액정표시장치의 제조방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 실시예에 따른 게이트 라인 및 공통신호 라인과 카운터 전극을 형성하기 위하여 사용되는 노광 마스크를 도시한 평면도.
(도면의 주요 부분에 대한 부호의 설명)
21 : 유리기판 22 : 불투명 금속막
22a : 게이트 라인 23 : 투명 금속막
23a : 공통신호 라인 24a,24b : 제1감광막 패턴
25a,25b : 제2감광막 패턴 30A : 차광부
31B : 투광부 30C : 홀
40 : 노광 마스크
본 발명은 고개구율 및 고투과율 액정표시장치의 제조방법에 관한 것으로, 특히, 고개구율 및 고투과율 액정표시장치의 게이트 라인 및 공통신호 라인과 카운터 전극의 형성방법에 관한 것이다.
액티브 매트릭스 액정표시장치의 급속한 발전에 따라, 상기 액티브 매트릭스 액정표시장치는 평판 TV 및 휴대용 컴퓨터의 모니터 등에 사용되게 되었다. 이러한 액티브 매트릭스 액정표시장치는 응답 특성이 우수하고, 그리고, 높은 화소수에 적합한 잇점이 있기 때문에, CRT(Cathode Ray Tube)에 필적할만한 디스플레이 장치의 고화질화 및 대형화 등을 실현할 수 있다.
상기 액티브 매트릭스 액정표시장치는 그 구동 방식으로서 기판면에 대하여 수직 방향의 전계가 인가되는 TN(twist nematic) 및 STN(super twist nematic) 모드가 주로 이용되어 왔는데, 상기 TN 및 STN 모드의 액정표시장치는 실용화되고는 있지만, 시야각이 좁다는 단점이 있다. 이에 따라, 상기 TN 및 STN 모드 액정표시장치의 좁은 시야각을 개선하기 위하여 IPS(In-Plane Switching) 모드 액정표시장치가 제안되었다.
상기 IPS 모드 액정표시장치는, 도시되지는 않았으나, 액정 분자를 구동시키는 화소 전극과 카운터 전극이 동일 기판에 서로 평행하게 형성된 구조이며, 기판면에 대하여 인 플레인 전계가 인가된다. 그런데, 상기 IPS 모드 액정표시장치는 TN 및 STN 모드 액정표시장치 보다 시야각이 넓다는 장점은 있지만, 상기 화소 전극 및 카운터 전극이 불투명 금속막으로 형성되는 것으로 인하여 개구율 및 투과율의 개선에 한계가 있다. 따라서, 최근에는 상기 IPS 모드 액정표시장치가 갖는 개구율 및 투과율 향상의 한계를 개선하기 위하여 고개구율 및 고투과율 액정표시장치(이하, FFS(Fringe Field Switching) 모드 액정표시장치라 칭함)가 제안되었다. 상기 FFS 모드 액정표시장치는 화소 전극과 카운터 전극이 투명한 도전막, 예를들어, ITO막으로 형성되는 것에 기인하여, 상기 IPS 모드 액정표시장치에 비해 개선된 개구율 및 투과율 특성을 갖는다.
도 1은 종래 FFS 모드 액정표시장치의 하부기판을 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 투명성 절연기판, 예를들어, 유리기판(1) 상에 ITO 금속막과 같은 투명 금속막을 증착하고, 상기 ITO 금속막을 패터닝하여 사각판 형태의 카운터 전극(2)을 하나의 화소영역에 각각 하나씩 배치되도록 형성한다. 그 다음, 상기 카운터 전극들(2)을 포함한 유리기판(1)의 전면 상에 MoW와 같은 저저항성의 불투명 금속막을 증착하고, 상기 저저항성 금속막을 패터닝하여 게이트 라인(3)과 상기 게이트 라인과 평행하며, 횡으로 배열된 카운터 전극들(2)간을 전기적으로 연결시키는 공통신호 라인들(도시안됨)을 동시에 형성한다. 여기서, 도시되지는 않았으나, 상기 공통신호 라인의 형성시에는, 표시 화면의 콘트라스트비를 향상시키기 위하여, 상기 카운터 전극(2)의 가장자리 부분과 오버랩되는 차광막을 함께 형성한다.
다음으로, 상기 결과물 상에 실리콘 산화막(4a) 및 실리콘 질산화막(4b)의 적층 구조로 이루어진 게이트 절연막(4)을 도포하고, 상기 게이트 절연막(4) 상에 채널층용 비정질 실리콘층(a-Si)과 오믹 콘택층용 비정질 실리콘층 (n+ a-Si) 및 에치 스톱퍼용 절연막, 예컨데, 실리콘 질화막을 차례로 증착한다. 그런다음, 상기 절연막을 패터닝하여 에치 스톱퍼(7)를 형성하고, 계속해서, 오믹 콘택층용 비정질 실리콘층과 채널층용 비정질 실리콘층을 패터닝하여 오믹 콘택층(6) 및 채널층(5)을 형성한다. 이어서, 도시되지는 않았으나, 유리기판의 가장자리에 구비되는 패드들을 노출시키기 위한 패드 오픈 공정을 수행한다.
그 다음, 상기 결과물 상에 재차 ITO 금속막을 증착한 후, 상기 ITO 금속막을 패터닝하여, 수 개의 브렌치들을 갖는 콤브(comb) 형태의 화소전극(8)을 형성한다. 그리고나서, 몰리브덴 금속막/알루미늄 금속막/몰리브덴 금속막의 적층 구조로 이루어진 데이터 라인용 금속막을 상기 결과물 상에 증착하고, 이어서, 상기 데이터 라인용 금속막을 패터닝하여, 데이터 라인(도시안됨)과 소오스(9a) 및 드레인(9b)을 형성함으로써, 박막 트랜지스터(10)를 형성한다.
이후, 상기 박막 트랜지스터(10) 및 게이트 절연막(4) 상에 보호막(11)을 형성하고, 상기 박막 트랜지스터(10)의 상부에만 보호막(11)이 잔류되도록, 상기 보호막(11)을 패터닝함으로써, FFS 모드 액정표시장치의 하부기판을 완성한다.
그러나, 종래 기술에 따른 FFS 모드 액정표시장치의 제조방법은, 전술한 바와 같이, 카운터 전극을 형성하기 위한 공정, 게이트 라인 및 공통신호 라인을 형 성하기 위한 공정, 에치 스톱퍼를 형성하기 위한 공정, 채널층 및 오믹 콘택층을 형성하기 위한 공정, 패드 오픈을 위한 공정, 데이터 버스 라인을 형성하기 위한 공정, 화소 전극을 형성하기 위한 공정 및 보호막을 형성하기 위한 공정 등, 적어도 8회 이상의 포토리소그라피 공정이 수행되어야만 하므로, 공정이 복잡하고, 이에 따라, 제조 시간 및 비용이 증가되는 문제점이 있다. 아울러, 상기 포토리소그라피 공정은 그 자체로 감광막의 도포 공정, 노광 공정, 현상 공정, 식각 공정 및 감광막 제거 공정이 포함되므로, 한 번의 포토리소그라피 공정으로도 장시간이 소요되는 것에 의해, 제조 비용 및 제조 시간이 증가되는 문제점이 있다.
또한, 카운터 전극(2)을 형성한 상태에서 게이트 라인(3)과 공통신호 라인(12)을 형성하게 되면, 도 2에 도시된 바와 같이, 상기 공통신호 라인(12)의 차광막(12a)과 상기 카운터 전극(2)간의 오정렬이 발생될 수 있기 때문에, 이 결과로, 개구율 및 투과율이 저하됨은 물론, 캐패시턴스의 변화에 기인하여 화면 품위를 저하시키는 샷 뮤라(shot mura)와 같은 현상이 발생되는 문제점이 있다. 도 2에서 도면부호 20은 카운터 전극(2)과 공통신호 라인(12)의 차광막(12a)간의 정확한 정렬이 이루어질 경우의 상기 카운터 전극(2)이 배치되는 위치를 나타낸다.
게다가, 카운터 전극(2) 형성용 금속막, 또는, 게이트 라인(3)과 공통신호 라인(12) 형성용 금속막이 상기 게이트 라인과 공통신호 라인 사이에 잔류됨에 따라, 상기 게이트 라인과 공통신호 라인간의 쇼트가 발생됨으로써, 제조수율이 저하되는 문제점이 있다. 도면부호 13은 게이트 라인과 공통신호 라인 사이에 잔류된 금속막을 나타낸다.
따라서, 상기와 같은 문제를 해결하기 위하여 안출된 본 발명은, 오정렬에 기인된 화면 품위의 저하와 게이트 라인과 공통신호 라인간의 쇼트에 기인된 제조수율의 저하를 방지함과 동시에, 제조 공정의 단순화를 얻을 수 있는 FFS 모드 액정표시장치의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 FFS 모드 액정표시장치의 제조방법은, 투명성절연기판 상에 투명 금속막과 불투명 금속막을 차례로 증착하는 단계; 상기 불투명 금속막 상에 게이트 라인 및 차광막을 포함한 공통신호 라인이 형성될 부분을 덮는 제1감광막 패턴과 카운터 전극이 형성될 부분을 덮으면서 제1감광막 패턴 보다 상대적으로 얇은 두께를 갖는 제2감광막 패턴을 형성하는 단계; 상기 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 불투명 금속막 부분을 1차로 건식 식각하여 게이트 라인을 형성함과 아울러 상기 제1 및 제2감광막 패턴의 일부 두께를 제거하는 단계; 상기 일부 두께가 제거된 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 투명 금속막 부분을 습식 식각하여 사각판 형태의 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 기판 결과물에 대해 2차 건식 식각을 진행해서 제1감광막 패턴의 일부 두께 및 제2감광막 패턴이 완전히 제거되도록 함과 아울러 상기 제2감광막 패턴이 제거되어 노출된 불투명 금속막 부분을 식각하여 차광막을 포함한 공통신호 라인을 형성하는 단계; 및 상기 잔류된 제1감광막 패턴을 제거하는 단계;를 포함하며, 상기 제1 및 제2감광막 패턴의 형성은, 감광막을 도포한 후, 도포된 감광막에 대해 게이트 라인 및 차광막을 포함한 공통신호 라인 형성 부분에 대응해서 차광부가, 카운터 전극 형성 부분에 대응해서 미세 직경의 홀들이, 그리고, 그 이외의 부분에 대응해서 투과부가 구비된 노광마스크를 이용한 노광 공정을 진행하여 형성하는 것을 특징으로 한다.
본 발명에 따르면, 게이트 라인과 공통신호 라인간의 쇼트를 방지할 수 있기 때문에 제조수율의 감소를 방지할 수 있고, 아울러, 카운터 전극과 공통신호 라인의 차광막간의 오정렬을 방지할 수 있기 때문에 화면 품위의 저하를 방지할 수 있다. 게다가, 1회의 포토리소그라피 공정으로 게이트 라인 및 공통신호 라인과 카운터 전극을 형성할 수 있기 때문에 제조 공정수의 감소에 기인된 제조 시간 및 비용을 절감할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 FFS 모드 액정표시장치의 게이트 라인 및 공통신호 라인과 카운터 전극의 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 투명성 절연기판, 예를들어, 유리기판 (21)을 마련하고, 상기 유리기판(21) 상에 ITO 금속막과 같은 투명 금속막(22)과 MoW 금속막과 같은 불투명 금속막(23)을 차례로 증착한다. 이어서, 상기 불투명 금속막(23) 상에, 예를들어, 1.4 내지 1.6㎛ 두께로 감광막을 증착하고, 그런다음, 상기 감광막에 대한 노광 및 현상 공정을 수행하여 게이트 라인 및 공통신호 라인이 형성될 부분을 덮는 제1감광막 패턴(24a)과 카운터 전극이 형성될 부분을 덮는 제2감광막 패턴(25a)을 형성한다. 여기서, 상기 감광막에 대한 노광 공정은, 카운터 전극이 형성될 부분을 덮는 제2감광막 패턴(25a)의 두께가 상기 게이트 라인 및 공통신호 라인이 형성될 부분을 덮는 제1감광막 패턴(24a)의 두께 보다 상대적으로 얇은 두께, 예를들어, 1/3 정도의 두께를 갖도록 수행한다.
이를 위하여, 본 발명의 실시예에서는, 도 4에 도시된 바와 같은, 노광 마스크(40)를 사용한다. 도 4에 있어서, 도면부호 30A는 크롬으로 처리된 차광부를 나타내고, 도면부호 30B는 크롬으로 처리되지 않은 투광부를 나타내며, 도면부호 30C는 카운터 전극이 형성될 부분을 덮고 있는 감광막 부분을 노광시키기 위한 홀을 나타낸다. 상기 홀(30C)은, 예를들어, 0.9 내지 1.1㎛ 정도의 미세 직경을 갖도록 구비되며, 아울러, 홀들(30C)간의 간격은 0.9 내지 1.1㎛ 정도가 되도록 구비된다.
상기와 같은 노광 마스크(40)를 이용하여 감광막에 대한 노광 공정을 수행할 경우, 상기 홀들(30C)을 투과하는 광들은 상호 간섭을 일으키기 때문에, 상기 홀들(30C)을 통해 노광되는 감광막 부분, 즉, 카운터 전극이 형성될 부분에 배치된 감광막 부분은 100%의 광이 투과되는 투광부(30A)를 통해 노광되는 감광막 부분 보다 상대적으로 적게 노광되며, 그래서, 카운터 전극이 형성될 부분을 덮는 제2감광막 패턴(25a)은 게이트 라인과 차광막을 포함하는 공통신호 라인을 덮는 제1감광막 패턴(24a)의 두께 보다 상대적으로 얇게 된다. 예를들어, 제1감광막 패턴(24a)의 두께가 도포된 감광막의 두께와 동일한 1.4 내지 1.6㎛ 정도라면, 상기 제2감광막 패턴(25a)의 두께는 0.4 내지 0.6㎛ 정도가 되도록 한다.
다음으로, 제1 및 제2감광막 패턴(24a, 25a)을 마스크로하여, 도 3b에 도시도니 바와 같이, 노출된 불투명 금속막 부분을 1차로 건식 식각한다. 이때, 건식 식각이 수행됨에 따라, 노출된 불투명 금속막 부분이 식각됨은 물론, 식각 마스크 로 사용된 상기 제1 및 제2감광막 패턴의 일부 두께도 함께 제거된다. 도면부호 23a는 1차 건식 식각에 의해 형성된 게이트 라인을 나타내며, 24b 및 25b는 1차 건식 식각 공정에 의해 일부 두께가 제거된 상태의 제1 및 제2감광막 패턴을 각각 나타낸다.
계속해서, 도 3c에 도시된 바와 같이, 일부 두께가 제거된 제1 및 제2감광막 패턴(24b, 25b)을 마스크로해서 노출된 투명 금속막 부분을 습식 식각하고, 이 결과로, 사각판 형태의 카운터 전극(22a)을 형성한다. 이때, 상기 제1 및 제2감광막 패턴(24b, 25b)은 습식 식각이 수행되는 동안에 식각액에 의해 식각되지 않으며, 그래서, 노출된 투명 금속막 부분만이 식각될 뿐, 상기 제1 및 제2감광막 패턴(24b, 25b)의 두께 변화는 없다. 또한, 제2감광막 패턴(25b)은 식각 장벽으로서 기능하기 때문에 상기 카운터 전극(22a) 상에 증착된 불투명 금속막 부분은 식각되지 않는다.
다음으로, 제1 및 제2감광막 패턴(24b, 25b)을 마스크로해서, 도 3d에 도시된 바와 같이, 상기 결과물을 2차로 건식 식각한다. 여기서, 상기 2차 건식 식각은 불투명 금속막에 대한 과도 식각으로 수행하며, 건식 식각이 수행되는 것에 의해 식각 마스크로 사용된 상기 제1 및 제2감광막 패턴의 일부 두께는 제거되고, 특히, 상기 제2감광막 패턴이 완전히 제거됨에 따라, 그 하부에 배치된 불투명 금속막 부분이 식각되고, 그래서 차광막(도시안됨)을 포함하는 공통신호 라인(23c)이 형성된다. 도면부호 24c는 2차 건식 식각 공정후에 잔류된 제1감광막 패턴을 나타낸다.
상기에서, 2차 건식 식각을 통한 불투명 금속막에 대한 과도 식각이 수행되 는 것에 의해, 노출된 부분, 특히, 게이트 라인(23a)과 공통신호 라인(23c) 사이에 투명 금속막 및 불투명 금속막이 잔류되는 것은 방지된다. 따라서, 상기 게이트 라인(23a)과 공통신호 라인(23c)간의 쇼트는 발생되지 않으며, 그래서, 상기 게이트 라인(23a)과 공통신호 라인(23c)간의 쇼트에 기인된 제조수율의 저하는 방지된다. 또한, 차광막을 포함한 공통신호 라인(23c)과 카운터 전극(22a)은 동일한 식각 마스크를 이용하여 동시에 형성되기 때문에, 그들간의 오정렬은 일어나지 않으며, 따라서, 공통신호 라인(23c)의 차광막과 카운터 전극(22a)간의 오정렬에 기인된 화면 품위의 저하도 방지된다. 게다가, 종래에는 카운터 전극을 형성하기 위한 공정과, 게이트 라인 및 공통신호 라인을 형성하기 위한 공정을 각각 수행해야 하고, 그 과정에서 두 개의 노광 마스크 및 2회의 포토리소그라피 공정을 필요로 하게 되지만, 본 발명의 실시예에서는 한 개의 노광 마스크만을 이용하고, 아울러, 1회의 노광 및 현상 공정과, 3회의 식각 공정만을 이용하기 때문에, 종래 보다 공정의 단순화를 얻을 수 있는 것에 기인하여, 제조 시간 및 비용을 절감할 수 있다.
계속해서, 도 3e에 도시된 바와 같이, 잔류된 제1감광막 패턴을 제거하여, 게이트 라인 및 차광막을 포함하는 공통신호 라인과 사각판 형태의 카운터 전극의 형성을 완성한다.
이후, 도시되지는 않았으나, 공지의 후속 공정, 예를들어, 에치 스톱퍼를 형성하기 위한 공정, 채널층 및 오믹 콘택층을 형성하기 위한 공정, 패드 오픈을 위한 공정, 데이터 버스 라인을 형성하기 위한 공정, 화소 전극을 형성하기 위한 공정 및 보호막을 형성하기 위한 공정을 수행하여, FFS 모드 액정표시장치의 하부기 판을 형성한다.
이상에서와 같이, 본 발명은 1회의 노광 및 현상 공정과 3회의 식각 공정을 통해 게이트 라인 및 공통신호 라인과 카운터 전극을 동시에 형성하기 때문에, 제조 공정의 단순화에 기인하여 제조 비용 및 시간을 절감할 수 있고, 상기 공통신호 라인의 차광막과 카운터 전극간의 오정렬을 방지할 수 있는 것에 기인하여 화면 품위를 향상시킬 수 있다. 게다가, 불투명 금속막에 대한 과도 식각이 수행되는 것에 의해 게이트 라인과 공통신호 라인 사이에 금속막이 잔류되는 것을 방지할 수 있기 때문에 상기 게이트 라인과 공통신호 라인간의 쇼트에 기인된 제조수율의 저하를 방지할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 투명성절연기판 상에 투명 금속막과 불투명 금속막을 차례로 증착하는 단계;
    상기 불투명 금속막 상에 게이트 라인 및 차광막을 포함한 공통신호 라인이 형성될 부분을 덮는 제1감광막 패턴과 카운터 전극이 형성될 부분을 덮으면서 제1감광막 패턴 보다 상대적으로 얇은 두께를 갖는 제2감광막 패턴을 형성하는 단계;
    상기 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 불투명 금속막 부분을 1차로 건식 식각하여 게이트 라인을 형성함과 아울러 상기 제1 및 제2감광막 패턴의 일부 두께를 제거하는 단계;
    상기 일부 두께가 제거된 제1 및 제2감광막 패턴을 식각장벽으로 이용해서 노출된 투명 금속막 부분을 습식 식각하여 사각판 형태의 카운터 전극을 형성하는 단계;
    상기 카운터 전극이 형성된 기판 결과물에 대해 2차 건식 식각을 진행해서 제1감광막 패턴의 일부 두께 및 제2감광막 패턴이 완전히 제거되도록 함과 아울러 상기 제2감광막 패턴이 제거되어 노출된 불투명 금속막 부분을 식각하여 차광막을 포함한 공통신호 라인을 형성하는 단계; 및
    상기 잔류된 제1감광막 패턴을 제거하는 단계;를 포함하며,
    상기 제1 및 제2감광막 패턴의 형성은, 감광막을 도포한 후, 도포된 감광막에 대해 게이트 라인 및 차광막을 포함한 공통신호 라인 형성 부분에 대응해서 차광부가, 카운터 전극 형성 부분에 대응해서 미세 직경의 홀들이, 그리고, 그 이외의 부분에 대응해서 투과부가 구비된 노광마스크를 이용한 노광 공정을 진행하여 형성하는 것을 특징으로 하는 고개구율 및 고투과율 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 감광막의 노광 공정은,
    게이트 라인 및 차광막을 포함한 공통신호 라인과 동일 형상으로 이루어져, 광이 투과되는 것을 방지하는 차광부와 광이 투과되는 투광부를 포함하며, 카운터 전극이 형성될 부분 상에 도포된 감광막 부분을 노광시키기 위한 미세 직경을 갖는 수 개의 홀들이 구비된 노광 마스크를 사용하여 수행하는 것을 특징으로 하는 고개구율 및 고투과율 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 홀의 직경은 0.9 내지 1.1㎛ 정도이고, 상기 홀들간의 간격은 0.9 내지 1.1㎛ 정도인 것을 특징으로 하는 고개구율 및 고투과율 액정표시장치의 제조방법.
KR1019990049471A 1999-11-09 1999-11-09 고개구율 및 고투과율 액정표시장치의 제조방법 KR100701655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049471A KR100701655B1 (ko) 1999-11-09 1999-11-09 고개구율 및 고투과율 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049471A KR100701655B1 (ko) 1999-11-09 1999-11-09 고개구율 및 고투과율 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010045940A KR20010045940A (ko) 2001-06-05
KR100701655B1 true KR100701655B1 (ko) 2007-03-29

Family

ID=19619224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049471A KR100701655B1 (ko) 1999-11-09 1999-11-09 고개구율 및 고투과율 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100701655B1 (ko)

Also Published As

Publication number Publication date
KR20010045940A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US7479419B2 (en) Array substrate for liquid crystal display device and fabricating method of the same
JP2007334003A (ja) 液晶表示装置及びその製造方法
KR100464204B1 (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
US6319760B1 (en) Manufacturing method of liquid crystal display having high aperture ratio and high transmittance
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
US7563655B2 (en) Method of fabricating the liquid crystal display device
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100345959B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2882319B2 (ja) 液晶パネル
US20020192883A1 (en) Method for fabricating thin film transistor-liquid crystal display
KR100701655B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20010011855A (ko) 박막트랜지스터-액정표시장치의 제조방법
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20010084330A (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100471393B1 (ko) 액정표시장치의제조방법
CN107402485B (zh) 阵列基板及其制作方法、液晶显示设备及其制作方法
KR20070072204A (ko) 액정표시소자 및 제조방법
CN115700922A (zh) 阵列基板及其制备方法、显示面板
JP2007213075A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及びそれを有する表示パネル

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13