KR100699812B1

KR100699812B1 - Method for manufacturing capacitor of semiconductor memory device

Info

Publication number: KR100699812B1
Application number: KR1020000049569A
Authority: KR
Inventors: 오정훈
Original assignee: 삼성전자주식회사
Priority date: 2000-08-25
Filing date: 2000-08-25
Publication date: 2007-03-27
Also published as: KR20020016307A

Abstract

중간에 식각 정지막이 게재된 층간 절연막 내에 반도체 기판과 접촉하는 스토리지 전극 패드를 형성하여 스토리지 전극 형성 후 희생막과 함께 식각 정지막 상부의 층간 절연막을 함께 제거하게 함으로써, 상부 층간 절연막의 두께에 해당하는 만큼의 스토리지 전극과 접촉하는 유전막의 면적을 증가시켜 궁극적으로 캐패시턴스를 증가시킬 수 있는 기술을 개시한다.A storage electrode pad which is in contact with the semiconductor substrate is formed in the interlayer insulating film in which the etching stopper film is disposed, and the interlayer insulating film above the etching stopper film is removed together with the sacrifice film after the storage electrode is formed, And the capacitance of the storage electrode is increased by increasing the area of the dielectric film in contact with the storage electrode.

스토리지 전극Storage electrode

Description

[0001] The present invention relates to a method of manufacturing a capacitor of a semiconductor device,

도 1a 내지 도 1g는 본 발명에 따른 반도체 장치의 캐패시터를 제조하는 공정 단계를 보여주는 단면도들이다.1A to 1G are cross-sectional views showing process steps of manufacturing a capacitor of a semiconductor device according to the present invention.

본 발명은 반도체 장치의 캐패시터의 제조 방법에 관한 것으로, 특히 캐패시턴스가 향상된 캐패시터를 제조하기 위한 방법에 관한 것이다. The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method for manufacturing a capacitor with improved capacitance.

반도체 장치가 고집적화됨에 따라 디자인 룰이 감소되고 이에 따라 반도체 소자, 예를 들면 트랜지스터, 캐패시터 또는 배선 저항의 특성을 그대로 유지하는 것이 힘들게 되었다. 특히 캐패시터의 캐패시턴스는 반도체 장치의 특성에 따라 차이가 있으나 켜플링 캐패시턴스 및 누설 전류등에 기인한 캐패시턴스의 손실을 감안하여 디램셀에서는 셀당 통상 30fF 이상이 요구되고 있다. As the semiconductor device becomes highly integrated, the design rule is reduced and it becomes difficult to maintain the characteristics of the semiconductor element, for example, transistor, capacitor or wiring resistance. In particular, although the capacitance of the capacitor varies according to the characteristics of the semiconductor device, it is required that the capacitance of the capacitor is more than 30 fF per cell in consideration of the capacitance loss due to the on-flip capacitance and the leakage current.

셀 캐패시턴스를 확보하기 위한 방법은 캐패시터를 형성하는 유전막을 박막화하는 방법, 유전막으로 사용되는 물질로서 고유전물질을 사용 하는 방법 및 캐패시터의 유효 면적을 증가시키는 방법이 있다. 박막화된 유전막을 캐패시터 형성에 사용한 경우에는 누설 전류가 발생하는 문제가 있으며, 고유전 물질로 유전막을 구성하는 경우에는 스텝 커버리지가 양호하지 못하고 고유전막이 캐패시터 형성 이후의 집적 공정 중에서 열화되는 등의 문제가 있으므로, 생산에 직접 적용하기는 곤란하다. Methods for ensuring cell capacitance include a method of thinning a dielectric film forming a capacitor, a method of using a high dielectric material as a material used as a dielectric film, and a method of increasing an effective area of a capacitor. When a thin dielectric film is used to form a capacitor, there is a problem that a leakage current is generated. In the case where a dielectric film is formed of a high dielectric material, the step coverage is not good and the dielectric film is deteriorated in an integrated process after the formation of a capacitor It is difficult to directly apply it to production.

따라서, 본 발명이 이루고자 하는 기술적 과제는 유효면적이 증가된 캐패시터의 제조 방법을 제공하고자 한다. Accordingly, it is an object of the present invention to provide a method of manufacturing a capacitor with an increased effective area.

본 발명이 이루고자 하는 기술적 과제를 달성하기 위해, 반도체 기판 상에 제 1 층간 절연막, 식각 정지막 및 제 2 층간 절연막을 순차적으로 형성하고, 제 1 층간 절연막, 식각 정지막 및 제 2 층간 절연막을 식각하여 반도체 기판의 소정 부분을 노출시키는 개구부를 형성한다. 다음, 개구부에 도전성 물질을 채워 스토리지 전극 패드를 형성하고, 결과물 전면에 스토리지 전극 패드 및 제 2 층간 절연막의 일부를 노출시키는 개구부를 가지는 희생막을 형성한다. 연이어, 희생막에 구비된 개구부 내벽에 스토리지 전극를 형성하고, 희생막과 제 2층간 절연막을 식각 정지막이 노출될때까지 식각한다. 캐패시터를 완성하기 위해, 희생막과 제 2 층간 절연막이 제거된 결과물 전면에 유전막과 플레이트 전극을 순차적으로 형성한다. A first interlayer insulating film, an etch stop film, and a second interlayer insulating film are sequentially formed on the semiconductor substrate, and the first interlayer insulating film, the etch stop film, and the second interlayer insulating film are etched Thereby forming an opening for exposing a predetermined portion of the semiconductor substrate. Next, the opening is filled with a conductive material to form a storage electrode pad, and a sacrificial film having an opening for exposing a part of the storage electrode pad and the second interlayer insulating film is formed on the whole surface of the resulting product. Subsequently, a storage electrode is formed on the inner wall of the opening provided in the sacrificial layer, and the sacrificial layer and the second interlayer insulating layer are etched until the etch stop layer is exposed. In order to complete the capacitor, a dielectric film and a plate electrode are sequentially formed on the entire surface of the resultant from which the sacrificial film and the second interlayer insulating film are removed.

여기서 제 1 층간 절연막, 제 2 층간 절연막 및 희생막은 산화막으로 형성할 수 있고 식각 정지막으로 질화막을 이용할 수 있다. 한편, 제 2 층간 절연막의 두께를 조절함으로써 원하는 캐패시턴스를 획득할 수 있다. Here, the first interlayer insulating film, the second interlayer insulating film, and the sacrificial film may be formed of an oxide film, and the etching stopper film may be a nitride film. On the other hand, a desired capacitance can be obtained by adjusting the thickness of the second interlayer insulating film.

이하 본 발명을 첨부된 도 1a 내지 도 1f를 참조로 상세히 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the accompanying drawings.

도 1a에서, 반도체 기판(100) 상에 비트 라인(102)을 형성한다. 다음, 비트 라인(102)을 감싸도록 캡슐화막인 질화막(104)을 형성한다. 캡슐화 질화막(104)이 형성된 결과물 전면에 산화막으로 이루어진 제 1 층간 절연막(106)을 형성한다. 다음, 화학-기계적 연마를 진행하여 제 1 층간 절연막(106)을 평탄화한다. 캡슐화막(104)은 제 1 층간 절연막(106)을 패터닝하여 반도체 기판을 노출시킬때 식각으로부터 비트 라인을 보호한다. In FIG. 1A, a bit line 102 is formed on a semiconductor substrate 100. Next, a nitride film 104, which is an encapsulation film, is formed so as to surround the bit line 102. A first interlayer insulating film 106 made of an oxide film is formed on the entire surface of the resultant product in which the encapsulation nitride film 104 is formed. Next, the first interlayer insulating film 106 is planarized by chemical-mechanical polishing. The encapsulation film 104 protects the bit lines from etching when the first interlayer insulating film 106 is patterned to expose the semiconductor substrate.

도 1b에서, 산화막으로 이루어진 제 1 층간 절연막(106) 상면에는 질화막으로 이루어진 식각 정지막(108)과 산화막으로 이루어진 제 2 층간 절연막(110)을 순차적으로 형성한다. 여기서 식각 정지막(108)은 이후에 형성될 희생 산화막(참조 도 1e의 116)의 제거 시, 식각되지 않는 물질로 이루어진다. 캡슐화막(104)은 제 1 층간 절연막의 식각 시에 제 1 층간 절연막과의 선택비가 높은 물질로 이루어지는 것이 바람직하다. 1B, an etch stop layer 108 made of a nitride layer and a second interlayer insulating layer 110 made of an oxide layer are sequentially formed on an upper surface of the first interlayer insulating layer 106 made of an oxide layer. Here, the etching stopper film 108 is made of a material which is not etched when the sacrificial oxide film to be formed later (116 in reference 1e) is removed. The encapsulation film 104 is preferably made of a material having a high selectivity to the first interlayer insulating film at the time of etching the first interlayer insulating film.

도 1c에서, 소정의 포토레지스트 마스크 패턴(도시되지 않음)을 이용하여 제 1층간 절연막(106), 식각 정지막(108) 및 제 2 층간 절연막(110)을 건식 식각하여 반도체 기판(100)을 노출시키는 개구부(112)를 형성한다. 자세히 살펴보면, 먼저, 포토레지스트 마스크 패턴을 이용하여 제 2 층간 절연막인 산화막(110)과 그 하부에 위치하는 식각 정지막인 질화막(108)을 1차로 건식 식각하여 제 1 층간 절연막인 산화막(106)을 노출시킨다. 이때는 질화막(108)과 산화막(110)의 식각 선택비를 1:1 정도로 유지시킨다. 계속하여 제 1 층간 절연막(106)을 건식 식각하는데, 질화 막에 대한 산화막의 선택비를 높게 하여, 캡슐화 질화막(104) 사이에 형성된 제 1 층간 절연막인 산화막(106)을 제거한다.1C, the first interlayer insulating film 106, the etching stopper film 108, and the second interlayer insulating film 110 are dry-etched using a predetermined photoresist mask pattern (not shown) to form the semiconductor substrate 100 Thereby forming an opening 112 for exposing. First, an oxide film 110, which is a second interlayer insulating film, and a nitride film 108, which is an etch stopper film, are first dry-etched using a photoresist mask pattern to form an oxide film 106 as a first interlayer insulating film. Lt; / RTI > At this time, the etch selectivity ratio of the nitride film 108 and the oxide film 110 is maintained at about 1: 1. Subsequently, the first interlayer insulating film 106 is dry-etched, and the oxide film 106 as the first interlayer insulating film formed between the encapsulated nitride films 104 is removed by increasing the selectivity of the oxide film to the nitride film.

도 1d에서, 개구부(112)에 폴리실리콘을 채우도록 결과물 전면에 폴리 실리콘층(도시되지 않음)을 형성한 뒤 제 2 층간 절연막(110)이 노출되도록 에치백 공정을 실시하여 스토리지 전극 패드(114)를 형성한다. 1D, a polysilicon layer (not shown) is formed on the entire surface of the resultant structure to fill the openings 112 with polysilicon, and then an etch-back process is performed to expose the second interlayer insulating film 110, ).

도 1e에서, 스토리지 전극 패드(114)가 형성된 반도체 기판 전면에 희생막을 (116)을 형성하고, 스토리지 전극 패드(114)를 노출시키는 개구부를 형성하도록 희생막(116)을 패터닝한다. 식각 정지막으로 질화막을 사용한 경우에는 희생막으로 산화막을 사용하는 것이 바람직하므로, 본 실시예에서의 희생막(116)으로 산화막을 사용하였다. 이어서 패터닝된 희생 산화막(116) 전면에 폴리 실리콘층(118)을 형성한다. 1E, a sacrificial layer 116 is formed on the entire surface of the semiconductor substrate where the storage electrode pad 114 is formed, and the sacrificial layer 116 is patterned to form an opening exposing the storage electrode pad 114. In the case where a nitride film is used as the etching stopper film, it is preferable to use an oxide film as a sacrifice film, and therefore, an oxide film is used as the sacrifice film 116 in this embodiment. Next, a polysilicon layer 118 is formed on the entire surface of the patterned sacrificial oxide film 116.

도 1f에서, 폴리실리콘층(118)을 화학-기계적 연마를 이용하여 평탄화함으로써, 스토리지 전극(119)를 형성한다. 이어서, 희생 산화막(도 1e의 116)과 산화막인 제 2 층간 절연막(도 1e의 110)을 식각 정지막(108)인 질화막이 노출될 때까지 습식 식각한다. 여기서 스토리지 전극 패드(114)의 상부 측면은 노출된다. In FIG. 1F, the polysilicon layer 118 is planarized using chemical-mechanical polishing to form the storage electrode 119. Next, a sacrificial oxide film (116 in FIG. 1E) and a second interlayer insulating film (110 in FIG. 1E) as an oxide film are wet-etched until the nitride film as the etching stopper film 108 is exposed. Where the upper side of the storage electrode pad 114 is exposed.

도 1g에서, 캐패시터를 완성하기 위해 유전막(120)을 스토리지 전극(119)의 상부 표면, 식각 정지막인 질화막(108)의 상면 및 스토리지 전극 패드(114)의 노출된 부분의 측면에 형성한다. 스토리지 전극 패드(114)의 노출된 부분의 높이는 제 2 층간 절연막(114)의 두께에 해당한다. 연이어, 유전막(120)이 형성된 결과물 전면에 플레이트 전극(122)을 형성한다. 따라서, 스토리지 전극(119)의 표면과 스토 리지 전극 패드(114)의 상부 측면은 이후에 형성될 플레이트 전극(참조 도 1g의 122)과 함께 전하를 방전 및 충전시키는 역할을 한다. 1G, a dielectric film 120 is formed on the upper surface of the storage electrode 119, the upper surface of the nitride film 108, which is the etch stop film, and the exposed side of the storage electrode pad 114, in order to complete the capacitor. The height of the exposed portion of the storage electrode pad 114 corresponds to the thickness of the second interlayer insulating film 114. Subsequently, a plate electrode 122 is formed on the entire surface of the resultant structure in which the dielectric film 120 is formed. Therefore, the surface of the storage electrode 119 and the upper surface of the storage electrode pad 114 serve to discharge and charge the charge together with the plate electrode 122 (see FIG. 1G) to be formed later.

도 1f 및 도 1g에서 알 수 있는 바와 같이, 식각 정지막으로 사용되는 질화막이 산화막인 제 1 층간 절연막과 제 2 층간 절연막 사이에 형성되어 있고, 유전막(120)이 제식각 정지막(108)과 스토리지 전극(119) 사이에 위치하는 스토리지 전극 패드(114)의 상부 부분의 측면에도 형성되므로, 제 2 층간 절연막(110)의 높이에 대응하는 캐패시터의 유효 면적이 증가하게 되는 효과가 있다. 따라서, 증가시키고자 하는 캐패시턴스에 따라 제 2 층간 절연막(110)의 두께를 조절할 수 있다. 1F and 1G, the nitride film used as the etch stop film is formed between the first interlayer insulating film and the second interlayer insulating film, which are oxide films, and the dielectric film 120 is formed between the etch stop film 108 and the second interlayer insulating film. The effective area of the capacitor corresponding to the height of the second interlayer insulating film 110 is also increased because it is formed on the side of the upper portion of the storage electrode pad 114 located between the storage electrodes 119. Therefore, the thickness of the second interlayer insulating film 110 can be adjusted according to the capacitance to be increased.

통상적으로 도면에 도시된 것과 같은 OCS(One Cylinder Storage) 구조에서 유전막과 접촉하는 스토리지 전극의 길이가 1000Å 증가 할때 약 2fF의 캐패시턴스가 증가하므로, 스토리지 전극(119)의 높이는 종래의 캐패시터에서 사용된 높이를 유지하되 스토리지 전극 패드(114)의 상부에 해당될 제 2 절연층의 두깨를 1000Å 정도로 형성하면 약 2fF의 캐패시턴스를 증가시킬 수 있음을 알 수 있다. Since the capacitance of about 2 fF increases when the length of the storage electrode in contact with the dielectric film increases by 1000 Å in the OCS (One Cylinder Storage) structure as shown in the figure, the height of the storage electrode 119 is higher than that of the conventional capacitor And the thickness of the second insulating layer, which corresponds to the upper portion of the storage electrode pad 114, is about 1000 Å, the capacitance of about 2 fF can be increased.

본 발명에 의하면, 중간에 식각 정지막이 게재된 층간 절연막 내에 반도체 기판과 접촉하는 스토리지 전극 패드를 형성하여 스토리지 전극 형성 후 희생막과 함께 식각 정지막 상부의 층간 절연막이 함께 제거됨으로써, 스토리지 전극에 접촉하는 유전막의 면적을 증가시킬 수 있다. 따라서, 스토리지 전극 구조의 복잡화를 초래하지 않으면서 캐패시턴스를 증가시킬 수 있는 효과를 획득할 수 있다. According to the present invention, a storage electrode pad which is in contact with a semiconductor substrate is formed in an interlayer insulating film in which an etch stop film is disposed, and after the storage electrode is formed, an interlayer insulating film on the etch stop film is removed together with the sacrifice film, It is possible to increase the area of the dielectric film. Therefore, it is possible to obtain the effect of increasing the capacitance without causing complication of the storage electrode structure.

Claims

Sequentially forming a first interlayer insulating film, an etch stop film, and a second interlayer insulating film on a semiconductor substrate,

Etching the first interlayer insulating film, the etch stop film, and the second interlayer insulating film to form openings for exposing predetermined portions of the semiconductor substrate;

Filling the opening with a conductive material to form a storage electrode pad,

Forming a sacrificial layer on the upper surface of the semiconductor substrate on which the storage lower electrode is formed, the sacrificial layer having an opening for exposing a portion of the storage lower electrode and a portion of the second interlayer insulating film;

Forming a storage electrode on the inner wall of the opening provided in the sacrificial layer,

Etching the sacrificial layer and the second interlayer insulating layer until the etch stop layer is exposed, and

And sequentially forming a dielectric layer and a plate electrode on the entire surface of the resultant structure from which the sacrificial layer and the second interlayer insulating layer are removed.

The method of manufacturing a capacitor according to claim 1, wherein the first interlayer insulating film, the second interlayer insulating film, and the sacrificial film are oxide films and the etch stop film is a nitride film.

3. The method of manufacturing a capacitor according to claim 1 or 2, wherein the step of forming the second interlayer insulating film comprises varying the thickness of the second interlayer insulating film in correspondence with a predetermined capacitance.