KR100546122B1

KR100546122B1 - Capacitor Formation Method of Semiconductor Device

Info

Publication number: KR100546122B1
Application number: KR1019980061993A
Authority: KR
Inventors: 김근태; 박병준
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2006-05-16
Also published as: KR20000045435A

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로,The present invention relates to a method of forming a capacitor of a semiconductor device,

비트라인 콘택홀과 제1스토리지 노드 콘택홀을 통하여 반도체기판의 활성영역에 접속되는 제1콘택플러그/장벽금속층의 적층구조가 형성된 구조에 접속되는 비트라인을 형성하고 상기 적층구조를 노출시키는 제2스토리지 노드 콘택홀을 형성한 다음, 이를 매립하는 제2콘택플러그를 메탈로 형성하고 후속공정으로 스토리지 노드 전극을 메탈로 형성한 다음, 후속공정으로 캐패시터를 형성함으로써 스토리지 노드 전극의 오정렬로 인한 문제점을 해결하여 공정마진을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다. A second line forming a bit line connected to a structure in which a stack structure of a first contact plug / barrier metal layer connected to an active region of the semiconductor substrate is formed through the bit line contact hole and the first storage node contact hole and exposes the stack structure After forming the storage node contact hole, the second contact plug filling the metal is formed, and the storage node electrode is formed of metal in the subsequent process, and then the capacitor is formed in the subsequent process to solve the problem caused by the misalignment of the storage node electrodes. It is a technology that can improve the process margin and thereby improve the yield and productivity of semiconductor devices.

Description

Capacitor Formation Method of Semiconductor Device

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 2단계 콘택플러그 형성공정을 이용하여 캐패시터를 형성할 때 발생되는 오정렬로 인한 문제를 해결할 수 있도록 제1콘택플러그/장벽금속층의 적층구조 상부에 형성되는 제2콘택플러그를 금속으로 형성하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a capacitor of a semiconductor device, and in particular, to solve a problem due to misalignment occurring when a capacitor is formed using a two-step contact plug forming process. It relates to a technique for forming the second contact plug to be formed of a metal.

현재 4G급 이상 소자의 저장전극 형성시 현재 개발중인 높은 다이일렉트릭 ( dielectric ) 캐패시터의 경우 폴리 플러그 ( poly-Si plug ) 를 사용하여 백금이나 텅스텐 같은 메탈 스토리지 노드 ( metal storage node ) 전극 ( 메탈전극 ) 과 액티브 ( active, 활성영역 ) 를 전기적으로 연결하게 되는데, 이때 메탈전극과 폴리 플러그 사이에는 산소의 침투를 막기위해 배리어 메탈 ( bairrer metal ) 을 필수적으로 사용하게 된다.In the case of high dielectric capacitors currently being developed when forming storage electrodes of 4G class or more devices, metal storage node electrodes (platinum or tungsten) using poly-Si plugs are used. In this case, a barrier metal is used to prevent the penetration of oxygen between the metal electrode and the poly plug.

이때, 높은 다이일렉트릭 물질인 BST 나 Ta₂0₅과 배리어 메탈이 접촉하게될 경우 접촉면이 후속공정에서 산화되어 캐패시터 특성을 저하시킴으로써 이를 방지하기 위하여 상기 배리어 메탈을 폴리 플러그 상부의 콘택 내부에 형성하게 된다.In this case, when the barrier material is brought into contact with the high electric material BST or Ta ₂ 0 ₅ , the contact surface is oxidized in a subsequent process to lower the capacitor characteristics so that the barrier metal is formed inside the contact of the upper part of the poly plug. do.

그러나, 이 경우도 패턴이 미세화되기 때문에 중첩시 스토리지 노드 마스크가 폴리 플러그를 완전히 커버를 못하므로써 배리어 메탈이 다이일렉트릭 물질에 노출되어 산화문제 이외에도 하나의 캐패시터내에 두가지 캐패시터가 동시에 형성되는 문제, 즉 Pt/BST/Pt 의 제1캐패시터와 Poly/BST/Pt 의 제2캐패시터가 형성되는 문제점이 발생하게 된다.However, even in this case, the pattern is miniaturized, so that when the overlapping storage node mask does not completely cover the poly plug, the barrier metal is exposed to the electric material, so that in addition to the oxidation problem, two capacitors are simultaneously formed in one capacitor, that is, Pt. A problem arises in that a first capacitor of / BST / Pt and a second capacitor of Poly / BST / Pt are formed.

한편, 비트라인 형성 공정도 디바이스 ( device ) 가 고집적화함에 따라 비트라인 물질로 텅스텐과 같은 금속을 사용되게 되며 이 경우에도 산화방지막으로 배리어 메탈을 사용하게 되는데 다마신 ( Damascence Process ) 을 이용하여 비트라인을 형성할 경우 배리어 메탈이 측면에 형성하기 때문에 고집적화를 위한 높은 패턴 밀도를 갖는 비트라인 형성시 스패이스를 감소시켜 공정 래이아웃상의 마진을 감소시키는 문제점이 있다.On the other hand, as the device is highly integrated in the bit line forming process, a metal such as tungsten is used as the bit line material, and even in this case, a barrier metal is used as the anti-oxidation film, which is a bit line using the Damascence Process. When forming the barrier metal is formed on the side, there is a problem in reducing the margin on the process layout by reducing the spacing when forming a bit line having a high pattern density for high integration.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 반도체기판의 활성영역에 접속되는 제1콘택플러그/장벽금속층의 적층구조 상부에 제2콘택플러그를 금속으로 형성하여 정렬마진을 향상시키고 재현성을 향상시켜 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. In order to solve the problems of the prior art as described above, the second contact plug is formed of a metal on the stack structure of the first contact plug / barrier metal layer connected to the active region of the semiconductor substrate to improve alignment margin. It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device which can improve the reproducibility and improve the yield and productivity of the semiconductor device.

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,Capacitor forming method of a semiconductor device according to the present invention for achieving the above object,

비트라인 콘택홀과 제1스토리지 노드 콘택홀이 형성되는 제1층간절연막을 형성하는 공정과,Forming a first interlayer insulating film having bit line contact holes and first storage node contact holes;

상기 콘택홀 들을 매립하는 제1콘택플러그를 형성하되, 상측에 배리어 메탈이 구비되는 공정과,Forming a first contact plug to fill the contact holes, wherein a barrier metal is provided on an upper side thereof;

상기 비트라인 콘택 영역의 제1콘택플러그에 접속되는 비트라인을 형성하는 공정과,Forming a bit line connected to the first contact plug of the bit line contact region;

전체표면상부에 제2층간절연막을 형성하고 이를 상기 비트라인이 노출되도록 평탄화식각하는 공정과,Forming a second interlayer insulating film over the entire surface and flattening etching the bit line to expose the bit line;

상기 스토리지 노드 콘택 영역의 제1콘택플러그를 노출시키는 제2 스토리지 노트 콘택홀을 형성하는 공정과,Forming a second storage note contact hole exposing a first contact plug of the storage node contact region;

상기 제2 스토리지 노드 콘택홀을 매립하는 제2콘택플러그를 메탈로 형성하는 공정과,Forming a second contact plug made of a metal to fill the second storage node contact hole;

상기 제2콘택플러그에 접속되는 스토리지 노드 전극을 메탈로 형성하는 공정과,Forming a storage node electrode connected to the second contact plug with a metal;

상기 스토리지 노드 전극 상부에 다이일렉트릭 박막과 플레이트전극을 형성하는 공정을 포함하는 것과,Forming an electric thin film and a plate electrode on the storage node electrode;

상기 제1 콘택플러그는 다결정실리콘으로 형성하는 것과,The first contact plug is formed of polycrystalline silicon,

상기 제2콘택플러그는 텅스텐, 이리듐, 루테륨, 백금 등과 같이 스토리지 노드 전극으로 사용되는 전도체로 형성되는 것과,The second contact plug is formed of a conductor used as a storage node electrode, such as tungsten, iridium, ruthelium, platinum, and the like,

상기 스토리지 노드 전극과 플레이트전극은 텅스텐, 이리듐, 루테륨, 백금 등과 같이 금속으로 형성되는 것을 특징으로한다.The storage node electrode and the plate electrode are formed of a metal such as tungsten, iridium, ruthelium, platinum, or the like.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는,On the other hand, the principle of the present invention for achieving the above object,

반도체 소자의 콘택 플러그 형성과정에서 기존방식인 2중 플러그 형성시 제1 콘택 폴리 플러그 상부에 배리어 메탈을 형성한 후 제2콘택 플러그를 메탈로 사용하므로써 높은 다이일렉트릭 캐패시터(Pt/BST/Pt등) 형성시 디일렉트릭 메탈과 배리어 메탈이 접촉하여 산화됨으로서 발생하는 캐패시터특성 저하 문제와 오버래이상으로 스토리지 노드 마스크가 콘택 플러그를 완전히 커버를 못하므로서 필연적으로 발생하는 Pt/BST/Pt 의 제1캐패시터와 폴리/BST/Pt 의 제2캐패시터의 두가지 캐패시터가 동시에 형성되는 문제를 해결하고 메탈 비트라인 형성시 필수공정인 배리어 메탈 형성공정의 스킵이 가능함으로써 후속공정의 공정 단순화가 가능하도록 콘택 플러그 형성 공정을 실시하는 것이다.When forming a double plug in the process of forming a contact plug of a semiconductor device, a high barrier capacitor is formed by forming a barrier metal on the first contact poly plug and then using the second contact plug as a metal (Pt / BST / Pt, etc.). Capacitive deterioration problem caused by the contact of the oxidized metal and the barrier metal during formation, and the overcapacity of the Pt / BST / Pt capacitor, which is inevitably generated because the storage node mask does not completely cover the contact plug. The contact plug forming process is simplified to solve the problem of forming two capacitors of poly / BST / Pt at the same time and to skip the barrier metal forming process, which is an essential step in forming the metal bit line. It is done.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다. 1A to 1G are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

먼저, 반도체기판(30)의 활성영역을 정의하는 소자분리막(1)을 형성한다. 그리고, 상기 반도체기판(30) 상부에 제1마스크절연막(3)이 상측에 형성된 게이트전극(2)을 형성한다.First, the device isolation film 1 defining the active region of the semiconductor substrate 30 is formed. In addition, a gate electrode 2 having a first mask insulating layer 3 formed thereon is formed on the semiconductor substrate 30.

그리고, 상기 게이트전극 측벽에 제1질화막으로 제1절연막 스페이서(4)를 형성하고 상기 게이트전극 상측에 제2질화막(21)을 형성한다.A first insulating film spacer 4 is formed on the sidewalls of the gate electrode as a first nitride film, and a second nitride film 21 is formed on the gate electrode.

그리고, 전체표면상부에 제1층간절연막(5)을 형성하고 평탄화식각한다.Then, the first interlayer insulating film 5 is formed over the entire surface and planarized etched.

그 다음에, 상기 반도체기판(30)의 활성영역을 노출시키는 제1스토리지 노드 콘택홀(7)과 비트라인 콘택홀(6)을 형성한다. (도 1a)Next, a first storage node contact hole 7 and a bit line contact hole 6 exposing the active region of the semiconductor substrate 30 are formed. (FIG. 1A)

그리고, 상기 콘택홀(6,7)을 매립하는 콘택플러그(8)를 형성한다. 이때, 상기 제1콘택플러그(8)은 적정두께의 콘택 플러그용 폴리를 증착한 후 적정 타겟을 에치백이나 CMP 하여 콘택홀(6,7)내에 폴리실리콘막으로 제1콘택플러그(8)를 형성시킨 것이다. (도 1b)Then, contact plugs 8 for filling the contact holes 6 and 7 are formed. In this case, the first contact plug 8 deposits poly for a suitable thickness of the contact plug, and then etches back or CMPs the appropriate target to the first contact plug 8 with a polysilicon film in the contact holes 6 and 7. It is formed. (FIG. 1B)

그 다음에, 적정두께의 배리어 메탈(9)을 증착한후 적정 타겟을 에치백이나 CMP 하여 콘택홀(6,7) 내에 배리어 메탈(9)을 형성시킨다. (도 1c)Then, after depositing the barrier metal 9 of the appropriate thickness, the barrier metal 9 is formed in the contact holes 6 and 7 by etching back or CMP the appropriate target. (FIG. 1C)

그리고, 비트라인 콘택홀(6)을 매립하는 제1콘택플러그(8)에 접속되는 비트라인(11)을 형성한다. 이때, 상기 비트라인(11)은 상측에 제2마스크절연막(12)이 구비되고, 측벽에 제3질화막으로 형성된 제2절연막 스페이서(13)가 구비된다. Then, the bit line 11 connected to the first contact plug 8 filling the bit line contact hole 6 is formed. In this case, the bit line 11 is provided with a second mask insulating film 12 on the upper side and a second insulating film spacer 13 formed of a third nitride film on the sidewall.

그 다음, 전체표면상부에 제2층간절연막(10)을 형성하고 상기 제2마스크절연막(12)을 식각장벽으로 하여 평탄화식각하고 상기 제1콘택플러그(8) 상측의 배리어 메탈(9)을 노출시키는 제2스토리지 노드 콘택홀(14)을 형성한다. (도 1d)Next, a second interlayer insulating film 10 is formed on the entire surface, and the second mask insulating film 12 is used as an etch barrier to planarize etching and expose the barrier metal 9 on the upper side of the first contact plug 8. A second storage node contact hole 14 is formed. (FIG. 1D)

그리고, 상기 제2 스토리지 노드 콘택홀(14)을 매립하는 제2콘택플러그(15)를 메탈로 형성한다. 이때, 상기 메탈은 텅스텐, 이리듐, 루테늄, 백금 등의 금속으로 형성한다. The second contact plug 15 filling the second storage node contact hole 14 is formed of metal. At this time, the metal is formed of a metal such as tungsten, iridium, ruthenium, platinum.

이때, 상기 제2콘택플러그(15)는 상기 제2 스토리지 노드 콘택홀(14)을 매립하는 메탈을 전체표면상부에 증착하고 이를 평탄화식각하여 형성한다. (도 1e)At this time, the second contact plug 15 is formed by depositing a metal filling the second storage node contact hole 14 on the entire surface and flattening it. (FIG. 1E)

그 다음, 제2 콘택플러그(15) 상부에 메탈 스토리지 노드 전극(16)을 형성한다. 이때, 상기 메탈 스토리지 노드 전극(16)은 오정렬되어 형성될 수 있다. Next, the metal storage node electrode 16 is formed on the second contact plug 15. In this case, the metal storage node electrodes 16 may be misaligned.

여기서, 상기 메탈 스토리지 노드 전극(16)은 전체표면상부에 메탈을 증착하고 그 상부에 스토리지 노드 전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴을 형성한 다음, 이를 마스크로하여 패터닝하고 상기 감광막패턴을 제거하여 형성한다. (도 1f)Here, the metal storage node electrode 16 forms a photoresist pattern by depositing a metal on the entire surface and an exposure and development process using a storage node electrode mask (not shown) thereon, and then patterning the photoresist layer as a mask. The photosensitive film pattern is removed and formed. (FIG. 1F)

그리고, 상기 메탈 스토리지 노드 전극(16)을 형성하는 메탈은 상기 제2 콘택플러그(15)와 같은 물질인 텅스텐, 이리듐, 루테륨, 백금 등과 같은 금속으로 형성한다. The metal forming the metal storage node electrode 16 is formed of a metal such as tungsten, iridium, ruthelium, platinum, or the like, which is the same material as the second contact plug 15.

그 다음, 전체표면상부에 높은 다이일렉트릭 박막(17)을 증착하고 그 상부에 플레이트전극(18)을 형성하여 캐패시터를 형성한다. Next, a high electric thin film 17 is deposited on the entire surface, and a plate electrode 18 is formed thereon to form a capacitor.

이때, 상기 높은 다이일렉트린 박막(17)은 BST 나 Ta₂O₅ 로 형성하거나 보다 높은 유전율을 갖는 박막으로 형성할 수도 있다.In this case, the high dielectric thin film 17 may be formed of BST or Ta ₂ O ₅ or a thin film having a higher dielectric constant.

그리고, 상기 플레이트전극(18)은 상기 제2콘택플러그(15)와 같은 물질로 형성할 수 있다. (도 1g)The plate electrode 18 may be formed of the same material as the second contact plug 15. (Fig. 1g)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 후속공정을 단순화하고 공정 마진을 증가시키고 재현성을 향상시켜 반도체소자의 수율 및 생산성을 향상시키며, 제2콘택플러그 및 스토리지 노드 전극을 메탈로 형성함으로써, 반도체소자의 고집적화를 가능하게 하는 효과가 있다.As described above, the method of forming a capacitor of a semiconductor device according to the present invention simplifies the subsequent process, increases the process margin, and improves the reproducibility, thereby improving the yield and productivity of the semiconductor device, and improving the second contact plug and the storage node electrode. By forming the metal, there is an effect of enabling high integration of the semiconductor device.

도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도. 1A to 1G are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

〈도면의 주요주분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1 : 소자분리막 2 : 게이트전극1: device isolation layer 2: gate electrode

3 : 제1마스크절연막 4 : 제1절연막 스페이서3: first mask insulating film 4: first insulating film spacer

5 : 제1층간절연막 6 : 비트라인 콘택홀5: first interlayer insulating film 6: bit line contact hole

7 : 제1스토리지 노드 콘택홀 8 : 제1콘택플러그7: first storage node contact hole 8: 1st contact plug

9 : 배리어 메탈 10 : 제2층간절연막9: barrier metal 10: second interlayer insulating film

11 : 비트라인 12 : 제2마스크절연막11 bit line 12 second mask insulating film

13 : 제2절연막 스페이서 14 : 제2스토리지 노드 콘택홀13 second insulating layer spacer 14 second storage node contact hole

15 : 제2콘택플러그 16 : 스토리지 노드 전극15: second contact plug 16: storage node electrode

17 : 다이일렉트릭 박막 18 : 플레이트전극17: electric thin film 18: plate electrode

21 : 제2질화막 30 : 반도체기판21: second nitride film 30: semiconductor substrate

Claims

Forming a first interlayer insulating film having bit line contact holes and first storage node contact holes;

Forming a first contact plug to fill the contact holes, wherein a barrier metal is provided on an upper side thereof;

Forming a bit line connected to the first contact plug of the bit line contact region;

Forming a second interlayer insulating film over the entire surface and flattening etching the bit line to expose the bit line;

Forming a second storage node contact hole exposing a first contact plug of the storage node contact region;

Forming a second contact plug made of a metal to fill the second storage node contact hole;

Forming a storage node electrode connected to the second contact plug with a metal;

And forming a direct thin film and a plate electrode on the storage node electrode.

The method of claim 1,

And the first contact plug is formed of polycrystalline silicon.

The method of claim 1,

And the second contact plug is formed of a conductor used as a storage node electrode such as tungsten, iridium, ruthelium, platinum, or the like.

The method of claim 1,

And the storage node electrode and the plate electrode are formed of a metal such as tungsten, iridium, ruthelium, platinum, or the like.