KR100693056B1 - Semiconductor Device - Google Patents

Semiconductor Device Download PDF

Info

Publication number
KR100693056B1
KR100693056B1 KR1020000020599A KR20000020599A KR100693056B1 KR 100693056 B1 KR100693056 B1 KR 100693056B1 KR 1020000020599 A KR1020000020599 A KR 1020000020599A KR 20000020599 A KR20000020599 A KR 20000020599A KR 100693056 B1 KR100693056 B1 KR 100693056B1
Authority
KR
South Korea
Prior art keywords
buried
electrode
insulating film
gate electrode
semiconductor device
Prior art date
Application number
KR1020000020599A
Other languages
Korean (ko)
Other versions
KR20010014771A (en
Inventor
하세가와히사시
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20010014771A publication Critical patent/KR20010014771A/en
Application granted granted Critical
Publication of KR100693056B1 publication Critical patent/KR100693056B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

발명의 목적은 전류 구동 능력을 증가시키고 단 채널 효과를 억제할 수 있는 SOI 형 반도체 장치를 제공하는 것이다. 따라서, SOI 형 반도체 장치는 매립 절연층 아래 형성된 전극과 MOS 트랜지스터 아래 형성된 전극의 이중 게이트 구조를 갖는다.
An object of the present invention is to provide an SOI type semiconductor device capable of increasing the current driving capability and suppressing the short channel effect. Thus, an SOI type semiconductor device has a double gate structure of an electrode formed under a buried insulating layer and an electrode formed under a MOS transistor.

Description

반도체 장치{Semiconductor Device}Semiconductor Device

도 1은 본 발명의 한 실시 형태로 반도체 장치의 주요 부분을 나타내는 단면도이다.1 is a cross-sectional view showing a main part of a semiconductor device in one embodiment of the present invention.

도 2는 본 발명의 한 실시 형태로 반도체 장치의 주요 부분을 나타내는 평면도이다. 2 is a plan view showing a main part of a semiconductor device in one embodiment of the present invention.

도 3a-3d는 본 발명의 한 실시 형태로 반도체 장치의 주요 부분의 과정에서 도 2의 선 A-A'를 따라 취한 단면도이다.3A-3D are cross-sectional views taken along the line A-A 'of FIG. 2 in the course of a major portion of a semiconductor device in one embodiment of the invention.

도 4a-4d는 본 발명의 한 실시 형태로 반도체 장치의 주요 부분의 과정에서 도 2의 선 B-B'를 따라 취한 단면도이다.4A-4D are cross-sectional views taken along the line BB ′ of FIG. 2 in the course of a major portion of a semiconductor device in one embodiment of the invention.

도 5는 본 발명의 또 다른 실시 형태로 반도체 장치의 주요 부분을 나타내는 단면도이다.5 is a cross-sectional view showing a main part of a semiconductor device according to still another embodiment of the present invention.

도 6a-6b는 본 발명의 또 다른 실시 형태로 반도체 장치의 주요 부분의 과정을 나타내는 단면도이다.6A-6B are cross-sectional views showing the process of the main part of the semiconductor device in another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 … 반도체 기판 102 … 매립 절연층101. Semiconductor substrate 102. Buried insulation layer

103 … 필드 절연막 104 … 매립 전극103. Field insulating film 104. Buried electrodes

105 … 게이트 전극 106 … 게이트 절연막 105. Gate electrode 106. Gate insulating film                 

107 … 소스 영역 108 … 드레인 영역107. Source region 108. Drain area

109 … 다결정 실리콘 109. Polycrystalline silicon

본 발명은 SOI(Silicon On Insulator) 구조를 갖는 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device having a silicon on insulator (SOI) structure.

SOI 기판에는 SIMOX(Separation by IMplanted Oxygen) 기판, 그 표면 위에 산화막을 형성하는 실리콘 기판, 스티킹(sticking) 기판 등이 있다. SIMOX 기판에서, 산소는 단일결정의 실리콘 기판에 이온 주입되고, 열처리에 의해 매립되어 절연층을 형성한다. 스티킹 기판에서, 개별 실리콘 기판들은 서로 부착한다. 예를 들어, 이 SOI 구조를 갖는 반도체 장치의 MOS 형 트랜지스터에서, 기생 용량은 종래의 실리콘 기판을 사용하는 MOS 트랜지스터에 비해 감소될 수 있다. 그러므로, SOI 기판을 사용하는 MOS 트랜지스터는 고속으로 작동될 수 있고 전력소비를 줄일 수 있다.SOI substrates include a Separation by IMplanted Oxygen (SIMOX) substrate, a silicon substrate that forms an oxide film on its surface, a sticking substrate, and the like. In a SIMOX substrate, oxygen is ion implanted into a single crystal silicon substrate and buried by heat treatment to form an insulating layer. In the sticking substrate, the individual silicon substrates adhere to each other. For example, in a MOS transistor of a semiconductor device having this SOI structure, the parasitic capacitance can be reduced in comparison with a MOS transistor using a conventional silicon substrate. Therefore, MOS transistors using SOI substrates can be operated at high speed and power consumption can be reduced.

MOS 트랜지스터에 관하여 한 게이트 전극을 갖는 단일 게이트 SOI 형 MOS 트랜지스터에서, 소자 크기가 미세 구조를 얻기 위해 축소될 때, 종래의 실리콘 기판을 사용한 MOS 트랜지스터와 비교하여 전류 구동 능력은 포화 상태에서 거의 차이가 없다. 게다가, SOI에서 소자들이 절연층에 의해 서로 완전히 분리되기 때문에 기판의 전위가 고정되지 않는다. 그러므로, 기판의 전위는 드레인 전위의 변화에 따라 변한다. 따라서, 게이트 길이가 약 0.05 ㎛까지 증가할 때, 실리콘 기판과 비교하여 단 채널 효과(short channel effect)에 있어서 역으로 불이익이 있었다. In a single gate SOI type MOS transistor with one gate electrode with respect to the MOS transistor, when the device size is reduced to obtain a microstructure, the current driving capability is almost different in saturation compared with a MOS transistor using a conventional silicon substrate. none. In addition, the potential of the substrate is not fixed because the elements in the SOI are completely separated from each other by the insulating layer. Therefore, the potential of the substrate changes with the change of the drain potential. Thus, when the gate length is increased to about 0.05 [mu] m, there is a reverse disadvantage in the short channel effect compared to the silicon substrate.

상기 문제를 해결하기 위해, 본 발명의 목적은 전류 구동 능력은 증가하고 단 채널 효과는 억제될 수 있는 구조의 MOS 트랜지스터를 제공하는 것이다.In order to solve the above problem, it is an object of the present invention to provide a MOS transistor having a structure in which the current driving capability can be increased and the short channel effect can be suppressed.

본 발명은 상기의 문제를 해결하기 위해 다음과 같은 수단을 사용한다.The present invention uses the following means to solve the above problem.

(1) 소자 형성을 위한 주 면이 반도체 기판 내에 형성된 매립 절연층에 의해 절연되고 분리된 SOI 형 반도체 장치에서, MOS 트랜지스터가 매립 절연층 위에 형성되고, 깊이 방향으로 상기 매립 절연층과 접속하기 위한 두께를 갖는 소자 분리 절연막이 상기 MOS 트랜지스터 주위에 형성되어 있고, 매립 전극이 상기 매립 절연층 아래에 형성되어 있으며, 상기 MOS 트랜지스터의 다결정 실리콘 게이트 전극과 상기 매립 전극이 평면에서 서로 중첩되어 있는 반도체 장치.(1) In an SOI type semiconductor device in which a main surface for element formation is insulated and separated by a buried insulating layer formed in a semiconductor substrate, a MOS transistor is formed on the buried insulating layer, and connected to the buried insulating layer in a depth direction. A semiconductor device in which a device isolation insulating film having a thickness is formed around the MOS transistor, a buried electrode is formed below the buried insulating layer, and the polycrystalline silicon gate electrode and the buried electrode of the MOS transistor overlap each other in a plane. .

(2) 상기 게이트 전극과 상기 매립 전극이 서로 전기적으로 접속되어 있는 반도체 장치.(2) A semiconductor device in which the gate electrode and the buried electrode are electrically connected to each other.

(3) 층간 절연막이 상기 MOS 트랜지스터 위에 형성되고, 금속 배선이 상기 층간 절연막 위에 형성되고, 접속 구멍은 상기 게이트 전극 위의 층간 절연막 내에 형성되고, 상기 매립 전극에 도달하는 깊이를 갖는 접속 구멍이 소자 분리 영역 내에 또는 상기 매립 전극 위의 상기 층간 절연막을 갖는 영역 내에 형성되고, 상기 게이트 전극과 상기 매립 전극은 상기 접속 구멍을 통해 상기 금속 배선에 의해 서로 접속되어 있는 반도체 장치.(3) An interlayer insulating film is formed over the MOS transistor, a metal wiring is formed over the interlayer insulating film, a connecting hole is formed in the interlayer insulating film over the gate electrode, and a connecting hole having a depth reaching the buried electrode is formed. A semiconductor device formed in an isolation region or in an area having the interlayer insulating film on the buried electrode, wherein the gate electrode and the buried electrode are connected to each other by the metal wiring through the connection hole.

(4) 상기 매립 전극에 도달하는 깊이를 가진 접속 구멍이 상기 소자 분리 영역 내에 또는 상기 매립 전극 상기 층간 절연막을 갖는 영역 내에 형성되고, 상기 게이트 전극과 상기 매립 전극은 상기 접속 구멍들을 통해 상기 게이트 전극을 구성하는 다결정 실리콘에 의해 서로 접속되어 있는 반도체 장치.(4) a connection hole having a depth reaching the buried electrode is formed in the element isolation region or in the region having the buried electrode and the interlayer insulating film, wherein the gate electrode and the buried electrode are connected to the gate electrode through the connection holes. A semiconductor device connected to each other by polycrystalline silicon constituting the same.

(5) 상기 매립 전극이 상기 반도체 기판과는 반대되는 도전성의 불순물 확산층인 반도체 장치.(5) The semiconductor device wherein the buried electrode is a conductive impurity diffusion layer opposite to the semiconductor substrate.

(6) 상기 매립 전극이 상기 게이트 전극과는 다른 다결정 실리콘에 의해 구성되며 상기 매립 전극과 상기 반도체 기판 사이에 절연막이 형성된 반도체 장치.(6) A semiconductor device in which the buried electrode is made of polycrystalline silicon different from the gate electrode, and an insulating film is formed between the buried electrode and the semiconductor substrate.

(7) 상기 매립 절연층과 상기 MOS 트랜지스터의 게이트 절연막의 두께가 서로 같은 반도체 장치. (7) A semiconductor device in which the thickness of the buried insulating layer and the gate insulating film of the MOS transistor are the same.

본 발명의 한 실시 형태로서의 N-형 MOS 트랜지스터를 도면을 통해 상세히 설명한다.An N-type MOS transistor as one embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시예 1의 한 실시 형태로 반도체 장치의 주요 부분을 나타내는 단면도이고 도 2는 도 1의 반도체 기판의 주요 부분의 평면도이다. 도 1의 반도체 기판(101)은 P-형 스티킹 SOI기판이고 반도체 기판(101)의 정면은 뒷면으로부터 절연되어있다. 소자는 매립된 절연층(102)에 의한 반도체 기판(101)의 정면에 형성된다. 매립 전극(104)으로서의 N-형 확산층은 반도체 기판(101)의 뒷면에 매립 절연층(102) 아래에 형성되어 있다. 이때, 그 매립 절연층(102)은 매립 전극(104)에 관하여 게이트 절연막으로 작용한다.1 is a cross-sectional view showing a main part of a semiconductor device in one embodiment of Example 1 of the present invention, and FIG. 2 is a plan view of a main part of the semiconductor substrate of FIG. The semiconductor substrate 101 of FIG. 1 is a P-type sticking SOI substrate and the front side of the semiconductor substrate 101 is insulated from the back side. The element is formed in front of the semiconductor substrate 101 by the buried insulating layer 102. An N-type diffusion layer as the buried electrode 104 is formed under the buried insulating layer 102 on the back side of the semiconductor substrate 101. At this time, the buried insulating layer 102 functions as a gate insulating film with respect to the buried electrode 104.

N-형 MOS 트랜지스터는 매립 절연층(102) 위에 형성된다. 이 MOS 트랜지스터는 N-형 소스 영역(107), 드레인 영역(108), 그리고 게이트 절연막(106)을 통해 게이트 전극(105)에 의해 구성된다. 이 N-형 MOS 트랜지스터는 필드 절연막(103)에 의해 평면 위에 규정된다. 예를 들어, 매립 전극(104)은 도전 작용을 위한 배선으로 매립 다결정 실리콘(109)에 의해서 필드 절연막의 게이트 전극(105)과 전기적으로 연결되어 있다. 그 도전 작용은 또한 금속막에 의해 실행될 수 있다.An N-type MOS transistor is formed over the buried insulating layer 102. This MOS transistor is constituted by the gate electrode 105 through the N-type source region 107, the drain region 108, and the gate insulating film 106. This N-type MOS transistor is defined on the plane by the field insulating film 103. For example, the buried electrode 104 is electrically connected to the gate electrode 105 of the field insulating film by the buried polycrystalline silicon 109 as a wiring for conducting action. The conductive action can also be performed by the metal film.

게이트 전압이 이 MOS 트랜지스터에 가해질 때, 매립 전극(104)과 게이트 전극(105)은 동시에 작동될 수 있다. 그러므로, 채널은 소자 내에 수직으로 형성되고, 전류 구동 능력이 증가된다. 소자 내의 기판 전위는 매립 전극(104)과 게이트 전극(105)에 의해 고정될 수 있어 단 채널 효과가 억제될 수 있다. When a gate voltage is applied to this MOS transistor, the buried electrode 104 and the gate electrode 105 can be operated simultaneously. Therefore, the channel is formed vertically in the device, and the current driving capability is increased. The substrate potential in the element can be fixed by the buried electrode 104 and the gate electrode 105 so that the short channel effect can be suppressed.

도 2에서, 소자 내부 영역(201)은 소스 채널 및 드레인을 포함하고, 게이트 전극(105)은 소자 내부 영역(201)에 형성된다. 게다가, 매립 전극과 게이트 전극을 연결하는 한 쌍의 다결정 실리콘(109)은 게이트 전극(105)과 소자 내부 영역(201) 외부의 밑에 형성된다.In FIG. 2, the device internal region 201 includes a source channel and a drain, and the gate electrode 105 is formed in the device internal region 201. In addition, a pair of polycrystalline silicon 109 connecting the buried electrode and the gate electrode is formed below the gate electrode 105 and outside the device internal region 201.

도 1의 반도체 장치의 제작 방법의 한 실시 형태를 다음의 도 3과 4를 통해 설명한다. 도 3a-3b는 도 2의 선 A-A'를, 도 4a-4d는 도 2의 선 B-B'를 따라 취한 단면도이다. An embodiment of the manufacturing method of the semiconductor device of FIG. 1 will be described with reference to FIGS. 3 and 4 below. 3A-3B are cross-sectional views taken along the line A-A 'of FIG. 2 and FIGS. 4A-4D are taken along the line B-B' of FIG.

도 3(a)에서처럼, 패터닝은 단결정 실리콘에 의해 구성된 P-형 반도체 기판(301)의 표면에 포토 레지스트(302)에 의해 수행되고, N-형 불순물, 예를 들어, 비소가 부분적으로 P-형 반도체 기판(301)에 이온 주입되어 매립 전극(104)으로서의 N-형 확산층이 형성된다. 이런 경우에, 비소의 농도는 약 1×1020㎤로 설정된다. 그 후에, 이 반도체 기판(301)은 열산화되고 매립 절연층(102)으로서의 산화막은 도 3b에서처럼 반도체 기판(301)의 표면 위에 형성된다. 별도의 P-형 반도체 기판(303)은 절연층(102)이 형성된 반도체 기판(301)에 부착하고, 연마하여 SOI 형 반도체 기판(101)으로 되게 한다. 이는 도 3b, 4a에 도시하였다. 이때, 매립 절연층(102)은 대략 10-100 nm의 두께를 갖는다. 여기서, 매립 절연층(102)은 반도체 기판(301)에 형성된다. 그러나, 산화막은 별도의 스티킹 반도체 기판(303)에 형성, 또한, 매립 절연층(102)으로 될 수 있다.As shown in Fig. 3 (a), patterning is performed by the photoresist 302 on the surface of the P-type semiconductor substrate 301 made of single crystal silicon, and N-type impurities, for example, arsenic are partially P- Ion implantation is performed in the type semiconductor substrate 301 to form an N-type diffusion layer as the buried electrode 104. In this case, the concentration of arsenic is set to about 1 × 10 20 cm 3. Thereafter, the semiconductor substrate 301 is thermally oxidized and an oxide film as the buried insulating layer 102 is formed on the surface of the semiconductor substrate 301 as shown in FIG. 3B. A separate P-type semiconductor substrate 303 is attached to the semiconductor substrate 301 on which the insulating layer 102 is formed and polished to become the SOI type semiconductor substrate 101. This is illustrated in Figures 3b and 4a. In this case, the buried insulating layer 102 has a thickness of approximately 10-100 nm. Here, the buried insulating layer 102 is formed on the semiconductor substrate 301. However, the oxide film may be formed on a separate sticking semiconductor substrate 303 and may also be a buried insulating layer 102.

필드 절연막(103)이 LOCOS 방법을 사용하여 이 SOI 기판에 형성된 후에, 그 필드 절연막(103)은 열산화되어 실리콘 산화막이 반도체 기판(101)의 표면에 게이트 절연막(106)으로서 형성된다. 여기서, 게이트 절연막(106)은 매립 절연층(102)의 두께와 같은 대략 10-100 nm의 두께로 한다. 이 상태를 도 3c, 4b에 도시하였다. 그 후에, 도 4c에서 도시한 바와 같이, 패터닝은 매립 절연층(102) 아래의 N-형 확산층으로서 매립 전극(104)에 도전 작용을 위해 포토 레지스트(401)에 의해 수행된다. 이런 후에, 에칭하여 홈(402)이 임의의 모양으로 형성된다. 이런 경우에, 에칭은 매립 절연층(102)까지 수행되고 N-형 확산층에 이르러서야 멈춘다. After the field insulating film 103 is formed on this SOI substrate using the LOCOS method, the field insulating film 103 is thermally oxidized to form a silicon oxide film as the gate insulating film 106 on the surface of the semiconductor substrate 101. Here, the gate insulating film 106 has a thickness of approximately 10-100 nm equal to the thickness of the buried insulating layer 102. This state is shown in FIGS. 3C and 4B. Thereafter, as shown in FIG. 4C, patterning is performed by the photoresist 401 for conducting action to the buried electrode 104 as an N-type diffusion layer under the buried insulating layer 102. After this, the grooves 402 are formed in any shape by etching. In this case, etching is performed up to the buried insulating layer 102 and stopped until the N-type diffusion layer is reached.

배선으로서 다결정 실리콘(109)은 매립 전극(104)이 도전 작용을 하게 에칭에 의해 형성된 홈(402)에 매립된다. 게다가, 소자 위에 게이트 전극(105)을 형성 하기 위해서 다결정 실리콘층을 피착한다. 이는 도 4d에 도시하였다. 이 다결정 실리콘 내의 인은 도전 특성을 제공한다. 도 3d에서처럼, 패터닝은 포토 레지스트에 의해 수행되고, 게이트 전극(105)이 에칭에 의해 형성된다.As the wiring, the polycrystalline silicon 109 is embedded in the groove 402 formed by etching so that the buried electrode 104 conducts. In addition, a polycrystalline silicon layer is deposited to form the gate electrode 105 on the device. This is shown in Figure 4d. Phosphorus in this polycrystalline silicon provides conductive properties. As in FIG. 3D, patterning is performed by photoresist, and the gate electrode 105 is formed by etching.

N-형 불순물, 예를 들어, 비소는 형성된 게이트 전극(105)과 마스크로의 필드 절연막(103)에 이온 주입되어 소스 영역(107)과 드레인 영역(108)이 형성된다. 그 후에, 층간 절연막(도시되지 않은)이 피착되고 포토 레지스트에 의해 패터닝이 수행되고 에칭을 수행하여 형성된 홈에 금속막을 피착한다. 이렇게 해서, 소스 영역(107), 드레인 영역(108) 및 게이트 전극(105)이 전기적으로 서로 연결된다.N-type impurities, for example, arsenic, are ion implanted into the formed gate electrode 105 and the field insulating film 103 into the mask to form the source region 107 and the drain region 108. Thereafter, an interlayer insulating film (not shown) is deposited, patterning is performed by a photoresist, and a metal film is deposited in the grooves formed by performing etching. In this way, the source region 107, the drain region 108 and the gate electrode 105 are electrically connected to each other.

도 5는 본 발명의 제 2 실시예의 반도체 장치의 주요 부분의 단면도이다. 도 5에서, 절연막(510)이 피복된 다결정 실리콘은 스티킹 SOI 기판으로서의 반도체 기판(501) 뒷면의 매립 절연층(502) 아래에 매립되어 있다. 이 다결정 실리콘은 매립 전극(504)이 된다. Fig. 5 is a sectional view of the main part of the semiconductor device of the second embodiment of the present invention. In Fig. 5, polycrystalline silicon coated with the insulating film 510 is buried under the buried insulating layer 502 on the back side of the semiconductor substrate 501 as a sticking SOI substrate. This polycrystalline silicon becomes buried electrode 504.

N-형 MOS 트랜지스터는 매립 절연층(502)에 형성된다. 실시예 1과 유사하게, 소자 상층 및 하층에 게이트 전극을 갖는 구조가 형성됨으로써 전류 구동 능력이 증가하고 단 채널 효과가 억제될 수 있다.An N-type MOS transistor is formed in the buried insulating layer 502. Similarly to the first embodiment, the structure having the gate electrodes in the upper and lower elements is formed so that the current driving capability can be increased and the short channel effect can be suppressed.

도 5에서 도시한 본 발명의 또 다른 실시 형태의 반도체 장치의 제조 방법을 도 6a-6b를 사용하여 설명한다.The manufacturing method of the semiconductor device of still another embodiment of the present invention shown in FIG. 5 will be described with reference to FIGS. 6A-6B.

단결정 실리콘에 의해 만들어진 P-형 반도체 기판(601)의 표면에 포토 레지스트에 의해 패터닝이 수행되고, 에칭하여 매립 전극을 형성하기 위한 위치에서 대략 0.1- 0.5 ㎛의 깊이를 갖는 홈을 형성한다. 이 반도체 기판(601)은 부분적으로 열산화되고, 약 30 nm의 두께를 갖는 산화막은 홈 내에 절연막(510)으로서 형성된다. 그런 후에, 도 6a에 도시한 바와 같이, 홈 내에 다결정 실리콘을 매립하여 매립 전극(504)을 형성한다. 이 경우, 다결정 실리콘에 도전성을 제공하기 위해서, 인이 전 부착된다. 실시예 2에서, 소자 형성 측에 별도의 P-형 반도체 기판(602)을 열산화하고, 도 6b에 도시한 바와 같이, 매립 절연층(502)으로서의 산화막을 기판 표면 위에 형성한다. 그런 후에, P-형 반도체 기판(602)을 매립 전극(504)이 매립된 반도체 기판(601)에 부착한다. 이 기판들은 연마하여 SOI 형 반도체 기판(501)이 되게 한다.Patterning is performed by photoresist on the surface of the P-type semiconductor substrate 601 made of single crystal silicon, and is etched to form grooves having a depth of approximately 0.1-0.5 탆 at positions for forming the buried electrodes. This semiconductor substrate 601 is partially thermally oxidized, and an oxide film having a thickness of about 30 nm is formed as an insulating film 510 in the groove. Thereafter, as shown in FIG. 6A, the buried electrode 504 is formed by embedding polycrystalline silicon in the groove. In this case, phosphorus is pre-attached in order to provide conductivity to the polycrystalline silicon. In Embodiment 2, a separate P-type semiconductor substrate 602 is thermally oxidized on the element formation side, and as shown in Fig. 6B, an oxide film as the buried insulating layer 502 is formed on the substrate surface. Thereafter, the P-type semiconductor substrate 602 is attached to the semiconductor substrate 601 in which the buried electrode 504 is embedded. These substrates are polished to become an SOI type semiconductor substrate 501.

그 후에, 상기 언급된 실시예 1과 유사하게 N-형 MOS 트랜지스터가 형성된다. 이 실시 형태에서, N-형 MOS트랜지스터에 관해 설명했으나, P-형 MOS 트랜지스터에 대해 유사한 구조가 형성될 수도 있다. Thereafter, an N-type MOS transistor is formed similarly to Embodiment 1 mentioned above. In this embodiment, an N-type MOS transistor has been described, but a similar structure may be formed for the P-type MOS transistor.

상기 언급된 것처럼, 본 발명에 의해 다음의 효과들이 얻어진다. 즉, SOI 형 반도체 장치에서, MOS 트랜지스터 아래에 게이트가 형성된 이중 게이트 구조를 형성함으로써 전류 구동 능력이 더 증가될 수 있는 효과가 있다. 게다가, 단 채널 효과는 본 발명에 의해 더욱 효과적으로 억제된다. As mentioned above, the following effects are obtained by the present invention. That is, in the SOI type semiconductor device, the current driving capability can be further increased by forming the double gate structure in which the gate is formed under the MOS transistor. In addition, the short channel effect is more effectively suppressed by the present invention.

Claims (9)

삭제delete 소자 형성을 위한 주 면이 반도체 기판 내에 형성된 매립 절연층에 의해 절연되고 분리된 SOI 형 반도체 장치에서, MOS 트랜지스터가 상기 매립 절연층 위에 형성되고, 깊이 방향으로 상기 매립 절연층과 접속하기 위한 두께를 갖는 소자 분리 절연막이 상기 MOS 트랜지스터 주위에 형성되어 있고, 매립 전극이 상기 매립 절연층 아래에 형성되어 있으며, 상기 MOS 트랜지스터의 게이트 전극과 상기 매립 전극은 동일한 크기를 갖고, 상기 게이트 전극과 상기 매립 전극이 전기적으로 접속되어 동전위인 것을 특징으로 하는 반도체 장치.In an SOI type semiconductor device in which a main surface for forming an element is insulated and separated by a buried insulating layer formed in a semiconductor substrate, a MOS transistor is formed on the buried insulating layer and has a thickness for connecting with the buried insulating layer in a depth direction. A device isolation insulating film is formed around the MOS transistor, a buried electrode is formed below the buried insulating layer, the gate electrode and the buried electrode of the MOS transistor have the same size, and the gate electrode and the buried electrode The electrically-connected semiconductor device is characterized by the above-mentioned. 제 2 항에 있어서, 층간 절연막이 상기 MOS 트랜지스터 위에 형성되고, 금속 배선이 상기 층간 절연막 위에 형성되고, 접속 구멍은 상기 게이트 전극 위의 층간 절연막 내에 형성되고, 상기 매립 전극에 도달하는 깊이를 갖는 접속 구멍이 상기 소자 분리 영역 내에 또는 상기 매립 전극 위의 상기 층간 절연막을 갖는 영역 내에 형성되고, 상기 게이트 전극과 상기 매립 전극은 상기 접속 구멍들을 통해 상기 금속 배선에 의해 서로 접속되어 있는 것을 특징으로 하는 반도체 장치.3. A connection according to claim 2, wherein an interlayer insulating film is formed over the MOS transistor, a metal wiring is formed over the interlayer insulating film, and a connection hole is formed in the interlayer insulating film over the gate electrode, and has a depth reaching the buried electrode. A hole is formed in the element isolation region or in the region having the interlayer insulating film on the buried electrode, wherein the gate electrode and the buried electrode are connected to each other by the metal wiring through the connection holes. Device. 제 2 항에 있어서, 상기 매립 전극에 도달하는 깊이를 갖는 접속 구멍은 상 기 소자 분리 영역 내에 또는 상기 매립 전극 위의 상기 층간 절연막을 갖는 영역 내에 형성되고, 상기 게이트 전극과 상기 매립 전극은 상기 접속 구멍들을 통해 상기 게이트 전극을 구성하는 다결정 실리콘에 의해 서로 접속되어 있는 것을 특징으로 하는 반도체 장치. 3. The connection hole according to claim 2, wherein a connection hole having a depth reaching the buried electrode is formed in the element isolation region or in the region having the interlayer insulating film over the buried electrode, and the gate electrode and the buried electrode are connected to the buried electrode. A semiconductor device characterized by being connected to each other by polycrystalline silicon constituting the gate electrode through holes. 제 3 항에 있어서, 상기 매립 전극은 상기 반도체 기판과는 반대되는 도전성의 불순물 확산층인 것을 특징으로 하는 반도체 장치.4. The semiconductor device according to claim 3, wherein the buried electrode is a conductive impurity diffusion layer opposite to the semiconductor substrate. 제 4 항에 있어서, 상기 매립 전극은 상기 반도체 기판과는 반대되는 도전성의 불순물 확산층인 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 4, wherein said buried electrode is a conductive impurity diffusion layer opposite to said semiconductor substrate. 제 3 항에 있어서, 상기 게이트 전극은 다결정 실리콘에 의해 구성되고, 상기 매립 전극은 게이트 전극과는 다른 다결정 실리콘에 의해 구성되며, 상기 매립 전극과 상기 반도체 기판 사이에 절연막이 형성된 것을 특징으로 하는 반도체 장치.4. The semiconductor according to claim 3, wherein the gate electrode is made of polycrystalline silicon, the buried electrode is made of polycrystalline silicon different from the gate electrode, and an insulating film is formed between the buried electrode and the semiconductor substrate. Device. 제 4 항에 있어서, 상기 게이트 전극은 다결정 실리콘에 의해 구성되고, 상기 매립 전극은 게이트 전극과는 다른 다결정 실리콘에 의해 구성되며, 상기 매립 전극과 상기 반도체 기판 사이에 절연막이 형성된 것을 특징으로 하는 반도체 장치.      The semiconductor according to claim 4, wherein the gate electrode is made of polycrystalline silicon, the buried electrode is made of polycrystalline silicon different from the gate electrode, and an insulating film is formed between the buried electrode and the semiconductor substrate. Device. 제 3 항 또는 제 4 항에 있어서, 상기 매립 절연층과 상기 MOS 트랜지스터의      The method of claim 3 or 4, wherein the buried insulating layer and the MOS transistor 게이트 절연막의 두께는 서로 같은 것을 특징으로 하는 반도체 장치.A semiconductor device, wherein the gate insulating films have the same thickness.
KR1020000020599A 1999-04-19 2000-04-19 Semiconductor Device KR100693056B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-111369 1999-04-19
JP11136999A JP3312691B2 (en) 1999-04-19 1999-04-19 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20010014771A KR20010014771A (en) 2001-02-26
KR100693056B1 true KR100693056B1 (en) 2007-03-12

Family

ID=14559458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000020599A KR100693056B1 (en) 1999-04-19 2000-04-19 Semiconductor Device

Country Status (3)

Country Link
JP (1) JP3312691B2 (en)
KR (1) KR100693056B1 (en)
TW (1) TW466759B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
JP4789369B2 (en) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 Display device and electronic device
JP3764401B2 (en) 2002-04-18 2006-04-05 株式会社東芝 Manufacturing method of semiconductor device
JP2004103612A (en) 2002-09-04 2004-04-02 Toshiba Corp Semiconductor device and its manufacturing method
KR100848242B1 (en) * 2007-07-11 2008-07-24 주식회사 동부하이텍 Semiconductor device and manufacturing method of semiconductor device
JP5296015B2 (en) 2010-06-22 2013-09-25 株式会社日立ハイテクノロジーズ Automatic analyzer
JP5847550B2 (en) * 2011-11-16 2016-01-27 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176165A (en) * 1990-11-08 1992-06-23 Fujitsu Ltd Semiconductor device and manufacture thereof
KR960019497A (en) * 1994-11-28 1996-06-17 기다오까 다까시 Semiconductor device having SOI structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176165A (en) * 1990-11-08 1992-06-23 Fujitsu Ltd Semiconductor device and manufacture thereof
KR960019497A (en) * 1994-11-28 1996-06-17 기다오까 다까시 Semiconductor device having SOI structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR20010014771A (en) 2001-02-26
JP3312691B2 (en) 2002-08-12
TW466759B (en) 2001-12-01
JP2000307117A (en) 2000-11-02

Similar Documents

Publication Publication Date Title
KR101355282B1 (en) Semiconductor device and method of manufacturing the same
KR100656973B1 (en) Semiconductor device and method for producing same
US4649627A (en) Method of fabricating silicon-on-insulator transistors with a shared element
KR100543564B1 (en) Semiconductor device and its production method
JPH11103056A (en) Semiconductor device including lateral mos element
JPH1197693A (en) Semiconductor device and manufacture thereof
JPH1074921A (en) Semiconductor device and manufacturing method thereof
TW201349509A (en) Semiconductor device
US20030155613A1 (en) Semiconductor device and method of manufacturing the same
KR100693056B1 (en) Semiconductor Device
JPH04268767A (en) Semiconductor device
JP2007043069A (en) Semiconductor device and its fabrication process
CN1307727C (en) Semiconductor device having silicon-on-insulator region and body region and method of fabricating the same
KR100319615B1 (en) Isolation method in seconductor device
JPH05343686A (en) Semiconductor device and manufacture thereof
JP3932443B2 (en) Semiconductor element
JPH0778977A (en) Semiconductor device
JPS6050063B2 (en) Complementary MOS semiconductor device and manufacturing method thereof
JP2004063918A (en) Lateral mos transistor
JP2004165648A (en) Semiconductor device and method of manufacturing the same
JP4265890B2 (en) Method for manufacturing insulated gate field effect transistor
JP2001298195A (en) Mos transistor
KR100303356B1 (en) SOI device having double gate structure and method of manufacturing the same
KR960009991B1 (en) Field effect transistor manufacturing process
JPH07273340A (en) Soi type transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee