KR100691927B1

KR100691927B1 - Capacitor Manufacturing Method of Semiconductor Device

Info

Publication number: KR100691927B1
Application number: KR1019980061359A
Authority: KR
Inventors: 손현철; 홍택기
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2007-12-07
Also published as: KR20000044856A

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 고유전율 산화막이 적용된 캐패시터에서 노블 메탈(noble metal)을 전극으로 사용할 때, 노블 메탈의 비활성 때문에 식각 공정시 패턴 프로파일(pattern profile)이 경사지게 형성되고 잔류물이 많이 남는 단점을 해결하기 위하여, 전극으로 사용될 노블 메탈의 제거될 부분을 실리사이드화 시킨 후에 노블 메탈 부분과 실리사이드화된 부분의 화학적 특성 차를 이용하여 선택적으로 실리사이드화된 부분을 용이하게 식각하므로써, 양호한 패턴 프로파일 갖는 캐패시터의 전극을 형성할 수 있어, FRAM 형태의 소자의 집적도를 향상시킬 수 있고, 노블 메탈의 식각 공정 안정화로 인해 제품의 생산성 및 수율을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관하여 기술된다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. When a noble metal is used as an electrode in a capacitor to which a high dielectric constant oxide film is applied, a pattern profile is inclined during an etching process due to inactivation of the noble metal. In order to solve the disadvantage that a large amount of residue remains, after the silicided portion of the noble metal to be used as an electrode is silicided, the selective silicided portion is easily etched using the difference in chemical properties between the noble metal portion and the silicided portion. Therefore, it is possible to form an electrode of a capacitor having a good pattern profile, to improve the integration of the FRAM-type device, and to improve the productivity and yield of the product due to the stabilization of the etch process of the noble metal, the manufacturing of the capacitor of the semiconductor device A method is described.

Description

Capacitor Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 고유전율 산화막(high dielectrics constant capacitor oxide film)이 적용된 캐패시터에서 노블 메탈(noble metal)을 전극으로 사용할 때, 전극으로 사용될 노블 메탈의 제거될 부분을 실리사이드(silicide)화 시킨 후에 노블 메탈 부분과 실리사이드화된 부분의 화학적 특성 차를 이용하여 선택적으로 실리사이드화된 부분을 용이하게 식각하므로써, 양호한 패턴 프로파일(pattern profile) 갖는 캐패시터의 전극을 형성할 수 있어, FRAM 형태의 소자의 집적도를 향상시킬 수 있고, 노블 메탈의 식각 공정 안정화로 인해 제품의 생산성 및 수율을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. Particularly, when using a noble metal as an electrode in a capacitor to which a high dielectric constant constant oxide film is applied, the portion of the noble metal to be used as an electrode to be removed After silicided, the selective silicided portion can be easily etched using the difference in chemical properties between the noble metal portion and the silicided portion to form an electrode of a capacitor having a good pattern profile. Therefore, the present invention relates to a method for manufacturing a capacitor of a semiconductor device capable of improving the integration degree of an FRAM type device and improving productivity and yield of a product due to stabilization of an etching process of a noble metal.

일반적으로, 하나의 비트(one bit)에 하나의 캐패시터와 하나 이상의 트랜지스터가 필요한 DRAM 과는 달리, 하나의 비트에 하나의 셀만이 필요한 FRAM 은 DRAM 의 고집적도와 정보의 비휘발(non-volatile) 장점을 갖추고 있는 기억 소자로 주목을 받고 있으나, 고집적화를 실현시키기 위해서는 해결해야 할 제조 공정상에 여러 문제점이 있다. 여러 문제점중 가장 중요한(critical) 공정 중의 하나가 BST, PZT 와 같은 고유전율 산화막의 전후에 위치하게 되는 캐패시터의 하부 및 상부 전극을 형성하는 공정이다. 이러한 산화막은 높은 산화성 특성 때문에 캐패시터의 하부 및 상부 전극으로 백금(Pt)이나 금(Au)과 같은 노블 메탈을 전극 재료로 사용하고 있다. 그러나, 노블 메탈은 비활성 메탈로서 식각 공정시 패턴 프로파일이 경사지게 형성되고, 또한 잔류물이 많이 남는 등의 문제점들이 있다. 즉, BST, PZT와 같은 고유전상수를 갖는 산화물을 이용하여 MIM 구조의 캐패시터를 형성할 때, 전극으로서 산화내성이 강한 백금(Pt), 금(Au)과 같은 노블 메탈을 많이 사용하는데, 노블 메탈은 화학적으로 비활성이어서 기존의 건식 식각 공정으로 식각이 어려우며, 식각 후에 패턴 프로파일이 불량해지며, 또한 화학 용액으로 식각할 시에는 공정 제어(control) 및 습식 식각시 등방성 식각 특성 때문에 적용할 수 있는 전극 및 라인 폭(line width)에 한계가 존재하여 고집적 FRAM 제조에 주 난점으로 남아 있다.In general, unlike DRAM, which requires one capacitor and one or more transistors in one bit, FRAM, which requires only one cell in one bit, has the advantage of high density and non-volatile information. Although it is attracting attention as a memory device having a high density, there are various problems in the manufacturing process to be solved in order to realize high integration. One of the most critical processes among the various problems is the process of forming the lower and upper electrodes of the capacitor which are positioned before and after the high dielectric constant oxide films such as BST and PZT. The oxide film uses a noble metal such as platinum (Pt) or gold (Au) as the electrode material as the lower and upper electrodes of the capacitor because of its high oxidizing property. However, the noble metal is an inert metal and has a problem in that the pattern profile is formed to be inclined during the etching process, and a lot of residues remain. That is, when forming a capacitor of the MIM structure using an oxide having a high dielectric constant such as BST and PZT, a noble metal such as platinum (Pt) and gold (Au) having strong oxidation resistance is used as an electrode. Is chemically inert, making it difficult to etch with conventional dry etching processes, resulting in poor pattern profiles after etching, and also because of the isotropic etching characteristics during process control and wet etching when etching with chemical solutions And the limitations on line width remain a major challenge in the manufacture of highly integrated FRAM.

따라서, 본 발명은 소자의 전극으로 사용될 노블 메탈의 식각 공정을 개선하여 양호한 패턴 프로파일을 갖도록 하므로써, 노블 메탈의 식각 공정 안정화로 인해 제품의 생산성 및 수율을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention improves the etching process of the noble metal to be used as the electrode of the device to have a good pattern profile, thereby improving the productivity and yield of the product due to the stabilization of the noble metal etching process of the capacitor manufacturing method of the semiconductor device The purpose is to provide.

이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 공정이 실시된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상에 노블 메탈층 및 배리어층을 형성하는 단계; 상기 배리어층을 패터닝하는 단계; 상기 패터닝된 배리어층을 이온 주입 마스크로 한 실리콘 이온 주입 공정으로 상기 노블 메탈층의 노출된 부분에 실리콘 이온을 주입시키는 단계; 상기 패터닝된 배리어층을 포함한 상기 노블 메탈층 상에 실리콘층을 형성한 후, 열처리 공정으로 상기 노블 메탈층의 노출된 부분을 실리사이드화 시켜 노블 메탈-실리사이드층을 형성하는 단계; 상기 노블 메탈-실리사이드층을 선택적으로 제거하고, 남아 있는 상기 노블 메탈층 상부의 상기 배리어층을 제거하여 캐패시터 하부 전극을 형성하는 단계; 및 상기 캐패시터 하부 전극 상에 고유전율 산화막 및 캐패시터 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a capacitor of a semiconductor device of the present invention for achieving the above object comprises the steps of providing a semiconductor substrate subjected to various processes for forming a semiconductor device; Forming a noble metal layer and a barrier layer on the semiconductor substrate; Patterning the barrier layer; Implanting silicon ions into an exposed portion of the noble metal layer by a silicon ion implantation process using the patterned barrier layer as an ion implantation mask; Forming a silicon layer on the noble metal layer including the patterned barrier layer, and then silicifying an exposed portion of the noble metal layer by a heat treatment process to form a noble metal-silicide layer; Selectively removing the noble metal-silicide layer and removing the barrier layer over the remaining noble metal layer to form a capacitor lower electrode; And forming a high dielectric constant oxide film and a capacitor upper electrode on the capacitor lower electrode.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1F are cross-sectional views of devices for describing a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 공정이 실시된 반도체 기판(11)이 제공되고, 이 반도체 기판(11) 상에 층간 절연막(12)을 형성한다. 캐패시터 콘택 공정을 통해 층간 절연막(12)의 일부분에 콘택홀(13)을 형성하고, 이 콘택홀(13) 내에 캐패시터용 전도성 플러그(14)를 형성한다. 전도성 플러그(14)를 포함한 층간 절연막(12) 상에 노블 메탈층(15)을 형성한다. 노블 메탈층(15) 상에 배리어층(barrier layer; 16)을 형성한다.Referring to FIG. 1A, a semiconductor substrate 11 subjected to various processes for forming a semiconductor element is provided, and an interlayer insulating film 12 is formed on the semiconductor substrate 11. A contact hole 13 is formed in a part of the interlayer insulating film 12 through a capacitor contact process, and a conductive plug 14 for a capacitor is formed in the contact hole 13. A noble metal layer 15 is formed on the interlayer insulating film 12 including the conductive plug 14. A barrier layer 16 is formed on the noble metal layer 15.

상기에서, 노블 메탈층(15)은 백금(Pt), 금(Au)과 같은 노블 메탈 물질을 사용하여 형성된다. 배리어층(16)은 노블 메탈층(15)이 실리콘(Si)과 반응되는 것을 방지할 수 있는 물질, 예를 들어 실리콘나이트라이드(Silicon Nitride)와 같은 물질로 형성된다.In the above, the noble metal layer 15 is formed using a noble metal material such as platinum (Pt), gold (Au). The barrier layer 16 is formed of a material capable of preventing the noble metal layer 15 from reacting with silicon (Si), for example, a material such as silicon nitride.

도 1b를 참조하면, 캐패시터의 하부 전극 패턴을 형성하기 위한 리소그라피(lithography) 작업으로 원하는 형태의 포토레지스트 패턴(21)을 배리어층(16) 상에 형성한다. 포토레지스트 패턴(21)을 식각 마스크로 한 식각 공정으로 배리어층(16)의 노출된 부위를 제거한다.Referring to FIG. 1B, a photoresist pattern 21 having a desired shape is formed on the barrier layer 16 by lithography to form a lower electrode pattern of the capacitor. An exposed portion of the barrier layer 16 is removed by an etching process using the photoresist pattern 21 as an etching mask.

도 1c를 참조하면, 포토레지스트 패턴(21)을 제거한 후, 배리어층(16)을 이온 주입 마스크로 한 실리콘 이온 주입 공정으로 노출된 노블 메탈층(15)의 내부 깊숙이 실리콘 이온을 주입시킨다.Referring to FIG. 1C, after removing the photoresist pattern 21, silicon ions are implanted deep inside the noble metal layer 15 exposed by a silicon ion implantation process using the barrier layer 16 as an ion implantation mask.

도 1d를 참조하면, 실리콘 이온 주입 후의 구조 상부에 실리콘층(17)을 형성한 후, 약 400℃ 이하에서 열처리 공정을 실시하여 노출된 노블 메탈층(15)을 실리사이드화 시켜 노블 메탈-실리사이드층(15A)이 형성된다.Referring to FIG. 1D, the silicon layer 17 is formed on the structure after the silicon ion implantation, and then a heat treatment process is performed at about 400 ° C. or lower to silicide the exposed noble metal layer 15 to the noble metal-silicide layer. 15A is formed.

상기에서, 노블 메탈층(15)이 백금(Pt)으로 형성될 경우, 열처리 공정에 의해 노블 메탈층(15)의 Pt 이온과 실리콘층(17)의 Si 이온이 반응하여 노블 메탈-실리사이드층(15A)은 PtSi_x 로 된다.In the above, when the noble metal layer 15 is formed of platinum (Pt), the Pt ions of the noble metal layer 15 and the Si ions of the silicon layer 17 react by the heat treatment process to allow the noble metal-silicide layer ( 15A) becomes PtSi _x .

도 1e를 참조하면, 화학적 물리적 방법으로 노블 메탈-실리사이드층(15A)을 선택적으로 제거하고, 이로 인하여 남아 있는 노블 메탈층(15) 상부의 배리어층(16)을 제거하여 노블 메탈층(15)으로 된 캐패시터 하부 전극(150)이 형성된다.Referring to FIG. 1E, the noble metal-silicide layer 15A is selectively removed by a chemical and physical method, thereby removing the remaining barrier layer 16 on the remaining noble metal layer 15. The capacitor lower electrode 150 is formed.

도 1f를 참조하면, 캐패시터 하부 전극(150) 상에 고유전율 산화막(180) 및 캐패시터 상부 전극(190)을 형성하여 캐패시터 제조를 완료한다.Referring to FIG. 1F, a capacitor is manufactured by forming a high-k oxide film 180 and a capacitor upper electrode 190 on the capacitor lower electrode 150.

상기에서, 고유전율 산화막(180)은 BST, PZT와 같은 고유전상수를 갖는 산화물로 형성된다. 캐패시터 상부 전극(190)은 캐패시터 하부 전극(150)과 마찬가지로 산화내성이 강한 백금(Pt), 금(Au)과 같은 노블 메탈 물질로 형성되며, 필요 없는 부분을 제거할 때에는 전술한 캐패시터 하부 전극(150) 형성 원리를 적용하면 된다.In the above, the high dielectric constant oxide film 180 is formed of an oxide having a high dielectric constant, such as BST, PZT. Like the capacitor lower electrode 150, the capacitor upper electrode 190 is formed of a noble metal material such as platinum (Pt) and gold (Au), which are highly resistant to oxidation, and when the unnecessary portion is removed, the capacitor lower electrode ( 150) The principle of formation can be applied.

상기한 본 발명의 실시예에 의하면, 캐패시터의 전극으로 노블 메탈 물질을 이용할 경우, 화학적으로 비활성 성질을 갖는 노블 메탈을 패터닝할 때, 양호한 패턴 프로파일을 얻기 어려운 문제를 해결하기 위하여, 노블 메탈의 제거될 부분을 실리사이드화 시킨 후에 노블 메탈 부분과 실리사이드화된 부분의 화학적 특성 차를 이용하여 선택적으로 식각 하는 기술이다.According to the embodiment of the present invention, when using the noble metal material as the electrode of the capacitor, in order to solve the problem of difficult to obtain a good pattern profile when patterning a noble metal having chemically inert properties, removal of the noble metal After silicided the part to be selectively etched by using the difference in the chemical properties of the noble metal part and the silicided part.

한편, 본 발명의 실시예에서는 이러한 기술적 원리를 적용하여 고유전율 산화막이 적용된 캐패시터 제조 방법을 설명하였으나, 본 발명은 상기한 실시예에 한정하지 않고 노블 메탈을 이용하는 반도체 소자의 모든 전극 또는 배선 공정에 본 발명의 기술적 원리를 적용하여 패턴을 형성할 수 있는 것을 포함한다.Meanwhile, in the embodiment of the present invention, a method of manufacturing a capacitor to which a high dielectric constant oxide film is applied by applying the above technical principle is described. However, the present invention is not limited to the above-described embodiment and is applicable to all electrodes or wiring processes of a semiconductor device using a noble metal. It can include the ability to form a pattern by applying the technical principles of the present invention.

상술한 바와 같이, 본 발명은 소자의 전극이나 배선으로 사용될 노블 메탈의 제거될 부분을 실리사이드화 시킨 후에 노블 메탈 부분과 실리사이드화된 부분의 화학적 특성 차를 이용하여 선택적으로 실리사이드화된 부분을 용이하게 식각하므로써, 양호한 패턴 프로파일 갖는 캐패시터의 전극을 형성할 수 있어, FRAM 형태의 소자의 집적도를 향상시킬 수 있고, 노블 메탈의 식각 공정 안정화로 인해 제품의 생산성 및 수율을 향상시킬 수 있다.As described above, the present invention facilitates the selective silicided portion by utilizing the chemical property difference between the noble metal portion and the silicided portion after silicided the portion to be removed of the noble metal to be used as the electrode or wiring of the device. By etching, it is possible to form the electrode of the capacitor having a good pattern profile, it is possible to improve the integration degree of the FRAM-type device, and to improve the productivity and yield of the product due to the stabilization of the etch process of the noble metal.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.1A to 1F are cross-sectional views of devices for explaining a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

11: 반도체 기판 12: 층간 절연막11: semiconductor substrate 12: interlayer insulating film

13: 콘택홀 14: 전도성 플러그13: contact hole 14: conductive plug

15: 노블 메탈층 15A: 노블 메탈-실리사이드층15: noble metal layer 15A: noble metal silicide layer

150: 캐패시터 하부 전극 16: 배리어층150: capacitor lower electrode 16: barrier layer

17: 실리콘층 180: 고유전율 산화막17: silicon layer 180: high dielectric constant oxide film

190: 캐패시터 상부 전극 21: 포토레지스트 패턴190: capacitor upper electrode 21: photoresist pattern

Claims

Providing a semiconductor substrate subjected to various processes for forming a semiconductor device;

Forming a noble metal layer on the semiconductor substrate and then forming a bare layer with silicon nitride;

Patterning the barrier layer;

Implanting silicon ions into an exposed portion of the noble metal layer by a silicon ion implantation process using the patterned barrier layer as an ion implantation mask;

Forming a silicon layer on the noble metal layer including the patterned barrier layer, and then silicifying an exposed portion of the noble metal layer by a heat treatment process to form a noble metal-silicide layer;

Selectively removing the noble metal-silicide layer and removing the barrier layer over the remaining noble metal layer to form a capacitor lower electrode; And

And forming a high dielectric constant oxide film and a capacitor upper electrode on the capacitor lower electrode.

The method of claim 1,

The noble metal layer is a capacitor manufacturing method of a semiconductor device, characterized in that formed using a noble metal material such as platinum (Pt), gold (Au).

The method of claim 1,

The high dielectric constant oxide film is a capacitor manufacturing method of a semiconductor device, characterized in that formed of an oxide having a high dielectric constant, such as BST, PZT.

The method of claim 1,

The capacitor upper electrode is a capacitor manufacturing method of a semiconductor device, characterized in that formed of a noble metal material.

Forming a noble metal layer on a semiconductor substrate subjected to various processes for forming a semiconductor device;

Silicidating a portion of the noble metal layer;

And selectively removing the silicided portion to form an electrode of the capacitor by using a difference in chemical properties between the noble metal layer portion and the silicided portion.

The method of claim 5 ,