KR100849078B1 - Method for forming metal insalator metal capacitor of semiconductor device - Google Patents
Method for forming metal insalator metal capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100849078B1 KR100849078B1 KR1020020034765A KR20020034765A KR100849078B1 KR 100849078 B1 KR100849078 B1 KR 100849078B1 KR 1020020034765 A KR1020020034765 A KR 1020020034765A KR 20020034765 A KR20020034765 A KR 20020034765A KR 100849078 B1 KR100849078 B1 KR 100849078B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- upper electrode
- metal
- capacitor
- copper
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000007772 electrode material Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052802 copper Inorganic materials 0.000 abstract description 26
- 238000010791 quenching Methods 0.000 abstract 1
- 230000000171 quenching effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 메탈 인슐레이터 메탈 캐패시터 형성 방법에 관한 것으로, 구리를 사용하는 MIM 캐패시터 구조 형성 시 UV 쿼링(curing)에 의한 포토 레지스트를 경화시키고, 에치백 또는 화학적기계적연마(CMP) 공정을 이용한 다마신 형태의 공정을 이용하여 캐패시터 상부 전극의 금속 식각 공정을 없앰으로써, 상부 전극 식각 공정 시 발생하는 하부 구리 전극의 손상과 구리 폴리머(polymer)성 이물의 발생을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a metal insulator metal capacitor in a semiconductor device, wherein the photoresist is cured by UV quenching when forming a MIM capacitor structure using copper, and the etch back or chemical mechanical polishing (CMP) process is used. By removing the metal etching process of the capacitor upper electrode by using the damascene type process, it is possible to prevent the damage of the lower copper electrode generated during the upper electrode etching process and the generation of copper polymeric foreign matter.
Description
도 1a 내지 도 1f는 본 발명에 의한 MIM 캐패시터 형성 방법을 설명하기 위한 공정 단면도1A to 1F are cross-sectional views illustrating a method of forming a MIM capacitor according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 층간 절연막 2 : 구리 하부 전극1: interlayer insulating film 2: copper lower electrode
3 : 포토 레지스트막 4 : 경화된 포토 레지스트막3: photoresist film 4: cured photoresist film
5 : 절연막 6 : 상부 전극 물질막5
본 발명은 반도체 소자의 메탈 인슐레이터 메탈(Metal Insalator Metal: MIM) 캐패시터 형성 방법에 관한 것으로, 특히 상부 전극 식각 공정 시 발생하는 하부 구리 전극의 손상 및 구리 폴리머(polymer)성 이물을 감소시킬 수 있는 MIM 캐패시터 형성 방법에 관한 것이다.The present invention relates to a method of forming a metal insulator metal (MIM) capacitor of a semiconductor device, and in particular, a MIM capable of reducing damage to a lower copper electrode and a copper polymer alien substance generated during an upper electrode etching process. It relates to a method of forming a capacitor.
점차적으로 반도체 소자가 집적화되고 기술이 발전함에 따라, 속도나 저항 또는 금속(Metal) 간의 기생 커패시턴스가 문제점으로 대두되면서 기존의 알루미늄(Al) 배선 대신 구리(Cu) 배선 공정이 차세대 소자의 배선 공정으로 각광을 받고 있다. 하지만, 구리를 이용한 배선 공정의 경우 구리가 식각 특성이 매우 열악한 문제가 있어 기존의 공정 방식 대신에 다마신(Damascene) 공정이 구리 배선에 적합한 공정으로 알려져 있다.Increasingly, as semiconductor devices are integrated and technology advances, speed, resistance, or parasitic capacitance between metals becomes a problem, and instead of the existing aluminum (Al) wiring, a copper (Cu) wiring process is used as a wiring process for next generation devices. I am in the limelight. However, in the wiring process using copper, the etching property of copper is very poor, so the damascene process is known to be suitable for copper wiring instead of the conventional process method.
한편, 이러한 구리 배선을 이용한 반도체 소자의 MIM 캐패시터 구조의 경우 하부 전극으로는 구리를, 상부 전극으로는 Ti, TiN, Ta, TaN 등의 물질을 사용하고 있다. Meanwhile, in the case of the MIM capacitor structure of the semiconductor device using the copper wiring, copper is used as the lower electrode, and materials such as Ti, TiN, Ta, and TaN are used as the upper electrode.
종래의 MIM 캐패시터를 형성하는 방법은 다음과 같다.A method of forming a conventional MIM capacitor is as follows.
먼저, 구리 하부 전극(Bottom electrode)을 다마신 공정으로 형성시킨 후 상기 하부 전극 위에 절연막을 형성한 다음, 이 위에 상부 전극을 형성한다. 그리고, 상기 상부 전극 및 절연막을 식각하여 MIM 캐패시터를 형성한다. First, a copper bottom electrode is formed by a damascene process, an insulating film is formed on the lower electrode, and then an upper electrode is formed thereon. The upper electrode and the insulating layer are etched to form a MIM capacitor.
그러나, 종래의 MIM 캐패시터 형성 방법에서는 하부 전극으로 사용되는 구리 물질이 드러나는 최종 식각 공정에서, 식각 가스에 열악한 구리 하부 전극 물질이 손상되고, 또한 제거에 어려움이 많은 구리 폴리머(polymer)성 이물이 발생하여 공정 조절에 많은 문제점을 가지고 있었다. 이러한 하부 전극 어태크(attack) 및 제거가 어려운 폴리머 발생은 궁극적으로 디바이스 수율(yield)에 치명적인 영향을 끼치고 있다. However, in the conventional MIM capacitor forming method, in the final etching process in which the copper material used as the lower electrode is exposed, the copper lower electrode material, which is poor in the etching gas, is damaged, and a copper polymer foreign substance which is difficult to remove is generated. There were many problems in process control. This lower electrode attack and difficult polymer removal are ultimately devastating to device yield.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 구리를 사용하는 MIM 캐패시터 구조 형성 시 UV 쿼링(curing)에 의해 포토 레지스트를 경화(hardening)시키고, 에치백(etchback) 또는 화학적기계적연마(CMP) 공정을 이용한 다마신 형태의 공정을 이용하여 캐패시터 상부 전극의 금속 식각 공정을 없앰으로써, 상부 전극 식각 공정 시 발생하는 하부 구리 전극의 손상 및 구리 폴리머(polymer)성 이물을 감소시킬 수 있는 MIM 캐패시터 형성 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to harden a photoresist by UV curling when forming a MIM capacitor structure using copper, and to etchback or By eliminating the metal etching process of the capacitor upper electrode by using the damascene type process using the chemical mechanical polishing (CMP) process, the damage of the lower copper electrode and the copper polymer foreign matter generated during the upper electrode etching process are reduced. The present invention provides a method of forming a MIM capacitor.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 MIM 캐패시터 형성 방법은,MIM capacitor forming method according to the present invention for achieving the above object,
반도체 기판 위에 하부 전극을 다마신 공정으로 형성하는 단계;Forming a lower electrode on the semiconductor substrate by a damascene process;
상기 하부 전극이 형성된 결과물 위에 상부 전극 형태의 포토 레지스트막을 형성하는 단계;Forming a photoresist film in the form of an upper electrode on the resultant on which the lower electrode is formed;
상기 포토 레지스트막을 유브이(UV) 조사 공정을 통하여 경화시키는 단계;Curing the photoresist film through a UV irradiation process;
상기 포토 레지스트막이 경화된 결과물 위에 절연막과 상부 전극 물질막을 차례로 형성하는 단계;Sequentially forming an insulating film and an upper electrode material film on the cured product of the photoresist film;
상기 상부 전극 물질막과 상기 절연막을 식각하여 다마신 형태의 틀 내에만 MIM 캐패시터를 형성하는 단계; 및Etching the upper electrode material layer and the insulating layer to form a MIM capacitor only in a damascene type frame; And
상기 경화된 포토 레지스트막을 제거하여 원하는 형태의 MIM 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 한다.Removing the cured photoresist film to form a MIM capacitor of a desired shape.
상기 상부 전극 물질막과 상기 절연막 식각시 에치백(Etchback) 공정을 이용하는 것을 특징으로 한다.The etching of the upper electrode material layer and the insulating layer may include using an etchback process.
상기 상부 전극 물질막과 상기 절연막 식각시 화학적기계적연마(CMP) 공정을 이용하는 것을 특징으로 한다. The chemical mechanical polishing (CMP) process may be used to etch the upper electrode material layer and the insulating layer.
상기 경화된 포토 레지스트막의 제거시 에싱(Ashing) 공정을 이용하는 것을 특징으로 한다.An ashing process is used to remove the cured photoresist film.
상기 하부 전극은 TiN, Al/TiN, TaN 중 하나로 형성하는 것을 특징으로 한다.The lower electrode may be formed of one of TiN, Al / TiN, and TaN.
상기 상부 전극은 TiN 또는 TaN을 사용하는 것을 특징으로 한다.The upper electrode is characterized in that using TiN or TaN.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1f는 본 발명에 의한 MIM 캐패시터 형성 방법을 설명하기 위한 공정 단면도이다.1A to 1F are cross-sectional views illustrating a method of forming a MIM capacitor according to the present invention.
먼저, 도 1a와 같이, 반도체 기판의 층간 절연막(1) 위에 구리 하부 전극(Copper bottom electrode; 2)을 다마신 공정으로 형성한다.First, as shown in FIG. 1A, a
그 다음, 도 1a의 다마신 공정으로 형성된 상기 구리 하부 전극(2)을 포함한 상기 층간 절연막(1) 위에 포토 레지스트막(Photo Resist; 3)을 형성한 후 다마신 포토(Damascene Photo) 공정을 진행하여 상기 포토 레지스트막(3)을 도 1b와 같이 상부 전극 형태로 형성한다.Next, a
그 다음, 도 1b의 포토 레지스트 패턴(3)을 UV 쿼링(curing)을 이용하여, 이 후 증착(deposition) 및 식각 공정에 저항력을 가질 수 있는 경화된 포토 레지스트막(4)으로 변형시킨다(도 1C).
그 다음, 도 1d와 같이, 상기 도 1c의 경화된 포토 레지스트막(4)을 포함한 결과물 위에 절연막(5)과 상부 전극 물질막(6)을 차례로 형성한다.Then, the
Next, as shown in FIG. 1D, an
삭제delete
그 다음, 도 1e와 같이, 상기 상부 전극 물질막(6)과 상기 절연막(5)에 대해 에치백(Etchback) 공정 또는 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 진행하여 다마신 형태의 틀 내에만 MIM 캐패시터를 형성시킨다.Next, as shown in FIG. 1E, an etchback process or a chemical mechanical polishing (CMP) process is performed on the upper
마지막으로, 도 1f와 같이, 다마신 형태의 틀로 사용되었던 경화된 포토 레지스트막(4)을 에싱(Ashing) 공정을 이용하여 제거하게 되면 원하는 형태의 MIM 캐패시터를 얻을 수 있게 된다. Finally, as illustrated in FIG. 1F, when the cured
이러한 다마신 형태의 MIM 캐패시터 형성 공정은 상부 전극의 금속 식각 공정을 제거함으로써, 상부 전극 식각 시 발생할 수 밖에 없는 하부 전극 구리의 손상과, 제거에 어려움이 많은 구리 폴리머성 이물이 발생되는 것을 막을 수 있다. This damascene type MIM capacitor formation process eliminates the metal etching process of the upper electrode, thereby preventing damage to the lower electrode copper, which is inevitable during etching of the upper electrode, and preventing the occurrence of copper polymer foreign matter, which is difficult to remove. have.
이상에서 설명한 바와 같이, 본 발명에 의한 MIM 캐패시터 형성 방법은, 구리를 사용하는 MIM 캐패시터 구조 형성 시 UV 쿼링(curing)에 의한 포토 레지스트를 경화시키고, 에치백 또는 화학적기계적연마(CMP) 공정을 이용한 다마신 형태의 공정을 이용하여 캐패시터 상부 전극의 금속 식각 공정을 없앰으로써, 상부 전극 식각 공정 시 발생하는 하부 구리 전극의 손상과 구리 폴리머(polymer)성 이물의 발생을 방지할 수 있다. 따라서, 공정개발 및 양산 단계에서 수율 향상에 큰 효과를 얻을 수 있다.As described above, the method for forming a MIM capacitor according to the present invention, when forming a MIM capacitor structure using copper, cures the photoresist by UV curling, and uses an etch back or chemical mechanical polishing (CMP) process. By removing the metal etching process of the capacitor upper electrode by using the damascene type process, it is possible to prevent the damage of the lower copper electrode generated during the upper electrode etching process and the generation of copper polymeric foreign matter. Therefore, it is possible to obtain a great effect on the yield improvement in the process development and mass production stage.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034765A KR100849078B1 (en) | 2002-06-21 | 2002-06-21 | Method for forming metal insalator metal capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034765A KR100849078B1 (en) | 2002-06-21 | 2002-06-21 | Method for forming metal insalator metal capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030097409A KR20030097409A (en) | 2003-12-31 |
| KR100849078B1 true KR100849078B1 (en) | 2008-07-30 |
Family
ID=32387946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020034765A KR100849078B1 (en) | 2002-06-21 | 2002-06-21 | Method for forming metal insalator metal capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100849078B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044856A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for fabricating capacitor |
| KR20000044903A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for forming capacitor of non-volatile memory device |
| KR20000044893A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Fabrication method of capacitor for semiconductor device |
| KR20010016810A (en) * | 1999-08-04 | 2001-03-05 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063707A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| JP2002075928A (en) * | 2000-05-22 | 2002-03-15 | Samsung Electronics Co Ltd | Slurry for chemical mechanical polishing (cmp) process, and manufacturing method of semiconductor device using slurry |
| JP2002141424A (en) * | 2000-10-20 | 2002-05-17 | Hynix Semiconductor Inc | Method for manufacturing capacitor for semiconductor element |
-
2002
- 2002-06-21 KR KR1020020034765A patent/KR100849078B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044856A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for fabricating capacitor |
| KR20000044903A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for forming capacitor of non-volatile memory device |
| KR20000044893A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Fabrication method of capacitor for semiconductor device |
| KR20010016810A (en) * | 1999-08-04 | 2001-03-05 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063707A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| JP2002075928A (en) * | 2000-05-22 | 2002-03-15 | Samsung Electronics Co Ltd | Slurry for chemical mechanical polishing (cmp) process, and manufacturing method of semiconductor device using slurry |
| JP2002141424A (en) * | 2000-10-20 | 2002-05-17 | Hynix Semiconductor Inc | Method for manufacturing capacitor for semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030097409A (en) | 2003-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7947907B2 (en) | Electronics structures using a sacrificial multi-layer hardmask scheme | |
| JP2003504693A (en) | Photoresist removal process using forming gas plasma | |
| US20070275565A1 (en) | Full removal of dual damascene metal level | |
| US6554002B2 (en) | Method for removing etching residues | |
| KR100551326B1 (en) | Method for manufacturing a semiconductor device having capacitor | |
| KR100287173B1 (en) | Method for removing photoresist and method for manufacturing semiconductor device using the same | |
| KR100849078B1 (en) | Method for forming metal insalator metal capacitor of semiconductor device | |
| KR100436288B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| EP1320128B1 (en) | Method for making interconnect structures | |
| US20030186536A1 (en) | Via formation in integrated circuits by use of sacrificial structures | |
| KR100744803B1 (en) | Method of manufacturing MIM capacitor of semiconductor device | |
| KR20040001471A (en) | Method for forming metal insalator metal capacitor of semiconductor device | |
| KR0166508B1 (en) | Metal wiring forming method of semiconductor device | |
| KR100701388B1 (en) | Method for post treating a metal line of semiconductor device | |
| KR100641485B1 (en) | Semiconductor device fabrication method | |
| KR100791688B1 (en) | Method for forming dual damascene pattern in semiconductor manufacturing process | |
| TW472319B (en) | Method for removing residuals after etching | |
| EP1321977A1 (en) | Method for reducing residual electric charge created by a previous process step on a conductive structure | |
| JP3821120B2 (en) | Manufacturing method of semiconductor device | |
| KR100632035B1 (en) | Method for forming a metal line of semiconductor device | |
| US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
| KR100460719B1 (en) | Method for manufacturing metal insulator metal capacitor | |
| KR100607367B1 (en) | Method for Fabricating Contact of Semiconductor Device | |
| KR100831572B1 (en) | Method of forming metal line for semiconductor device | |
| KR100576438B1 (en) | Semiconductor device fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |