KR100691351B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR100691351B1
KR100691351B1 KR1020050067409A KR20050067409A KR100691351B1 KR 100691351 B1 KR100691351 B1 KR 100691351B1 KR 1020050067409 A KR1020050067409 A KR 1020050067409A KR 20050067409 A KR20050067409 A KR 20050067409A KR 100691351 B1 KR100691351 B1 KR 100691351B1
Authority
KR
South Korea
Prior art keywords
circuit
switching
voltage
internal
semiconductor integrated
Prior art date
Application number
KR1020050067409A
Other languages
English (en)
Other versions
KR20070013059A (ko
Inventor
임정돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050067409A priority Critical patent/KR100691351B1/ko
Priority to US11/481,369 priority patent/US20070018696A1/en
Publication of KR20070013059A publication Critical patent/KR20070013059A/ko
Application granted granted Critical
Publication of KR100691351B1 publication Critical patent/KR100691351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Abstract

송신회로와 수신회로 사이에 긴 배선(routing)이 있는 경우 전력소모를 줄일 수 있는 반도체 집적회로가 개시되어 있다. 송신회로는 내부회로, 제 1 분압회로, 제 2 분압회로, 지연회로, 제 1 스위칭 회로, 및 제 2 스위칭 회로를 구비한다. 제 1 분압회로는 제 1 전원전압과 내부회로 사이에 결합되어 있고, 제 2 분압회로는 제 2 전원전압과 내부회로 사이에 결합되어 있다. 지연회로는 내부회로의 출력신호를 소정시간 지연시키고 스위칭 제어신호를 발생시킨다. 제 1 스위칭 회로는 제 1 전원전압과 내부회로 사이에 결합되어 있고 스위칭 제어신호에 응답하여 스위칭한다. 제 2 스위칭 회로는 제 2 전원전압과 내부회로 사이에 결합되어 있고 스위칭 제어신호에 응답하여 스위칭한다. 따라서, 반도체 집적회로는 출력전압의 스윙 범위를 줄임으로써 전력소모를 줄일 수 있고 신호의 전송속도를 높일 수 있다.

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1은 종래의 반도체 집적회로를 나타내는 회로도이다.
도 2는 본 발명의 하나의 실시예에 따른 반도체 집적회로를 나타내는 회로도이다.
도 3은 도 2의 회로의 주요부분의 파형을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1, 10 : 송신회로
2, 20 : 수신회로
3, 30 : 전송선(배선)
11 :내부회로
12, 13 : 분압회로
14 : 지연회로
15, 16 : 스위칭 회로
본 발명은 반도체 집적회로에 관한 것으로, 특히 반도체 집적회로 내에 있는 송신회로와 수신회로 사이에 긴 전송선이 있는 경우 전력소모를 줄일 수 있는 반도체 집적회로에 관한 것이다.
도 1은 종래의 반도체 집적회로를 나타내는 회로도이다. 도 1을 참조하면, 반도체 집적회로는 송신회로(1), 수신회로(2), 및 송신회로(1)와 수신회로(2)를 전기적으로 연결하는 전송선(3)을 구비한다.
반도체 집적회로의 임의의 두 회로 블록 사이에 긴 배선(long routing)이 존재할 경우, 이 긴 배선에 기인한 기생저항과 기생 커패시터 때문에 전력소모가 많고 신호의 전달속도가 느려진다.
따라서, 출력전압의 스윙 범위를 줄임으로써 전력소모를 줄일 수 있고 신호의 전송속도를 높일 수 있는 반도체 집적회로가 필요하다.
본 발명의 목적은 반도체 집적회로 내의 회로 블록들 사이에 긴 전송선이 존재하는 경우 전력소모를 줄일 수 있고 신호의 전송속도를 높일 수 있는 반도체 집적회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 반도체 집적회로는 송신회로, 수신회로, 및 상기 송신회로와 상기 수신회로를 연결하는 전송선을 구비한다.
본 발명의 하나의 실시형태에 따른 반도체 집적회로에서, 상기 송신회로는 내부회로, 제 1 분압회로, 제 2 분압회로, 지연회로, 제 1 스위칭 회로, 및 제 2 스위칭 회로를 구비한다.
제 1 분압회로는 제 1 전원전압과 상기 내부회로 사이에 결합되어 있고, 제 2 분압회로는 제 2 전원전압과 상기 내부회로 사이에 결합되어 있다. 지연회로는 상기 내부회로의 출력신호를 소정시간 지연시키고 스위칭 제어신호를 발생시킨다. 제 1 스위칭 회로는 상기 제 1 전원전압과 상기 내부회로 사이에 결합되어 있고 상기 스위칭 제어신호에 응답하여 스위칭한다. 제 2 스위칭 회로는 상기 제 2 전원전압과 상기 내부회로 사이에 결합되어 있고 상기 스위칭 제어신호에 응답하여 스위칭한다.
상기 내부회로는 입력신호를 반전시키고 상기 내부회로의 출력신호를 발생시키는 인버터를 포함할 수 있다.
상기 제 1 스위칭 회로 및 상기 제 2 스위칭 회로는 상기 지연회로에 의해 지연되는 지연시간만큼 활성화될 수 있다.
상기 제 1 분압회로는 다이오드 연결된 제 1 POS 트랜지스터를 포함하고, 상기 제 2 분압회로는 다이오드 연결된 제 1 NMOS 트랜지스터를 포함할 수 있다.
상기 제 1 스위칭 회로는 제 2 PMOS 트랜지스터를 포함하고, 상기 제 2 스위칭 회로는 제 2 NMOS 트랜지스터를 포함할 수 있다.
상기 제 1 PMOS 트랜지스터의 문턱전압의 절대값은 상기 제 2 PMOS 트랜지스터의 문턱전압의 절대값보다 작은 것이 바람직하다.
상기 제 1 NMOS 트랜지스터의 문턱전압의 절대값은 상기 제 2 NMOS 트랜지스터의 문턱전압의 절대값보다 작은 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 2는 본 발명의 하나의 실시예에 따른 반도체 집적회로를 나타내는 회로도이다. 도 2의 반도체 집적회로는 송신회로(10), 수신회로(20), 및 송신회로(10)와 수신회로(20)를 전기적으로 연결하는 전송선(30)을 구비한다.
송신회로(10)는 내부회로(11), 제 1 분압회로(12), 제 2 분압회로(13), 지연회로(14), 제 1 스위칭 회로(15), 및 제 2 스위칭 회로(16)를 구비한다.
제 1 분압회로(12)는 전원전압(VINT)과 내부회로(11) 사이에 결합되고, 제 2 분압회로(12)는 접지전압과 상기 내부회로 사이에 결합되어 있다.
지연회로(14)는 인버터 체인으로 구성할 수 있으며, 내부회로(11)의 출력신호(VA)를 소정시간 지연시키고 스위칭 제어신호(VC)를 발생시킨다. 제 1 스위칭 회로(15)는 전원전압(VINT)과 내부회로(11) 사이에 결합되어 있고, 스위칭 제어신호(VC)에 응답하여 스위칭한다. 제 2 스위칭 회로(16)는 접지전압과 내부회로(11) 사이에 결합되어 있고, 스위칭 제어신호(VC)에 응답하여 스위칭한다.
내부회로(11)는 PMOS 트랜지스터(MP3)와 NMOS 트랜지스터(MN3)로 구성된 인버터일 수 있으며, 내부회로(11)의 출력신호(VA)는 입력신호(IN)가 반전된 신호이다.
제 1 분압회로(12)는 다이오드 연결된 POS 트랜지스터(MP4)를 포함하고, 제 2 분압회로(13)는 다이오드 연결된 NMOS 트랜지스터(MN4)를 포함할 수 있다. 스위칭 회로(15)는 PMOS 트랜지스터(MP5)를 포함하고, 스위칭 회로(16)는 NMOS 트랜지스터(MN5)를 포함할 수 있다.
수신회로(20)는 PMOS 트랜지스터(MP6)와 NMOS 트랜지스터(MN6)로 구성된 인버터일 수 있다.
도 3은 도 2의 회로의 주요부분의 파형을 나타내는 도면이다.
도3에서 (a)는 입력전압(IN)의 파형을, (b)는 송신회로(10)의 출력신호(VA)와 수신회로(20)의 입력신호(VB)를, (c)는 지연회로(14)의 출력신호인 스위칭 제어신호(VC)를, (d)는 수신회로(20)의 출력신호(OUT)를 나타낸다.
이하, 도 2 및 도 3을 참조하여, 본 발명의 하나의 실시예에 따른 반도체 집적회로의 동작을 설명한다.
반도체 집적회로 내에는 다양한 기능을 수행하는 여러 회로블록들이 존재한다. 송신회로(10)와 수신회로(20) 사이에는 긴 배선(long routing)이 존재할 수 있으며 이 긴 배선에 기인하여 발생하는 기생 저항과 기생 커패시터 때문에 전력소모가 증가하고 신호의 전송속도도 느려질 수 있다.
도 2 에 도시된 본 발명의 하나의 실시예에 따른 반도체 집적회로는 송신회로(10)의 출력전압의 스윙 폭을 감소시킴으로써 전력소모를 감소시키고 신호의 전송속도를 높일 수 있다.
송신회로(10)는 입력신호(IN)를 반전시키고 버퍼링하여 제 1 출력신호(VA)를 출력한다. 제 1 출력신호(VA)는 배선, 즉 전송선(30)을 통과하고 수신회로(20)에 입력된다. 수신회로(20)는 전송선(30)의 출력신호(VB)를 반전시키고 버퍼링하여 제 2 출력신호(OUT)를 발생시킨다.
제 1 분압회로(12)는 다이오드 연결된 POS 트랜지스터(MP4)로 구성되어 있고 내부회로(11)에 전원전압(VINT)보다 PMOS 트랜지스터(MP4)의 문턱전압(threshold voltage; Vthp)만큼 낮은 전압을 공급한다. PMOS 트랜지스터(MP4)는 낮은 문턱전압(low Vth)을 갖는 PMOS 트랜지스터로 구성된다.
제 1 분압회로(13)는 다이오드 연결된 NMOS 트랜지스터(MN4)로 구성되어 있고 내부회로(11)에 접지전압보다 NMOS 트랜지스터(MN4)의 문턱전압(threshold voltage; Vthn)만큼 낮은 전압을 공급한다. NMOS 트랜지스터(MN4)는 낮은 문턱전압(low Vth)을 갖는 NMOS 트랜지스터로 구성된다.
입력신호(IN)가 로직 "하이" 상태에서 로직 "로우" 상태로 바뀌면, 송신회로(10)의 출력신호(VA)는 로직 "로우" 상태에서 로직 "하이" 상태로 바뀐다. 수신회로(20)의 입력신호(VB)는 도 3에서 알 수 있듯이 송신회로(10)의 출력신호(VA)보다 조금 지연된 신호가 된다. 수신회로(20)의 출력신호(OUT)는 수신회로(20)의 입력신호(VB)에 응답하여 도 3의 (d) 그래프와 같이 입력신호(IN)가 소정의 값 지연된 신호가 된다. 이 때, 지연회로(14)의 출력신호인 스위칭 제어신호(VC)는 송신회로(10)의 출력신호(VA)가 로직 "로우" 상태에서 로직 "하이" 상태로 바뀐 후 소정 시간(TD) 지연된 후 로직 "로우"상태에서 로직 "하이" 상태로 바뀐다. 입력신호(IN)가 로직 "하이" 상태에서 로직 "로우" 상태로 바뀐 후 스위칭 제어신호(VC)가 로직 "하이"로 바뀔 때까지의 시간(TD) 동안 제 1 스위칭 회로(15)를 구성하는 PMOS 트랜지스터(MP5)는 턴온 상태에 있으며 PMOS 트랜지스터(MP3)를 통해 송신회로(10)의 출력단자에 전류를 공급한다. 송신회로(10)의 출력신호(VA)가 로직 "로우" 상태에서 로직 "하이" 상태로 바뀐 후 소정 시간(TD)이 지나면, PMOS 트랜지스터(MP5)는 턴오프된다. 따라서, PMOS 트랜지스터(MP5)는 송신회로(10)의 출력신호(VA)가 로직 "로우" 상태에서 로직 "하이" 상태로 천이하는 동안만 턴온되어 송신회로(10)의 출력신호(VA)의 상승시간(rising time)을 감소시키는 기능을 한다.
입력신호(IN)가 로직 "로우" 상태에서 로직 "하이" 상태로 바뀌면, 송신회로(10)의 출력신호(VA)는 로직 "하이" 상태에서 로직 "로우" 상태로 바뀐다. 수신회로(20)의 입력신호(VB)는 도 3에서 알 수 있듯이 송신회로(10)의 출력신호(VA)보다 조금 지연된 신호가 된다. 수신회로(20)의 출력신호(OUT)는 수신회로(20)의 입력신호(VB)에 응답하여 도 3의 (d) 그래프와 같이 입력신호(IN)가 소정의 값 지연된 신호가 된다. 이 때, 지연회로(14)의 출력신호인 스위칭 제어신호(VC)는 송신회로(10)의 출력신호(VA)가 로직 "하이" 상태에서 로직 "로우" 상태로 바뀐 후 소정 시간(TD) 지연된 후 로직 "하이"상태에서 로직 "로우" 상태로 바뀐다. 입력신호(IN)가 로직 "로우" 상태에서 로직 "하이" 상태로 바뀐 후 스위칭 제어신호(VC)가 로직 "로우"로 바뀔 때까지의 시간(TD) 동안 제 2 스위칭 회로(16)를 구성하는 NMOS 트랜지스터(MN5)는 턴온 상태에 있으며 NMOS 트랜지스터(MN3)를 통해 송신회로(10)의 출력단자에 전류를 공급한다. 송신회로(10)의 출력신호(VA)가 로직 "하이" 상태에서 로직 "로우" 상태로 바뀐 후 소정 시간(TD)이 지나면, NMOS 트랜지스터(MN5)는 턴오프된다. 따라서, NMOS 트랜지스터(MN5)는 송신회로(10)의 출력신호(VA)가 로직 "하이" 상태에서 로직 "로우" 상태로 천이하는 동안만 턴온되어 송신회로(10)의 출력신호(VA)의 하강시간(rising time)을 감소시킨다.
제 1 스위칭 회로 (15)및 제 2 스위칭 회로(16)는 지연회로(14)에 의해 지연 되는 지연시간(TD) 동안 턴온된다.
도 3의 (b)를 참조하면, 송신회로(10)의 출력신호(VA)는 전압(V1)과 전압(V2) 사이에서 스윙하고 있음을 알 수 있다. V1은 (GND + Vthn)의 값을 가지는 전압 레벨이고, V2는 (VINT - Vthp)의 값을 가지는 전압 레벨을 나타낸다. 도 1에 도시된 종래의 반도체 집적회로는 송신회로(10)의 출력신호(VA)는 전원전압(VINT)과 접지전압 사이에서 스윙한다.
도 2에 도시된 본 발명의 하나의 실시예에 따른 반도체 집적회로가 소모하는 전력소모(P)는 수학식 1과 같이 나타낼 수 있다.
Figure 112005040463512-pat00001
수학식 1에서, Ctot는 전송선(30), 즉 배선(routing)의 기생 커패시터의 커패시턴스를 포함한 반도체 집적회로 전체의 커패시턴스를 나타내고, Vswing은 출력신호 스윙 범위, T는 주기를 나타낸다.
수학식 1에서 알 수 있듯이, 반도체 집적회로가 소모하는 전력소모(P)는 출력신호 스윙 범위(Vswing)의 제곱에 비례함을 알 수 있다. 도 2의 회로에서 송신회로(10)의 출력신호(VA)는 (VINT - Vthp)와 (GND + Vthn) 사이에서 스윙한다. 송신회로(10)의 출력신호(VA)가 (VINT - Vthp)의 값을 가질 때는 입력신호(IN)가 로직 "로우" 상태가 되고 PMOS 트랜지스터(MP3)가 턴온되었을 경우이다. 송신회로(10)의 출력신호(VA)가 (GND + Vthn)의 값을 가질 때는 입력신호(IN)가 로직 "하이" 상태 가 되고 NMOS 트랜지스터(MN4)가 턴온되었을 경우이다.
송신회로(10)의 출력신호(VA)의 스윙 폭이 제 1 분압회로(12)를 구성하는 PMOS 트랜지스터(MP4)와 제 1 분압회로(13)를 구성하는 NMOS 트랜지스터(MN4)에 의해 결정되도록 하기 위하여, PMOS 트랜지스터(MP4)의 문턱전압의 절대값은 제 1 스위칭 회로(15)를 구성하는 PMOS 트랜지스터(MP5)의 문턱전압의 절대값보다 작은 값을 가지는 것이 바람직하고, NMOS 트랜지스터(MN4)의 문턱전압의 절대값은 제 2 스위칭 회로(16)를 구성하는 NMOS 트랜지스터(MN5)의 문턱전압의 절대값보다 작은 값을 가지는 것이 바람직하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 반도체 집적회로는 분압회로들과 스위칭 회로들을 구비하여, 반도체 집적회로 내의 회로 블록들 사이에 긴 배선, 즉 전송선이 존재하는 경우 전력소모를 줄일 수 있고 신호의 전송속도를 높일 수 있다.

Claims (7)

  1. 송신회로, 수신회로, 및 상기 송신회로와 상기 수신회로를 연결하는 전송선을 포함하는 반도체 집적회로에 있어서,
    상기 송신회로는
    내부회로;
    제 1 전원전압과 상기 내부회로 사이에 결합된 제 1 분압회로;
    제 2 전원전압과 상기 내부회로 사이에 결합된 제 2 분압회로;
    상기 내부회로의 출력신호를 소정시간 지연시키고 스위칭 제어신호를 발생시키는 지연회로;
    상기 제 1 전원전압과 상기 내부회로 사이에 결합되어 있고 상기 스위칭 제어신호가 제1 논리 레벨을 가지는 경우 스위칭하는 제 1 스위칭 회로; 및
    상기 제 2 전원전압과 상기 내부회로 사이에 결합되어 있고 상기 스위칭 제어신호가 제2 논리 레벨을 가지는 경우 스위칭하는 제 2 스위칭 회로를 포함하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 내부회로는
    입력신호를 반전시키고 상기 내부회로의 출력신호를 발생시키는 인버터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위칭 회로 및 상기 제 2 스위칭 회로는 상기 지연회로에 의해 지연되는 지연시간만큼 활성화되는 것을 특징으로 하는 반도체 집적회로.
  4. 제 1 항에 있어서,
    상기 제 1 분압회로는 다이오드 연결된 제 1 PMOS 트랜지스터를 포함하고, 상기 제 2 분압회로는 다이오드 연결된 제 1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  5. 제 4 항에 있어서,
    상기 제 1 스위칭 회로는 제 2 PMOS 트랜지스터를 포함하고, 상기 제 2 스위칭 회로는 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  6. 제 4 항에 있어서,
    상기 제 1 PMOS 트랜지스터의 문턱전압의 절대값은 상기 제 2 PMOS 트랜지스터의 문턱전압의 절대값보다 작은 것을 특징으로 하는 반도체 집적회로.
  7. 제 4 항에 있어서,
    상기 제 1 NMOS 트랜지스터의 문턱전압의 절대값은 상기 제 2 NMOS 트랜지스터의 문턱전압의 절대값보다 작은 것을 특징으로 하는 반도체 집적회로.
KR1020050067409A 2005-07-25 2005-07-25 반도체 집적회로 KR100691351B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050067409A KR100691351B1 (ko) 2005-07-25 2005-07-25 반도체 집적회로
US11/481,369 US20070018696A1 (en) 2005-07-25 2006-07-05 Transmitting circuit and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067409A KR100691351B1 (ko) 2005-07-25 2005-07-25 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20070013059A KR20070013059A (ko) 2007-01-30
KR100691351B1 true KR100691351B1 (ko) 2007-03-12

Family

ID=37678485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067409A KR100691351B1 (ko) 2005-07-25 2005-07-25 반도체 집적회로

Country Status (2)

Country Link
US (1) US20070018696A1 (ko)
KR (1) KR100691351B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148831A1 (en) * 2008-12-15 2010-06-17 Zerog Wireless, Inc. Buffer with remote cascode topology
US8350612B2 (en) * 2009-10-30 2013-01-08 Himax Technologies Limited Circuit for resetting system and delay circuit
EP3910445B1 (en) * 2015-07-31 2023-01-04 Power Integrations Switzerland GmbH Communicating across galvanic isolation
US11881859B2 (en) * 2022-05-20 2024-01-23 Texas Instruments Incorporated Schmitt trigger circuit having mismatched input and supply

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275718A (ja) * 1990-12-14 1992-10-01 Bull Sa 閾値回路
KR940020412A (ko) * 1993-02-10 1994-09-16 세끼모또 타다히로 반도체 집적 회로 칩 내장형 전압 강하 회로(Voltage Drop Circuit to be Built in Semiconductor IC Chip)
JPH10126316A (ja) 1996-10-11 1998-05-15 Texas Instr Japan Ltd 終端装置
KR19990065449A (ko) * 1998-01-13 1999-08-05 구본준 저전력 저전압 보호회로
WO2004059843A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 補正回路を備えたデジタル回路及びそれを有する電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
US7002389B2 (en) * 2003-12-09 2006-02-21 Intel Corporation Fast static receiver with input transition dependent inversion threshold
US7042264B1 (en) * 2004-05-05 2006-05-09 National Semiconductor Corporation Variable drive strength hysteresis input circuitry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275718A (ja) * 1990-12-14 1992-10-01 Bull Sa 閾値回路
KR940020412A (ko) * 1993-02-10 1994-09-16 세끼모또 타다히로 반도체 집적 회로 칩 내장형 전압 강하 회로(Voltage Drop Circuit to be Built in Semiconductor IC Chip)
JPH10126316A (ja) 1996-10-11 1998-05-15 Texas Instr Japan Ltd 終端装置
KR19990065449A (ko) * 1998-01-13 1999-08-05 구본준 저전력 저전압 보호회로
WO2004059843A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 補正回路を備えたデジタル回路及びそれを有する電子機器

Also Published As

Publication number Publication date
KR20070013059A (ko) 2007-01-30
US20070018696A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
US6624672B2 (en) Output buffer with constant switching current
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US9136827B2 (en) Power-on reset circuit
CN104142702A (zh) 输出电路以及电压信号输出方法
KR100691351B1 (ko) 반도체 집적회로
US10560084B2 (en) Level shift circuit
CN114598306A (zh) 一种低功耗的上电复位电路及上电复位方法
JP2004040262A (ja) レベルシフタ、半導体集積回路及び情報処理システム
JP4774287B2 (ja) 出力回路
US8504320B2 (en) Differential SR flip-flop
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
JP2007311846A (ja) 発振回路
JP2011119979A (ja) レベルシフト回路
JP2005295185A (ja) ドライバ回路及びドライバ回路を有するシステム
KR930006978A (ko) 씨모스 셀프 부스트 회로
CN108564979B (zh) 单端读取电路
JP2019050550A (ja) レベルシフト回路
US20060097760A1 (en) Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system
JP2006067004A (ja) 出力回路
JP2005039635A (ja) パワーオンリセット回路
WO2021075150A1 (ja) フィルタ回路及び半導体装置
KR0132369B1 (ko) 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법
US6259303B1 (en) Wave shaping circuit
JP3191568B2 (ja) バッファ回路
JP5809550B2 (ja) Ｃｒ発振回路及び半導体集積装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee