KR100689655B1 - 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법 - Google Patents

테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법 Download PDF

Info

Publication number
KR100689655B1
KR100689655B1 KR1020050118215A KR20050118215A KR100689655B1 KR 100689655 B1 KR100689655 B1 KR 100689655B1 KR 1020050118215 A KR1020050118215 A KR 1020050118215A KR 20050118215 A KR20050118215 A KR 20050118215A KR 100689655 B1 KR100689655 B1 KR 100689655B1
Authority
KR
South Korea
Prior art keywords
teos
dispensing
wafer
plasma cvd
chamber
Prior art date
Application number
KR1020050118215A
Other languages
English (en)
Inventor
배근학
김호식
Original Assignee
주식회사 아토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아토 filed Critical 주식회사 아토
Priority to KR1020050118215A priority Critical patent/KR100689655B1/ko
Application granted granted Critical
Publication of KR100689655B1 publication Critical patent/KR100689655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 산화 규소를 증착하기 위한 TEOS(Tetra Ethyl Ortho Silicate)를 이용한 플라즈마 CVD 증착 방법에 관한 것으로, (a)챔버 내부의 웨이퍼에 200~500℃로 열을 가하는 가열 단계; (b)상기 챔버 내부의 분배 영역에서 산소 가스를 분배하는 제1 분배 단계; (c)상기 챔버 내부를 1~5토르(torr)로 가압하는 가압 단계;
(d)상기 챔버 내부에 RF 전력을 인가하는 전력 인가 단계; (e)상기 분배 영역에서 TEOS를 포함하는 가스 혼합물을 분배하는 제2 분배 단계; 및 (f)상기 웨이퍼에 산화규소를 증착하는 증착 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 TEOS를 이용한 플라즈마 CVD 증착 방법은 파티클을 감소시키고, 이를 통하여 공정의 신뢰성을 높일 수 있는 효과가 있다.
TEOS, CVD 증착, 플라즈마

Description

테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디 증착 방법{Plasma-enhanced CVD depositing method using TEOS}
도 1은 종래의 TEOS를 이용한 산화규소를 증착하는 방법을 도시하는 순서도.
도 2는 본 발명에 따른 TEOS를 이용한 산화규소를 증착하는 방법을 도시하는 순서도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 가열 단계 120 : 가압 단계
130 : 분배 단계 140 : 전력 인가 단계
150 : 증착 단계 210 : 가열 단계
220 : 제1 분배 단계 230 : 가압 단계
240 : 전력 인가 단계 250 : 제2 분배 단계
260 : 증착 단계
본 발명은 CVD 증착 방법에 관한 발명으로, 좀 더 상세하게는 플라즈마를 가하여 반도체 웨이퍼에 산화 규소막을 증착시키는 방법에 관한 것이다.
종래의 얇은 막을 증착하기 위한 가스 화학 증착 방법은 가열되는 기판 상에 가스를 증착시켜 비교적 고온의 화학 증착 방법을 사용했다. 얇은 막의 성장 속도와 품질은 웨이퍼 표면의 온도와 사용하는 가스의 종류에 의해 정해지는데, 종래의 방법은 기판 상에 흡착하는 가스 종류의 불균일한 표면 반응을 수반한다. 따라서 증착 속도가 느려지게 되고, 증착 속도를 빨리하게 되면 뾰족한 끝부분이나 보이드(Void)가 발생하여 장치에 결함을 발생시키는 단점이 있다.
이러한 단점을 극복하고 극히 양호한 피막을 형성하고 뾰족한 끝부분이나 보이드를 배제한 평탄화를 제공하기 위한 방법이 미국 특허등록공보(US 5,362,526)에 기재되어 있는 테트라 에틸 올쏘 실리케이트(Tetra-ethyl-ortho-silicate, 이하 TEOS라 한다) 플라즈마 CVD 공정 방법이다.
도 1은 종래의 TEOS를 이용한 산화규소를 증착하는 단계를 도시하는 것이다.
도 1에 의하면 증착 단계는 (a)웨이퍼를 200~500℃까지 가열하는 단계(110), (b)챔버 내의 압력을 1~50 torr로 가하는 단계(120), (c)TEOS를 포함하는 가스 혼합물을 분배하는 단계(130), (d) 약 13.56MHz의 라디오 주파수(Radio frequency, 이하 RF라 한다) 전력을 인가하는 단계(140), 및 (e)400Å 이상의 속도로 산화규소 막을 증착하는 단계(150)로 이루어진다.
그러나, 종래의 증착 방법은 수율 개선을 위하여 한번 또는 여러 번의 박막 증착 공정을 수행한 후 챔버 세정을 실시하게 될 경우 챔버 벽, 샤워헤드 내부 및 표면에 미 반응되거나 불안정하게 붙어 있는 입자들이 존재하게 되고, 이러한 입자들은 챔버 세정을 실시한 후 TEOS를 포함하는 가스 혼합물을 분배하여 박막 증착을 진행하는데 있어 파티클의 원인이 되는 단점이 있다.
본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 제안된 것으로서, 산소 플라즈마의 분배 단계를 더 추가하고, 증착 과정의 순서를 변화시킴으로써 파티클을 감소시켜 공정의 신뢰성을 높이는 방법을 제공하는 데 그 목적이 있다.
상기 기술적 과제를 이루기 위한 본 발명의 따른 TEOS를 이용한 플라즈마 CVD 증착 방법은 (a)챔버 내부의 웨이퍼에 200~500℃로 열을 가하는 가열 단계; (b)상기 챔버 내부의 분배 영역에서 산소 가스를 분배하는 제1 분배 단계; (c)상기 챔버 내부를 1~5토르(torr)로 가압하는 가압 단계; (d)상기 챔버 내부에 RF 전력을 인가하는 전력 인가 단계; (e)상기 분배 영역에서 TEOS를 포함하는 가스 혼합물을 분배하는 제2 분배 단계; 및 (f)상기 웨이퍼에 산화규소를 증착하는 증착 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 TEOS를 이용한 산화규소를 증착하는 방법을 도시하는 것으로서 가열 단계(210), 제1 분배 단계(220), 가압 단계(230), 전력 인가 단계(240), 제2 분배 단계(250) 및 증착 단계(260)로 구성된다.
도 2의 구성요소에 의거하여 본 발명에 의한 TEOS를 이용한 산화규소를 증착하는 방법을 상세히 설명하기로 한다.
가열 단계(210)에서는 챔버 내에 열을 가하여 웨이퍼를 200~500℃까지 가열한다.
제1 분배 단계(220)는 산소 가스를 1~10 slm의 속도로 분배 영역에서 웨이퍼가 있는 방향으로 웨이퍼 표면에 분배한다. 분배 영역은 웨이퍼에 근접하여 위치하고 웨이퍼와 실질적으로 평행하게 배치된다. 또한 분배 영역은 그 표면적이 웨이퍼의 표면적보다 같거나 크게 하면 웨이퍼 표면에 더욱 균등하게 분배할 수 있다.
가압 단계(230)에서는 제1 분배 단계에서 분배되는 산소 가스를 통하여 챔버 내부의 압력을 1~5torr로 가한다.
전력 인가 단계(240)는 약 13.56MHz와 370kHz의 이중 주파수로 알에프(Radio frequency, 이하 RF라 한다) 전력 또는 약 13.56MHz의 단일 주파수의 RF 전력을 5~30초 동안 인가한다. 이 단계에서 챔버 내에는 제1 분배 단계에서 공급된 산소 가스에 의한 플라즈마가 발생된다.
제2 분배 단계(250)는 TEOS를 포함하는 가스 혼합물을 제1 분배 단계(220)와 마찬가지로 분배 영역에서 웨이퍼가 있는 방향으로 균등하게 2~15 slm으로 웨이퍼 표면에 분배한다. 이때, 분배되는 TEOS는 제1 분배 단계(220)에서 액체 상태에서 가스 상태로 변화되어 챔버를 통하지 않고 펌프 쪽으로 흘려주다가 제2 분배단계에서 웨이퍼 표면에 분배한다.
전력 인가 단계(240)에서 인가된 RF 전력은 제2 분배 단계(250) 동안 계속하여 인가된다.
제1, 제2 분배 단계(220, 250)와 RF 전력 인가 단계(240)동안, 웨이퍼 표면 은 2차원 평면상의 분배 영역으로부터 약간 떨어진 곳에 위치하는데, 그 약간 떨어진 거리는 웨이퍼의 직경보다 같거나 작다.
마지막으로 증착 단계(260)에서는 웨이퍼 표면에 산화규소 막을 증착된다. 이때 분당 400Å 이상의 속도로 증착되어 공정의 효율성을 높일 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명에 따른 TEOS를 이용한 플라즈마 CVD 증착 방법은 파티클을 감소시키고 이를 통하여 공정의 신뢰성을 높일 수 있는 효과가 있다.

Claims (8)

  1. 산화 규소를 증착하기 위한 TEOS(Tetra Ethyl Ortho Silicate)를 이용한 플라즈마 CVD 공정에 있어서,
    (a)챔버 내부의 웨이퍼에 200~500℃로 열을 가하는 가열 단계;
    (b)상기 챔버 내부의 분배 영역에서 산소 가스를 분배하는 제1 분배 단계;
    (c)상기 챔버 내부를 1~5토르(torr)로 가압하는 가압 단계;
    (d)상기 챔버 내부에 RF 전력을 인가하는 전력 인가 단계;
    (e)상기 분배 영역에서 TEOS를 포함하는 가스 혼합물을 분배하는 제2 분배 단계; 및
    (f)상기 웨이퍼에 산화규소를 증착하는 증착 단계를 포함하는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  2. 제1항에 있어서, 상기 분배 영역은
    그 표면적이 웨이퍼의 표면적보다 같거나 큰 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  3. 제1항에 있어서, 상기 제1 분배 단계는
    1~10 slm의 속도로 분배되고, 제2 분배 단계는 2~15 slm의 속도로 분배되는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  4. 제1항에 있어서, 상기 전력 인가 단계는
    13.56MHz와 370KHz의 이중 주파수로 인가되는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  5. 제1항에 있어서, 상기 전력 인가 단계는
    13.56MHz의 단일 주파수로 인가되는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  6. 제1항에 있어서, 상기 TEOS는
    액체 상태에서 상기 제1 분배 단계에서 가스화되는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  7. 제1항에 있어서, 상기 웨이퍼의 표면은
    상기 제1 분배 단계로부터 전력 인가 단계를 거쳐 상기 제2 분배 단계 동안 2차원 평면상의 분배 영역으로부터 약간 떨어진 곳에 위치하고, 상기 약간 떨어진 거리는 웨이퍼의 직경보다 같거나 작은 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
  8. 제1항에 있어서, 상기 증착 단계는
    400Å/min 이상의 속도로 증착되는 것을 특징으로 하는 TEOS를 이용한 플라즈마 CVD 증착 방법.
KR1020050118215A 2005-12-06 2005-12-06 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법 KR100689655B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050118215A KR100689655B1 (ko) 2005-12-06 2005-12-06 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118215A KR100689655B1 (ko) 2005-12-06 2005-12-06 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법

Publications (1)

Publication Number Publication Date
KR100689655B1 true KR100689655B1 (ko) 2007-03-08

Family

ID=38102392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118215A KR100689655B1 (ko) 2005-12-06 2005-12-06 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법

Country Status (1)

Country Link
KR (1) KR100689655B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910016049A (ko) * 1990-02-02 1991-09-30 제임스 조셉 드롱 반도체 웨이퍼의 스텝된 표면위에 공극이 없는 산화층을 형성시키기 위한 2단계 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910016049A (ko) * 1990-02-02 1991-09-30 제임스 조셉 드롱 반도체 웨이퍼의 스텝된 표면위에 공극이 없는 산화층을 형성시키기 위한 2단계 방법

Similar Documents

Publication Publication Date Title
US20180148832A1 (en) Methods for depositing flowable carbon films using hot wire chemical vapor deposition
CN100577865C (zh) 为介质cvd膜实现晶片间厚度均匀性的高功率介质干燥
US8282734B2 (en) Methods to improve the in-film defectivity of PECVD amorphous carbon films
TWI644359B (zh) 用於低溫原子層沉積膜之腔室底塗層準備方法
US7867578B2 (en) Method for depositing an amorphous carbon film with improved density and step coverage
TWI420596B (zh) 半導體製程用之膜形成方法及設備
TWI493622B (zh) 改善電漿輔助化學氣相沈積（ｐｅｃｖｄ）膜的程序控制及膜保形性之方法
JP3595853B2 (ja) プラズマｃｖｄ成膜装置
US9165762B2 (en) Method of depositing silicone dioxide films
US20080153311A1 (en) Method for depositing an amorphous carbon film with improved density and step coverage
US20070248767A1 (en) Method of self-cleaning of carbon-based film
TWI670756B (zh) 藉由沉積調整來解決ｆｃｖｄ的線條彎曲
CN102956473A (zh) 在升起特征上沉积高度共形无定形碳膜的方法
TW201418505A (zh) 用於半導體加工的流動性碳
TW201346990A (zh) 具有高膜密度與高蝕刻選擇性的非晶碳層之沉積
JP2011135084A (ja) ＳｉＯ２膜を堆積する方法
JP2009512221A (ja) 大面積ｐｅｃｖｄ装置のためのリモートプラズマ源を使用したクリーニング手段
TW201622031A (zh) 以自由基協助的介電薄膜處理
JP2023060085A (ja) 化学気相堆積中におけるチタンおよびケイ化チタンの選択性を強化するための方法および装置
KR20160108176A (ko) Teos 옥사이드 막 증착 동안 심 효과를 최소화하기 위한 방법 및 장치
KR100689655B1 (ko) 테트라에틸올쏘실리케이트를 이용한 플라즈마 씨브이디증착 방법
JP2003174029A (ja) 半導体装置の製造方法
KR102329646B1 (ko) 다수 샤워헤드의 전력 및 가스 공급구조를 구비한 기판처리장치
JPH0456770A (ja) プラズマｃｖｄ装置のクリーニング方法
KR101807567B1 (ko) Ald 산화막 형성 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 14