KR100688760B1 - 반도체 소자의 배선 제조 방법 - Google Patents

반도체 소자의 배선 제조 방법 Download PDF

Info

Publication number
KR100688760B1
KR100688760B1 KR1020020086238A KR20020086238A KR100688760B1 KR 100688760 B1 KR100688760 B1 KR 100688760B1 KR 1020020086238 A KR1020020086238 A KR 1020020086238A KR 20020086238 A KR20020086238 A KR 20020086238A KR 100688760 B1 KR100688760 B1 KR 100688760B1
Authority
KR
South Korea
Prior art keywords
contact
wiring
interlayer insulating
forming
semiconductor device
Prior art date
Application number
KR1020020086238A
Other languages
English (en)
Other versions
KR20040059736A (ko
Inventor
박철수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020086238A priority Critical patent/KR100688760B1/ko
Publication of KR20040059736A publication Critical patent/KR20040059736A/ko
Application granted granted Critical
Publication of KR100688760B1 publication Critical patent/KR100688760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 소자의 배선 제조 방법에 관한 것으로, 특히 본 발명의 제조 방법은 반도체 기판의 하부 구조물에 하부 배선을 형성하는 단계와, 하부 배선이 있는 기판 전면에 층간 절연막을 형성하는 단계와, 층간 절연막내에 하부 배선의 일부가 드러나는 콘택홀을 형성하는 단계와, 콘택홀내에 도전막을 매립하여 콘택을 형성하는 단계와, 층간 절연막 표면에서부터 일정 두께로 식각하여 콘택의 상부 및 측면이 노출되면서 상부 배선 영역을 정의하는 트렌치를 형성하는 단계와, 층간 절연막의 트렌치에 도전막을 매립하여 콘택의 상부 및 측면을 감싸는 상부 배선을 형성하는 단계를 포함한다. 그러므로, 본 발명은 층간 절연막의 콘택 표면이 드러나는 다마신 식각 공정을 진행하고 상부 배선을 형성하기 때문에 콘택과 상부 배선의 미스-얼라인을 미연에 방지하고 콘택과 상부 배선의 콘택 면적을 증가시켜 콘택 저항을 줄임으로써 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 배선 제조 방법{METHOD FOR MANUFACTURING LINES OF SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 하부 배선 제조 공정을 설명하기 위한 수직 단면도,
도 2는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 콘택홀 제조 공정을 설명하기 위한 수직 단면도,
도 3은 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 콘택 제조 공정을 설명하기 위한 수직 단면도,
도 4는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 상부 배선용 트렌치 제조 공정을 설명하기 위한 수직 단면도,
도 5는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 상부 배선 제조공정을 설명하기 위한 수직 단면도.
< 도면의 주요부분에 대한 부호의 설명＞
10 : 반도체 기판 12 : 하부 배선
14 : 층간 절연막 16 : 콘택홀용 포토레지스트 패턴
18 : 콘택홀 20 : 콘택
22 : 상부 배선용 포토레지스트 패턴
24 : 상부 배선용 트랜치 26 : 상부 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 고집적 반도체 소자의 배선 제조 방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자의 크기를 축소시키는 것 이외에도 소자의 성능을 향상시키기 위한 연구가 진행되고 있다. 현재 대부분의 반도체장치의 배선 공정은 단일 배선만으로는 고집적 소자의 동작시 요구되는 신호를 신속하게 전달하는데 어려움이 있기 때문에 이를 극복하기 위하여 다층 배선구조를 채택하고 있다.
다층 배선 구조에서는 상부 배선과 하부 배선을 수직으로 연결하기 위하여 콘택이 필요하다. 그런데, 이러한 콘택은 반도체 소자가 집적화되어 감에 따라 그 면적또한 미세화되어 가고 있다.
이와 같은 콘택 제조 공정시 상부 배선 또는 하부 배선과의 오버레이 마진(overlay margin)이 줄어들어 이들 배선에 대해 콘택이 미스 얼라인(mis-align)될 경우 반도체 소자의 배선이 연결되지 않게 되거나 콘택 면적이 줄어들게 되어 결국, 반도체 소자의 수율 및 신뢰성을 저하시킨다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막에 콘택홀을 형성하고 콘택홀에 콘택을 형성한 후에 층간 절연막을 다마신 식각하여 콘택의 상부와 그 측면 일부가 노출되는 상부 배선용 트렌치를 형성한 후에 상부 배선을 형성함으로써 콘택과 상부 배선의 미스-얼라인을 미연에 방지하고 콘택 면적을 증가시켜 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 하부 배선, 상부 배선 사이를 수직으로 연결하는 콘택 전극을 갖는 반도체 소자의 제조 방법에 있어서, 반도체 기판의 하부 구조물에 하부 배선을 형성하는 단계와, 하부 배선이 있는 기판 전면에 층간 절연막을 형성하는 단계와, 층간 절연막내에 하부 배선의 일부가 드러나는 콘택홀을 형성하는 단계와, 콘택홀내에 도전막을 매립하여 콘택을 형성하는 단계와, 층간 절연막 표면에서부터 일정 두께로 식각하여 콘택의 상부 및 측면이 노출되면서 상부 배선 영역을 정의하는 트렌치를 형성하는 단계와, 층간 절연막의 트렌치에 도전막을 매립하여 콘택의 상부 및 측면을 감싸는 상부 배선을 형성하는 단계를 포함한다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 1은 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 하부 배선 제조 공정을 설명하기 위한 수직 단면도이다.
도 1을 참조하면, 본 발명은 반도체 기판으로서 실리콘 기판(10)의 하부 구 조물에 도전막으로서 금속(예컨대, 알루미늄)을 증착하고 이를 패터닝하여 하부 배선(12)을 형성한다.
도 2는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 콘택홀 제조 공정을 설명하기 위한 수직 단면도이다.
도 2를 참조하면, 본 발명은 하부 배선(12)이 있는 기판 전면에 TEOS(thetraethyle orthosilicate) 또는 BPSG(Boro Phosphorus Silicate Glass) 등으로 층간 절연막(14)을 증착한다. 그리고 전면 식각(etch back) 또는 화학적기계적 연마(chemical mechanical polishing: 이하 CMP라 함) 공정으로 층간 절연막(14) 표면을 평탄화한다.
포토리소그래피 공정을 진행하여 평탄화된 층간 절연막(14) 상부에 콘택홀 영역을 정의하는 포토레지스트 패턴(16)을 형성한다. 그리고 식각 공정을 진행하여 포토레지스트 패턴(16)에 의해 드러난 층간 절연막(14)을 식각하여 하부 배선(12) 표면이 드러나는 콘택홀(18)을 형성한 후에 포토레지스트 패턴(16)을 제거한다.
도 3은 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 콘택 제조 공정을 설명하기 위한 수직 단면도이다.
도 3을 참조하면, 본 발명은 층간 절연막(14)의 콘택홀내에 도전막으로서 텅스텐을 매립하고 층간 절연막(14) 표면이 드러나도록 식각하여 층간 절연막(14) 상부의 텅스텐을 제거하여 콘택홀내에 하부 배선(12)과 수직으로 연결되는 콘택(20)을 형성한다. 이때 식각 공정은 전면 식각 또는 CMP 공정으로 진행한다.
한편 도면에 도시하지는 않았지만, 콘택홀내에 도전막을 매립하여 콘택을 형성하기 전에, 티타늄(Ti)/질화티타늄(TiN) 등의 장벽 금속막(barrier metal)을 추가 형성한다.
도 4는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 상부 배선용 트렌치 제조 공정을 설명하기 위한 수직 단면도이다.
도 4를 참조하면, 본 발명은 포토리소그래피 공정을 진행하여 콘택(20)이 형성된 층간 절연막(14) 상부에 상부 배선 영역을 정의하는 포토레지스트 패턴(22)을 형성하고, 다마신 식각(damascene etch) 공정으로 포토레지스트 패턴(22)에 의해 드러난 층간 절연막(14) 표면에서부터 일정 두께의 깊이로 식각하여 콘택(20)의 상부 및 측면이 노출되는 트렌치(24)를 형성한다.
도 5는 본 발명에 따른 반도체 소자의 배선 제조 공정중에서 상부 배선 제조공정을 설명하기 위한 수직 단면도이다.
도 5를 참조하면, 본 발명은 층간 절연막(24)의 트렌치(24)에 도전막으로서 금속(예컨대, 알루미늄)을 매립하고 이를 전면 식각 또는 CMP 공정으로 평탄화하여 상부 배선(26)을 형성한다. 이때 상부 배선(26)은 다마신 식각 공정에 의해 콘택(20)의 상부 및 측면이 노출된 트렌치에 형성되기 때문에 콘택(20) 표면을 감싸는 형태로 수직으로 연결되기 때문에 콘택 면적이 증가되어 콘택 저항이 줄어들게 된다.
이상 설명한 바와 같이, 본 발명은 층간 절연막에 콘택홀을 형성하고 콘택홀 에 콘택을 형성한 후에 층간 절연막을 다마신 식각하여 콘택의 상부와 그 측면 일부가 노출되는 상부 배선용 트렌치를 형성한 후에 상부 배선을 형성함으로써 콘택과 상부 배선의 미스-얼라인을 미연에 방지하는 효과가 있다.
또한 본 발명은 콘택과 상부 배선의 콘택 면적을 증가시켜 콘택 저항을 줄임으로써 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (4)

  1. 하부 배선, 상부 배선 사이를 수직으로 연결하는 콘택 전극을 갖는 반도체 소자의 제조 방법에 있어서,
    반도체 기판의 하부 구조물에 하부 배선을 형성하는 단계;
    상기 하부 배선이 있는 기판 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막내에 상기 하부 배선의 일부가 드러나는 콘택홀을 형성하는 단계;
    상기 콘택홀내에 도전막을 매립하여 콘택을 형성하는 단계;
    상기 층간 절연막 표면에서부터 일정 두께로 식각하여 상기 콘택의 상부 및 측면이 노출되면서 상기 상부 배선 영역을 정의하는 트렌치를 형성하는 단계; 및
    상기 층간 절연막의 트렌치에 도전막을 매립하여 상기 콘택의 상부 및 측면을 감싸는 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  2. 제 1항에 있어서, 상기 콘택홀내에 도전막을 매립하기전에, 장벽 금속막을 추가 형성하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  3. 제 1항에 있어서, 상기 콘택홀내에 도전막을 매립한 후에, 전면 식각 또는 CMP로 식각하여 상기 콘택을 형성하는 것을 특징으로 하는 반도체 소자의 배선 제 조 방법.
  4. 제 1항에 있어서, 상기 층간 절연막의 트렌치에 도전막을 매립한 후에, 전면 식각 또는 CMP로 식각하여 상기 상부 배선을 형성하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
KR1020020086238A 2002-12-30 2002-12-30 반도체 소자의 배선 제조 방법 KR100688760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086238A KR100688760B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086238A KR100688760B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 배선 제조 방법

Publications (2)

Publication Number Publication Date
KR20040059736A KR20040059736A (ko) 2004-07-06
KR100688760B1 true KR100688760B1 (ko) 2007-02-28

Family

ID=37351717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086238A KR100688760B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR100688760B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101192B1 (ko) * 2004-08-26 2012-01-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070099972A (ko) * 2006-04-06 2007-10-10 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045358A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20010026126A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 전기적 배선 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045358A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20010026126A (ko) * 1999-09-03 2001-04-06 윤종용 반도체장치의 전기적 배선 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101192B1 (ko) * 2004-08-26 2012-01-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20040059736A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US20090212334A1 (en) Semiconductor device and a method for manufacturing the same
KR100442867B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성방법
US7087350B2 (en) Method for combining via patterns into a single mask
US6211569B1 (en) Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
KR100529676B1 (ko) 듀얼 다마신 패턴을 형성하는 방법
US8030779B2 (en) Multi-layered metal interconnection
KR100688760B1 (ko) 반도체 소자의 배선 제조 방법
US7135783B2 (en) Contact etching utilizing partially recessed hard mask
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR20010058209A (ko) 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100835421B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR100620159B1 (ko) 반도체 소자 제조시 금속간 인터커넥션 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100713552B1 (ko) 반도체 소자 및 그 제조 방법
KR100680968B1 (ko) 반도체 소자의 제조방법
KR20030002530A (ko) 금속 배선 형성 방법
KR100827483B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR19990057891A (ko) 반도체 장치의 스택 콘택 형성방법
JP2001284353A (ja) 半導体装置の製造方法
KR20030058299A (ko) 오정렬 마진을 개선한 금속배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee